KR20000072903A - 리드 온 칩 패키지 - Google Patents

리드 온 칩 패키지 Download PDF

Info

Publication number
KR20000072903A
KR20000072903A KR1019990015853A KR19990015853A KR20000072903A KR 20000072903 A KR20000072903 A KR 20000072903A KR 1019990015853 A KR1019990015853 A KR 1019990015853A KR 19990015853 A KR19990015853 A KR 19990015853A KR 20000072903 A KR20000072903 A KR 20000072903A
Authority
KR
South Korea
Prior art keywords
chip
column fuse
polyimide tape
lead
package
Prior art date
Application number
KR1019990015853A
Other languages
English (en)
Inventor
권재철
김종욱
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990015853A priority Critical patent/KR20000072903A/ko
Publication of KR20000072903A publication Critical patent/KR20000072903A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J11/00—Devices or arrangements  of selective printing mechanisms, e.g. ink-jet printers or thermal printers, for supporting or handling copy material in sheet or web form
    • B41J11/36—Blanking or long feeds; Feeding to a particular line, e.g. by rotation of platen or feed roller
    • B41J11/42—Controlling printing material conveyance for accurate alignment of the printing material with the printhead; Print registering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J13/00—Devices or arrangements of selective printing mechanisms, e.g. ink-jet printers or thermal printers, specially adapted for supporting or handling copy material in short lengths, e.g. sheets
    • B41J13/0009—Devices or arrangements of selective printing mechanisms, e.g. ink-jet printers or thermal printers, specially adapted for supporting or handling copy material in short lengths, e.g. sheets control of the transport of the copy material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J15/00—Devices or arrangements of selective printing mechanisms, e.g. ink-jet printers or thermal printers, specially adapted for supporting or handling copy material in continuous form, e.g. webs
    • B41J15/04—Supporting, feeding, or guiding devices; Mountings for web rolls or spindles
    • B41J15/042—Supporting, feeding, or guiding devices; Mountings for web rolls or spindles for loading rolled-up continuous copy material into printers, e.g. for replacing a used-up paper roll; Point-of-sale printers with openable casings allowing access to the rolled-up continuous copy material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
    • B41J29/38—Drives, motors, controls or automatic cut-off devices for the entire printing mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 리드 온 칩(Lead On Chip; LOC) 패키지에 관한 것으로, 반도체 설계 및 반도체 제조 공정을 변경하지 않고, 패키지 조립 공정에 투입되는 폴리이미드 테이프의 형태를 변경함으로써, 칼럼 퓨즈 박스 주변의 불활성층이 손상되는 것을 억제할 수 있는 리드 온 칩 패키지를 제공한다. 즉, 반도체 칩은 활성면의 중심 부분을 따라서 복수개의 칩 패드가 형성되어 있고, 칩 패드들을 중심으로 양쪽의 활성면에 칩 패드들을 향하여 복수개의 칼럼 퓨즈 박스가 소정의 간격을 두고 형성되어 있고, 칩 패드와 칼럼 퓨즈 박스를 제외한 상기 활성면을 덮고 있는 불활성층이 형성되어 있다. 폴리이미드 테이프는 칩 패드들의 양측의 불활성층에 각기 부착되는 양면 접착성이 있는 접착 수단으로서, 칼럼 퓨즈 박스들을 각기 덮을 수 있도록 불활성층에 부착된다. 복수개의 리드는 폴리이미드 테이프 상에 부착된다. 본딩 와이어로 칩 패드와 리드를 각기 전기적으로 연결한다. 그리고, 반도체 칩과 본딩 와이어로 연결된 리드 부분을 성형 수지로 봉합하여 형성한 패키지 몸체가 형성된 구조를 갖는다.

Description

리드 온 칩 패키지{Lead On Chip(LOC) package}
본 발명은 리드 온 칩 패키지에 관한 것으로, 더욱 상세하게는 반도체 칩의 활성면에 형성된 칼럼 퓨즈 박스를 덮는 형태의 폴리이미드 테이프를 이용한 리드 온 칩 패키지에 관한 것이다.
에폭시(epoxy) 계열의 성형 수지를 이용하여 봉지된 통상의 플라스틱 패키지는 패키지 크기에 비하여 탑재할 수 있는 반도체 칩 크기에 대한 제약이 많았다. 왜냐 하면, 패키지의 구조상에 있어서, 반도체 칩은 다이 패드(die pad)의 상면에 접착됨으로써 탑재되고, 그 탑재된 반도체 칩의 칩 패드(chip pad)들과 리드 프레임(lead frame)의 리드(lead)들과의 전기적 연결을 위하여, 다이 패드와 리드들간의 간격은 최소한 리드 프레임의 두께만큼은 확보되어야 하기 때문이다. 따라서, 실제 탑재 가능한 반도체 칩의 크기는 패키지의 크기에 약 70%가 일반적인 한계이었다.
이와 같은 단점을 극복하기 위해 제시된 방안으로, 반도체 칩의 활성면(active surface)에 리드를 배치하는 리드 온 칩(lead on chip; LOC) 구조와 반도체 칩의 바닥면에 리드를 배치하는 칩 온 리드(chip on lead; COL) 구조가 제시되었다. 특히, LOC 구조는 대형의 반도체 칩의 효과적인 탑재가 가능할 뿐만 아니라, 반도체 칩에 전원을 공급하는 버스 바(bus bar)의 설치가 가능하여 반도체 칩 패키지의 전기적 특성 개선에 효과적이다. 또한, LOC 기술을 반도체 칩 패키지에 도입하게 되면, 반도체 칩의 칩 패드들이 각기 대응된 리드들과 본딩 와이어(bonding wire)에 의해 전기적 연결됨에 있어서, 칩 패드 설계의 위치 제약을 받지 않기 때문에 반도체 칩 설계에 유연성을 갖게 된다. 즉, LOC 구조는 칩 패드들의 위치가 가장자리든지 중심이든지 무관하게 형성할 수 있기 때문에, 새로운 반도체 칩 설계에 유연하게 대처할 수 있는 장점이 있다.
그리고, LOC용 리드 프레임은 다이 패드가 없는 구조상의 특성을 갖기 때문에, 다이 패드와 성형 수지간의 열팽창 계수의 차이에 의하여 발생되던 박리를 방지할 수 있는 장점도 있다.
도 1은 종래 기술에 따른 전형적인 LOC 패키지(50)를 나타내는 평면도이다. 도 2는 도 1의 반도체 칩(10) 상에 폴리이미드 테이프(20; polyimide tape)가 접착된 상태만을 나타내는 평면도이다. 도 1 및 도 2를 참조하면, 반도체 칩(10)의 활성면에 리드(30)가 양면 접착성이 있는 폴리이미드 테이프(20)에 의해 부착되고, 반도체 칩(10) 상의 리드(30)와 반도체 칩의 칩 패드(12)는 본딩 와이어(36)에 의해 전기적으로 연결된다. 그리고, 반도체 칩(10), 본딩 와이어(36) 및 리드(30)의 일 부분이 에폭시 몰딩 컴파운드(Epoxy Molding Compound; EMC)와 같은 성형 수지로 봉합되어 패키지 몸체(40; package body)가 형성된 구조를 갖는다. 한편, 리드(30)는 패키지 몸체(40)의 봉합되는 내부 리드(32; inner lead)와, 내부 리드(32)와 일체로 형성되어 패키지 몸체(40) 밖으로 돌출되어 있는 외부 리드(34; outer lead)로 구성된다. 외부 리드(34)는 LOC 패키지(50)의 외부접속단자의 역할을 수행한다. 도면에서 반도체 칩(10)의 활성면에 표시된 경계선 즉, 칩 패드(12)와 칼럼 퓨즈 박스(16) 주위에 표시된 경계선은 셀 영역(cell area)과 주변 회로와의 경계선을 나타낸다.
반도체 칩(10)은 활성면의 중심 부분을 따라서 칩 패드(12)가 형성되어 있고, 칩 패드(12)와 칼럼 퓨즈 박스(16; column fuse box)를 제외한 활성면은 불활성층(14; passivation layer)으로 덮여 있다. 칼럼 퓨즈 박스(16)는 칩 패드(12)를 중심으로 마주보는 양쪽에 한 쌍씩 소정의 간격을 두고 길게 형성되어 있다. 칼럼 퓨즈 박스(16)의 단변의 폭은 약 5㎛정도이고, 칼럼 퓨즈 박스(16)가 개방되는 영역의 단변의 폭은 약 250㎛정도이다. 이하의 설명에서, 칼럼 퓨즈 박스(16)는 실질적인 칼럼 퓨즈 박스를 포함한 불활성층(14)의 개방된 영역을 포함하는 것으로 한다.
폴리이미드 테이프(20)는 내부 리드(32)가 반도체 칩의 칩 패드(12)를 따라서 부착될 수 있도록 칩 패드(12)의 양측에 소정의 간격을 두고 띠 형태로 부착된다. 한편, 폴리이미드 테이프(20)는 반도체 칩(12)과 성형 수지 및 내부 리드(32)에 비하여 열팽창율이 크기 때문에, 내부 리드(32)의 고정에 필요한 최소한의 면적을 갖도록 형성된다. 따라서, 폴리이미드 테이프의 단변(26)이 칼럼 퓨즈 박스(16)의 장변의 길이보다 짧기 때문에, 반도체 칩(10) 상에 형성된 칼럼 퓨즈 박스(16)의 양말단은 폴리이미드 테이프의 장변(24)에 대하여 수직으로 돌출된다.
한편, 패키지 몸체(40)를 형성하는 성형 공정에서, 성형 수지의 필수 구성물질인 충전재(filler)에 의한 스트레스와, 폴리이미드 테이프(20)의 열팽창에 따른 스트레스가 폴리이미드 테이프(20)와 칼럼 퓨즈 박스(16)가 만나는 지점의 불활성층(14)에 집중되기 때문에, 폴리이미드 테이프(20)의 가장자리 부분의 불활성층(14)이 손상될 우려가 크다.
따라서, 전술된 바와 같은 불량을 억제하기 위해서 반도체 설계상의 레이아웃(layout) 고려와, 반도체 제조 공정의 변경 등을 진행하는 것이 바람직하지만, 반도체 설계는 제한된 공간(space)에 문제가 있으며, 반도체 제조 공정의 변경은 동일 공정 제품의 전체적인 재평가를 해야하므로 투자비용 및 많은 시간이 투자되어야 하기 때문에, 한계가 있다.
따라서, 본 발명의 목적은 반도체 설계 및 반도체 제조 공정을 변경하지 않고, 패키지 조립 공정에 투입되는 폴리이미드 테이프의 형태를 변경함으로써, 칼럼 퓨즈 박스 주변의 불활성층이 손상되는 것을 억제하는 데 있다.
도 1은 종래 기술에 따른 전형적인 리드 온 칩(LOC) 패키지를 나타내는 평면도,
도 2는 도 1의 반도체 칩 상에 폴리이미드 테이프가 접착된 상태만을 나타내는 평면도,
도 3은 본 발명의 실시예에 따른 폴리이미드 테이프가 반도체 칩 상에 접착된 상태를 나타내는 평면도,
도 4는 도 3의 폴리이미드 테이프를 이용한 리드 온 칩(LOC) 패키지를 나타내는 평면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 60 : 반도체 칩 12, 62 : 칩 패드
14, 64 : 불활성층 16, 66 : 칼럼 퓨즈 박스
20, 70 : 폴리이미드 테이프 30, 80 : 리드
32, 83 : 내부 리드 34, 84 : 외부 리드
40, 90 : 패키지 몸체 50, 100 : 리드 온 칩(LOC) 패키지
72 : 돌출부
상기 목적을 달성하기 위하여, 본 발명은 칼럼 퓨즈 박스를 덮을 수 있는 형태를 갖는 폴리이미드 테이프를 이용한 LOC 패키지를 제공한다. 즉, 반도체 칩은 활성면의 중심 부분을 따라서 복수개의 칩 패드가 형성되어 있고, 칩 패드들을 중심으로 양쪽의 활성면에 칩 패드들을 향하여 복수개의 칼럼 퓨즈 박스가 소정의 간격을 두고 형성되어 있고, 칩 패드를 제외한 상기 활성면을 덮고 있는 불활성층이 형성되어 있다. 폴리이미드 테이프는 칩 패드들의 양측의 불활성층에 각기 부착되는 양면 접착성이 있는 접착 수단으로서, 칼럼 퓨즈 박스들을 각기 덮을 수 있도록 불활성층에 부착된다. 복수개의 리드는 폴리이미드 테이프 상에 부착된다. 본딩 와이어로 칩 패드와 리드를 각기 전기적으로 연결한다. 그리고, 반도체 칩과 본딩 와이어로 연결된 리드 부분을 성형 수지로 봉합하여 형성한 패키지 몸체가 형성된 구조를 갖는다.
본 발명에 따른 폴리이미드 테이프는, 단변은 칼럼 퓨즈 박스의 장변의 길이보다는 짧고, 칼럼 퓨즈 박스들에 수직으로 교차하는 방향으로 불활성층에 부착되고, 폴리이미드 테이프의 장변으로 돌출된 칼럼 퓨즈 박스의 양말단을 덮을 수 있는 돌출부가 형성되어 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 실시예에 따른 폴리이미드 테이프(70)가 반도체 칩(60) 상에 접착된 상태를 나타내는 평면도이다. 도 3을 참조하면, 반도체 칩(60)은 활성면의 중심 부분을 따라서 복수개의 칩 패드(62)가 형성되어 있고, 칩 패드(62)들을 중심으로 양쪽의 활성면에 칩 패드(62)들을 향하여 복수개의 칼럼 퓨즈 박스(66)가 소정의 간격을 두고 형성되어 있다. 그리고, 반도체 칩의 칩 패드(62)와 칼럼 퓨즈 박스(66)를 제외한 활성면은 불활성층(64)으로 덮여 있다. 불활성층(64)은 산화막 또는 질화막으로 형성하게 된다. 도면에서 반도체 칩(60)의 활성면에 표시된 경계선 즉, 칩 패드(62)와 칼럼 퓨즈 박스(66) 주위에 표시된 경계선은 셀 영역(cell area)과 주변 회로와의 경계선을 나타낸다.
본 발명에 따른 폴리이미드 테이프(70)는 칩 패드(62)들의 양측의 불활성층(64) 상에 부착되며, 칼럼 퓨즈 박스(66)들을 각기 덮을 수 있는 형태를 갖는다. 좀더 상세히 설명하면, 양면 접착성이 있는 폴리이미드 테이프(70)는 단변(76)이 칼럼 퓨즈 박스(66)의 장변의 길이보다는 짧은 긴 띠 형태를 가지며, 칼럼 퓨즈 박스(66)들에 수직으로 교차하는 방향으로 불활성층(64)에 부착된다. 그리고, 폴리이미드 테이프의 장변(74)으로 돌출된 칼럼 퓨즈 박스(66)의 양말단을 덮을 수 있도록 돌출부(72)가 형성되어 있다. 즉, 칼럼 퓨즈 박스(66)에 대응되는 폴리이미드 테이프(70)의 부분은 칼럼 퓨즈 박스(66)를 덮을 수 있는 형태인 십자(＋) 형태를 가지며, 돌출부(72)의 폭은 적어도 칼럼 퓨즈 박스(66)의 단변의 길이보다는 넓게 형성되어 있다.
이와 같이, 칼럼 퓨즈 박스(66)를 덮는 형태로 폴리이미드 테이프(70)를 형성한 이유는, 폴리이미드 테이프(70)의 가장자리 둘레에 작용하는 성형 수지의 필수 구성물질인 충전재(filler)에 의한 스트레스와, 폴리이미드 테이프(70)의 열팽창에 따른 스트레스가 개방된 칼럼 퓨즈 박스(66) 주변의 불활성층(64)에 작용하는 것을 억제할 수 있기 때문이다. 즉, 칼럼 퓨즈 박스 주변의 불활성층이 손상되는 것을 억제할 수 있다.
한편, 본 발명의 실시예에서는 폴리이미드 테이프의 돌출부(72)를 사각형 형태로 개시하였지만, 칼럼 퓨즈 박스(66)를 덮는 형태라면 다른 형태도 가능하다. 예를 들면, 원형, 타원형 등으로 형성하더라도 본 발명의 기술적 사상의 범위를 벗어나지는 않는다.
그리고, 폴리이미드 테이프(70)를 도 3에 도시된 바와 같이 십자형태를 형성하지 않고, 십자형태를 포함하도록 직사각형 형태로 형성할 수도 있을 것이다. 그러나, 이 경우 반도체 칩의 불활성층에 부착되는 폴리이미드 테이프의 접착 면적이 증가하기 때문에 바람직하지 않다. 따라서, 폴리이미드 테이프(70)를 내부 리드의 고정에 필요한 최소한의 면적을 갖도록 형성하면서, 칼럼 퓨즈 박스(66)를 덮는 형태는 본 발명의 실시예에 따른 십자 형상으로 형성하는 것이다.
도 4는 도 3의 폴리이미드 테이프(70)를 이용한 LOC 패키지(100)를 나타내는 평면도이다. 폴리이미드 테이프(70)를 제외한 전체적인 구성은 도 1의 구성과 동일하다. 즉, 반도체 칩(60)의 활성면에 리드(80)의 내부 리드(82)가 양면 접착성이 있는 폴리이미드 테이프(70)에 의해 부착되고, 반도체 칩(60) 상의 내부 리드(82)와 반도체 칩의 칩 패드(62)는 본딩 와이어(86)에 의해 전기적으로 연결된다. 그리고, 반도체 칩(60), 본딩 와이어(86) 및 내부 리드(82)를 에폭시 몰딩 컴파운드(EMC)와 같은 성형 수지로 봉합하여 패키지 몸체(90)가 형성된 구조를 갖는다. 한편, 내부 리드(82)와 일체로 형성되어 패키지 몸체(90) 밖으로 돌출되어 있는 외부 리드(84)는 외부전자장치의 실장 형태에 맞게 절곡되며, 외부 리드(84)는 LOC 패키지(100)의 외부접속단자의 역할을 수행한다.
그리고, 전술된 바와 같이, 폴리이미드 테이프의 돌출부(72)는 폴리이미드 테이프의 장변(76) 밖으로 돌출된 칼럼 퓨즈 박스(66)의 양말단을 덮고 있다.
따라서, 본 발명의 구조를 따르면 칼럼 퓨즈 박스를 덮을 수 있도록 폴리이미드 테이프를 십자 형태로 형성하여 LOC 패키지를 구현하기 때문에, 칼럼 퓨즈 박스 주위의 불활성층이 손상되는 것을 억제할 수 있다.

Claims (2)

  1. 활성면의 중심 부분을 따라서 복수개의 칩 패드가 형성되어 있고, 상기 칩 패드들을 중심으로 양쪽의 상기 활성면에 상기 칩 패드들을 향하여 복수개의 칼럼 퓨즈 박스가 소정의 간격을 두고 형성되어 있고, 상기 칩 패드와 칼럼 퓨즈 박스를 제외한 상기 활성면을 덮고 있는 불활성층으로 구성된 반도체 칩과;
    상기 칩 패드들의 양측의 상기 불활성층에 각기 부착되는 양면 접착성이 있는 폴리이미드 테이프로서, 상기 칼럼 퓨즈 박스들을 각기 덮을 수 있도록 상기 불활성층에 부착된 폴리이미드 테이프와;
    상기 폴리이미드 테이프 상에 부착된 복수개의 리드와;
    상기 칩 패드와 리드를 각기 전기적으로 연결하는 본딩 와이어; 및
    상기 반도체 칩과 본딩 와이어로 연결된 리드 부분을 성형 수지로 봉합하여 형성한 패키지 몸체;를 포함하는 것을 특징으로 하는 리드 온 칩(LOC) 패키지.
  2. 제 1항에 있어서, 상기 폴리이미드 테이프는, 단변은 상기 칼럼 퓨즈 박스의 장변의 길이보다는 짧고, 상기 칼럼 퓨즈 박스들에 수직으로 교차하는 방향으로 상기 불활성층에 부착되고, 상기 폴리이미드 테이프의 장변으로 돌출된 상기 칼럼 퓨즈 박스의 양말단을 덮을 수 있는 돌출부가 형성되어 있는 것을 특징으로 하는 리드 온(LOC) 칩 패키지.
KR1019990015853A 1999-05-03 1999-05-03 리드 온 칩 패키지 KR20000072903A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990015853A KR20000072903A (ko) 1999-05-03 1999-05-03 리드 온 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990015853A KR20000072903A (ko) 1999-05-03 1999-05-03 리드 온 칩 패키지

Publications (1)

Publication Number Publication Date
KR20000072903A true KR20000072903A (ko) 2000-12-05

Family

ID=19583517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990015853A KR20000072903A (ko) 1999-05-03 1999-05-03 리드 온 칩 패키지

Country Status (1)

Country Link
KR (1) KR20000072903A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720233B1 (ko) * 2006-06-16 2007-05-23 주식회사 하이닉스반도체 반도체 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720233B1 (ko) * 2006-06-16 2007-05-23 주식회사 하이닉스반도체 반도체 소자

Similar Documents

Publication Publication Date Title
US8058720B2 (en) Semiconductor package
KR100277438B1 (ko) 멀티칩패키지
KR960705357A (ko) 반도체 장치
JP2001015668A (ja) 樹脂封止型半導体パッケージ
US7875968B2 (en) Leadframe, semiconductor package and support lead for bonding with groundwires
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
US6774479B2 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
US20020153600A1 (en) Double sided chip package
KR20000072903A (ko) 리드 온 칩 패키지
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
KR20000034120A (ko) Loc형 멀티 칩 패키지와 그 제조 방법
KR100475340B1 (ko) 리드온칩패키지
KR950014116B1 (ko) 반도체 장치 및 그 제조방법
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR20000040218A (ko) 멀티 칩 패키지
KR100364842B1 (ko) 반도체 패키지 및 그의 제조 방법
KR0142756B1 (ko) 칩홀딩 리드 온 칩타입 반도체 패키지
US20030037947A1 (en) Chip scale package with a small surface mounting area
KR100282414B1 (ko) 바텀 리디드 타입의 브이·씨·에이 패키지
KR200295664Y1 (ko) 적층형반도체패키지
KR200286322Y1 (ko) 반도체패키지
KR200169520Y1 (ko) 반도체 패키지의 리드프레임
KR19990009536A (ko) 칩 온 리그 반도체 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination