KR20000071398A - 반도체 소자의 접속부를 위한 방법 - Google Patents
반도체 소자의 접속부를 위한 방법 Download PDFInfo
- Publication number
- KR20000071398A KR20000071398A KR1020000010345A KR20000010345A KR20000071398A KR 20000071398 A KR20000071398 A KR 20000071398A KR 1020000010345 A KR1020000010345 A KR 1020000010345A KR 20000010345 A KR20000010345 A KR 20000010345A KR 20000071398 A KR20000071398 A KR 20000071398A
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- region
- opening
- tapered
- buried layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title description 6
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000002513 implantation Methods 0.000 claims abstract description 5
- 150000002500 ions Chemical class 0.000 claims description 17
- 239000007943 implant Substances 0.000 claims description 13
- 238000010884 ion-beam technique Methods 0.000 claims description 5
- 230000001133 acceleration Effects 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Electron Beam Exposure (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도전성 기판에 불순물 주입의 영역을 한정하는 테이퍼링된 에지를 가지는 마스크를 사용하여 기판의 표면까지 연장하는 테이퍼링된 에지부를 포함하는 매립층을 형성하는 방법에 관한 것이다.
Description
본 발명은 반도체 소자의 제조에 관한 것으로서, 특히 저저항 접속부가 전형적으로 상부 표면으로부터 매립된 영역으로 연장하는 동일한 도전성으로 이루어진 영역에 의해 상부 표면으로부터 형성될 어떤 도전성의 매립된 영역을 사용하는 소자에 관한 것이다.
현재 반도체 소자에서는 종종 반도체 영역의 상부 표면으로부터 매립된 층으로 연장하는 접속 영역 또는 콘택트에 의해 반대 도전성의 반도전성 영역에 있는 어떤 도전성의 매립된 층에 접속할 필요가 있다. 이런 구조의 보기는 실리콘 칩의 상부 표면으로부터 반대 도전성 형태로 이루어진 칩의 벌크내로 연장하는 어떤 도전성의 목욕통 모양의 영역이다. 목욕통 모양의 상대적으로 편평한 부분 또는 기저부는 매립된 층으로서 보여질 수 있으며, 목욕통 모양의 측면 또는 주변부는 메립된 기저층에서 칩의 상부 표면으로 연장하는 접속부 또는 콘택트로서 보여질 수 있다.
현재 상태의 종래 기술에 따른 칩에서, 매립된 층은 일반적으로 칩의 표면을 관통하는 고에너지 이온 주입에 의해 형성되고 크게 칩의 상대적으로 깊은 매립된 층을 형성하여 위치하게 된다. 적당한 어닐링후, 이런 이온들은 주입된 이온의 형태에 의해 결정된 도전성 형태의 매립층을 형성한다. 다음에, 이런 경우에, 매립층 주변부에 이르는 마스킹에 의해 국부화되고 연속적으로 더 낮은 깊이의 주입 영역을 형성하기 위해 더 낮은 에너지로, 칩의 표면에 대한 접속부가 매립층에 대해 사용된 것과 같은 동일한 형태의 일련의 주입에 의해 형성된다.
이런 기술은 서로 다른 에너지에서의 다수의 주입을 요구하며, 매립층에 대한 깊은 주입을 형성하는데 사용되는 마스크 및 접속 영역을 형성하기 위한 더 낮은 에너지 주입에 사용되는 마스크가 구별되어야 한다. 따라서, 2개의 마스크가 필요하다. 더욱이, 이런 기술은 전형적으로 접속 영역이 상당한 양의 표면적을 사용할 것을 요구하며, 이것은 칩에 있는 부품 밀도의 최대화가 요구될 때 다른 단점이 된다.
본 발명의 목적은 단지 단일 마스크로 동일하게 도핑되는 구성을 달성하는 간단한 기술을 제공하는 것이다.
도 1 내지 도 3은 반대 도전성 형태의 단결정 실리콘 영역에 어떤 도전성 형태의 튜브형 영역을 형성하는데 사용되는 본 발명의 바람직한 실시예의 서로 다른 단계에 있는 칩을 도시하는 도면.
※ 도면의 주요 부분에 대한 부호의 설명 ※
10 : 실리콘 영역 12 : 희생 산화물층
15 : 중심 영역 19 : 주입층
요구된 최적의 튜브형 구성은 통상 매립층을 형성하는 이온 주입을 한정하는데 사용되는 포토레지스트 재료로 이루어진 마스크의 에지를 적절히 테이퍼링시킴으로써 단일 마스크 및 단일 고에너지 주입에 의해 얻어질 수 있다는 것이 컴퓨터 시뮬레이션 기술에 의해 발견되었다. 특히, 마스크의 에지를 적절히 테이퍼링시킴으로써, 마스크의 테이퍼링된 영역의 하부에 놓이는 칩의 영역에 형성될 수 있다.
적당히 어닐링될 때, 어떤 농도의 주입된 이온은 주입된 이온의 도전성 형태 특성으로 이루어지고, 칩의 상부 표면으로부터 깊게 매립된 층으로 연장하는 테이퍼링된 연속 영역을 형성할 것이다.
방법의 관점에서, 본 발명은 소정 도전성 형태의 반도전성 영역에 주입 마스크의 개구부를 통해 반대 도전성 형태의 이온빔 특성으로 불순물을 주입함으로써 적어도 부분적으로 상기 영역의 상부 표면까지 연속적으로 연장하는 반대 도전성 형태의 매립층이 형성되고, 상기 마스크는 상기 개구부를 한정하는 테이퍼링된 에지를 가지며, 상기 불순물 주입된 층은 상기 마스크의 테이퍼 에지에 상응하는 테이퍼링된 부분을 포함하는 것을 특징으로 하는 반도전성 영역 형성 방법에 관련한다.
다른 방법의 관점에서, 본 발명은 소정 도전성 형태의 반도전성 영역에 주입 마스크의 개구부를 통해 동일한 도전성 형태의 이온빔 특성으로 불순물을 주입함으로써 적어도 부분적으로 상기 영역의 상부 표면까지 연속적으로 연장하는 동일한 도전성 형태의 매립층이 형성되고, 상기 마스크는 상기 개구부를 한정하는 테이퍼링된 에지를 가지며, 상기 불순물 주입된 층은 상기 마스크의 테이퍼 에지에 상응하는 테이퍼링된 부분을 포함하는 것을 특징으로 하는 반도전성 영역 형성 방법에 관련한다.
방법에 의한 제품의 관점에서, 본 발명은 소정 도전성 형태와 반대인 도전성으로 이루어진 매립층을 가지고, 상기 매립층은 반도전성 영역의 상부 표면으로 연장하는 테이퍼링된 부분을 가지고 마스크의 개구부를 통해 상기 반대 도전성 형태의 불순물을 이온 주입함으로써 형성되며, 상기 마스크는 테이퍼링되고 상기 개구부를 한정하는 에지를 포함하는 것을 특징으로 하는 반도전성 영역에 관련한다.
방법에 의한 다른 제품의 관점에서, 본 발명은 소정 도전성 형태와 동일한 도전성으로 이루어지지만 더 높은 불순물 농도를 가지는 매립층을 가지고, 상기 매립층은 반도전성 영역의 상부 표면으로 연장하는 테이퍼링된 부분을 가지고 마스크의 개구부를 통해 상기 동일한 도전성 형태의 불순물을 이온 주입함으로써 형성되며, 상기 마스크는 테이퍼링되고 상기 개구부를 한정하는 에지를 포함하는 것을 특징으로 하는 반도전성 영역에 관련한다.
본 발명은 첨부된 도면을 참조로한 다음의 상세한 설명으로부터 더욱 잘 이해될 것이다.
도 1은 예를 들어 p형 도전성 형태의 단결정 실리콘 영역(10)의 단면도를 도시하는데, 거기에 상대적으로 깊은 편평한 기저부 및 매립된 기저부로부터 상부 표면으로 연속적으로 연장하는 테이퍼링된 에지부(주변부)를 포함하는 n형 튜브형 영역이 형성되어야 한다. 상기 실리콘 영역(10)은 어떤 적당한 기판상에 p형 웨이퍼 또는 p형 실리콘층의 일부가 될 수 있다. 유사하게, 주입 이온의 적당한 선택에 의해 n형 영역내에 p형 도전성의 매립된 층이 형성될 수 있다. 유사하게, n형 영역보다 더 높은 불순물 농도를 갖는 n형 도전성 매립층이 형성되거나 또는 p형 영역보다 더 높은 불순물 농도를 갖는 p형 영역의 매립층이 형성될 수 있다.
이러한 목적을 달성하기 위하여, 우선 실리콘 영역(10)의 상부 표면(11)상에 주로 주입될 고에너지 이온에 의한 손상으로부터 실리콘 기판을 보호하는 통상의 얇은 희생 산화물층(12)이 형성된다. 일부 보기에서는 이런 층을 제외하는 것이 편리하다.
다음에, 필요할때 주입을 국부화하기 위한 마스크로서 사용하기에 적당한 재료의 층(14)이 산화물 코팅된 상부 표면(12)상에 증착된다. 전형적으로, 이것은 적당한 포토레지스트로 이루어진다.
다음에, 상기 마스크층(14)은 주변 영역(15a)에 의해 둘러싸이는 주입 영역의 요구된 매립 편평부에 상응하는 산화물 코팅된 기판의 중심 영역(15)을 완전히 노출시키기 위해 표준 포토리소그래피를 사용하여 패턴화된다. 상기 마스크(14)의 에지(14a)는 도 2에 도시된 바와 같이 테이퍼링된다.
다음에, 도 3에 도시된 바와 같이, 상기 실리콘 영역(10)은 거기에 도너형 이온을 주입하기 위해 이온빔(18)에 노출된다. 상기 빔의 가속 전압은 주입되는 이온이 주입층(9)의 편평부(19A)에 대해 요구되는 깊이에 상응하는 깊이로 완전히 노출된 중심 영역(15)을 관통할 수 있도록 선택된다. 상기 주입된 이온의 에너지의 정규 확산은 일반적으로 기저부(19A) 두께에서의 확산을 초래할 것이다. 대안적으로, 마스크의 변경없이, 상기 가속 전압은 주입된 기저부(19A)에 대한 요구된 두께를 제공하도록 변경될 수 있다. 주입된 이온이 테이퍼링된 마스크 에지(14A)에 충돌하여 점차적으로 에너지를 잃어가는 주변 영역(15A)에서, 얻어지는 주입 영역(19B)의 깊이는 기저부(19B)로부터 도 3에 도시된 바와 같은 반도전성 영역(10)의 상부 표면(11)으로 연장하는 연속 영역을 형성하는 유사한 테이퍼에 의해 특징지워질 것이다.
다음에, 상기 실리콘은 고에너지 이온에 의해 실리콘에 행해지는 손상을 어닐링하고 틈 사이트(interstitial site)로부터 적당한 결정 사이트(crystal site)로 시프팅시켜 n형으로의 도전성 변환을 수행하기 위해 통상의 형태로 가열된다. 얻어지는 효과는 주입된 영역의 n형으로의 변환이다. 상기 실리콘 영역(10)이 n형 도전성으로 이루어진다면, 상기 형성되는 매립층(19)은 p형 도전성으로 이루어질 수 있다. 상기 실리콘 영역이 p형 도전성으로 이루어지면, 상기 형성되는 매립층(19)은 p형 실리콘 영역(10)보다 더 높은 불순물 농도를 가지는 p형 도전성으로 이루어질 수 있다. 실리콘 영역이 n형 도전성으로 이루어지면, 상기 형성되는 매립층(19)은 n형 실리콘 영역(10)보다 더 높은 불순물 농도를 가지는 n형 도전성으로 이루어질 수 있다.
더욱이, 본 발명이 게르마늄 또는 화합물 반도체와 같은 실리콘 이외의 반도체까지 연장될 수 있다는 것이 드러날 것이다.
또한 주입 영역의 기하학적 형태가 이온 주입을 국부화시키는데 사용되는 마스크의 개구부를 적당히 형성함으로써 필요할 때 변형될 수 있다는 것이 드러날 것이다. 유사하게, 상부 표면까지 연장하는 주입 영역의 테이퍼링된 부분이 주입 영역의 깊은 편평부의 전체 주변부 근처로 연장할 필요가 없으며, 단지 마스크 에지의 일부를 적당히 테이퍼링 시킴으로써 단지 상기 주변부의 일부로 국부화될 수 있다는 것이 드러날 것이다.
본 발명에 따르면, 단지 단일 마스크로 동일하게 도핑되는 반도전성 영역을 간단하게 제공할 수 있다.
Claims (9)
- 소정 도전성 형태의 반도전성 영역에 주입 마스크의 개구부를 통해 반대 도전성 형태의 이온빔 특성으로 불순물을 주입함으로써 적어도 부분적으로 상기 영역의 상부 표면까지 연속적으로 연장하는 반대 도전성 형태의 매립층이 형성되고, 상기 마스크는 상기 개구부를 한정하는 테이퍼링된 에지를 가지며, 상기 불순물 주입된 층은 상기 마스크의 테이퍼 에지에 상응하는 테이퍼링된 부분을 포함하는 것을 특징으로 하는 반도전성 영역 형성 방법.
- 제 1항에 있어서, 상기 방법은 상기 반도전성 영역에 상기 마스크의 개구부의 전체 주변부를 테이퍼링 시킴으로써 상기 반대 도전성 형태의 튜브형 층을 형성하는데 사용되는 것을 특징으로 하는 반도전성 영역 형성 방법.
- 제 1항에 있어서, 상기 이온 주입은 일정한 가속 전압에서 수행되는 것을 특징으로 하는 반도전성 영역 형성 방법.
- 제 1항에 있어서, 상기 이온 주입은 이온 주입된 층에 대한 부가적 두께를 제공하기 위해 소정 범위의 가속 전압 이상으로 동일한 마스크를 통해 수행되는 것을 특징으로 하는 반도전성 영역 형성 방법.
- 제 1항에 있어서, 상기 반도전성 영역은 단결정 실리콘 기판의 일부인 것을 특징으로 하는 반도전성 영역 형성 방법.
- 제 1항에 있어서, 상기 이온이 주입되는 영역은 그것의 상부 표면에 상기 주입에 의한 손상으로부터 상기 상부 표면을 보호하는 희생 실리콘 산화물층을 포함하는 것을 특징으로 하는 반도전성 영역 형성 방법.
- 소정 도전성 형태의 반도전성 영역에 주입 마스크의 개구부를 통해 동일한 도전성 형태의 이온빔 특성으로 불순물을 주입함으로써 적어도 부분적으로 상기 영역의 상부 표면까지 연속적으로 연장하는 동일한 도전성 형태의 매립층이 형성되고, 상기 마스크는 상기 개구부를 한정하는 테이퍼링된 에지를 가지며, 상기 불순물 주입된 층은 상기 마스크의 테이퍼 에지에 상응하는 테이퍼링된 부분을 포함하는 것을 특징으로 하는 반도전성 영역 형성 방법.
- 소정 도전성 형태와 반대인 도전성으로 이루어진 매립층을 가지고, 상기 매립층은 반도전성 영역의 상부 표면으로 연장하는 테이퍼링된 부분을 가지고 마스크의 개구부를 통해 상기 반대 도전성 형태의 불순물을 이온 주입함으로써 형성되며, 상기 마스크는 테이퍼링되고 상기 개구부를 한정하는 에지를 포함하는 것을 특징으로 하는 반도전성 영역.
- 소정 도전성 형태와 동일한 도전성으로 이루어지지만 더 높은 불순물 농도를 가지는 매립층을 가지고, 상기 매립층은 반도전성 영역의 상부 표면으로 연장하는 테이퍼링된 부분을 가지고 마스크의 개구부를 통해 상기 동일한 도전성 형태의 불순물을 이온 주입함으로써 형성되며, 상기 마스크는 테이퍼링되고 상기 개구부를 한정하는 에지를 포함하는 것을 특징으로 하는 반도전성 영역.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US26152799A | 1999-03-03 | 1999-03-03 | |
| US09/261,527 | 1999-03-03 | ||
| US9/261,527 | 1999-03-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000071398A true KR20000071398A (ko) | 2000-11-25 |
| KR100654489B1 KR100654489B1 (ko) | 2006-12-05 |
Family
ID=22993710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000010345A KR100654489B1 (ko) | 1999-03-03 | 2000-03-02 | 반도체 소자의 일부를 접속시키는 방법 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1035566A3 (ko) |
| JP (1) | JP2000260729A (ko) |
| KR (1) | KR100654489B1 (ko) |
| CN (1) | CN1266275A (ko) |
| TW (1) | TW445523B (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013110331A (ja) * | 2011-11-24 | 2013-06-06 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1362345A (en) * | 1973-05-11 | 1974-08-07 | Mullard Ltd | Semiconductor device manufacture |
| DE2703877C2 (de) * | 1977-01-31 | 1982-06-03 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung |
| JPS5824018B2 (ja) * | 1979-12-21 | 1983-05-18 | 富士通株式会社 | バイポ−ラｉｃの製造方法 |
| NL8701251A (nl) * | 1987-05-26 | 1988-12-16 | Philips Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| US5550069A (en) * | 1990-06-23 | 1996-08-27 | El Mos Electronik In Mos Technologie Gmbh | Method for producing a PMOS transistor |
-
2000
- 2000-02-14 EP EP00102941A patent/EP1035566A3/en not_active Withdrawn
- 2000-03-01 JP JP2000056273A patent/JP2000260729A/ja active Pending
- 2000-03-01 TW TW89103471A patent/TW445523B/zh not_active IP Right Cessation
- 2000-03-02 KR KR1020000010345A patent/KR100654489B1/ko not_active IP Right Cessation
- 2000-03-03 CN CN 00103841 patent/CN1266275A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN1266275A (zh) | 2000-09-13 |
| JP2000260729A (ja) | 2000-09-22 |
| KR100654489B1 (ko) | 2006-12-05 |
| TW445523B (en) | 2001-07-11 |
| EP1035566A2 (en) | 2000-09-13 |
| EP1035566A3 (en) | 2000-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010121B1 (ko) | 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정 | |
| US4717683A (en) | CMOS process | |
| US4554726A (en) | CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well | |
| CA1063731A (en) | Method for making transistor structures having impurity regions separated by a short lateral distance | |
| EP0258271A1 (en) | Partially dielectrically isolated semiconductor devices | |
| US4235011A (en) | Semiconductor apparatus | |
| JP2006261690A (ja) | 改良したエッジターミネーションを備えるパワーｍｏｓｆｅｔ | |
| US10269616B2 (en) | Method of fabricating semiconductor device isolation structure | |
| JPH0222869A (ja) | 対称阻止高降伏電圧半導体デバイスとその製造方法 | |
| WO1982003945A1 (en) | Process for manufacturing cmos semiconductor devices | |
| KR970018527A (ko) | 반도체 장치 및 그 제조 방법 | |
| EP0676802B1 (en) | a method of manufacturing a semiconductor device with a buried junction | |
| KR100956241B1 (ko) | 공핍가능한 콜렉터 컬럼을 가진 바이폴라 방법 및 구조 | |
| EP0078725A2 (en) | Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure | |
| KR970077166A (ko) | 반도체 기판에 삼중웰을 형성하는 방법 | |
| US11114572B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US4835111A (en) | Method of fabricating self-aligned zener diode | |
| US5208168A (en) | Semiconductor device having punch-through protected buried contacts and method for making the same | |
| KR20000071398A (ko) | 반도체 소자의 접속부를 위한 방법 | |
| KR100281397B1 (ko) | 초박형 ｓｏｉ 정전기방전 보호 소자의 형성 방법 | |
| KR20000075706A (ko) | 반도체 및 반도체-관련 방법 | |
| KR100537321B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR950002185B1 (ko) | 얕은 접합 현상을 가진 반도체소자 및 그 제조방법 | |
| KR100489586B1 (ko) | 반도체소자의접합부형성방법 | |
| KR100505416B1 (ko) | 고저항을 가진 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |