KR20000069210A - 에이브이부의 라인 2배기와 피씨부의 그래픽 제어기 내의 스케일러를 사용하는 홈 씨어터의 라인 4배기 - Google Patents

에이브이부의 라인 2배기와 피씨부의 그래픽 제어기 내의 스케일러를 사용하는 홈 씨어터의 라인 4배기 Download PDF

Info

Publication number
KR20000069210A
KR20000069210A KR1019997004787A KR19997004787A KR20000069210A KR 20000069210 A KR20000069210 A KR 20000069210A KR 1019997004787 A KR1019997004787 A KR 1019997004787A KR 19997004787 A KR19997004787 A KR 19997004787A KR 20000069210 A KR20000069210 A KR 20000069210A
Authority
KR
South Korea
Prior art keywords
line
scaler
image
processing system
information processing
Prior art date
Application number
KR1019997004787A
Other languages
English (en)
Other versions
KR100592691B1 (ko
Inventor
체임버스폴
콜리크리스토퍼데.
빌리암스마샬
호이벨만예로엔
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR20000069210A publication Critical patent/KR20000069210A/ko
Application granted granted Critical
Publication of KR100592691B1 publication Critical patent/KR100592691B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0229—De-interlacing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Color Television Systems (AREA)
  • Television Systems (AREA)

Abstract

홈 시어터(home theater)는 영상 처리 서브 시스템 및 그 서브 시스템을 제어할 수 있는 PC를 구비한다. 서브 시스템은 디인터레이서(de-interlacer)/라인 2배기를 가지며, PC는 스케일링 성능을 갖는 그래픽 제어기를 갖는다. 라인 2배기와 스케일러의 결합은 라인 4배기로서 기능하도록 이루어진다.

Description

에이브이부의 라인 2배기와 피씨부의 그래픽 제어기 내의 스케일러를 사용하는 홈 씨어터의 라인 4배기{Line-quadrupler in home theater uses line-doubler of AV-part and scaler in graphics controller of PC-part}
가정 오락 시스템은 다수의 정보원들에 의해 공급되는 음성, 영상, 그래픽 정보를 시너지(synergetic) 방식으로 처리할 수 있으며, 가정용으로 사용하고자 하는 장치이다. 가정 오락 시스템의 한 예시는 Gateway 2000의 Destination D5-2000 컴퓨터이다. 예컨대, 1997년 5월 6일 공고된 PC Magazine edition의 Bruce Broun에 의한 문헌"Gateway 2000: Destination D5-200"을 참조하기 바란다. 이 컴퓨터는 단일 동작 시스템에서 운용된 소프트웨어 응용으로 번들된, 정보 내용 선택에 관해 사용자 제어 기능들을 갖는다.
컴퓨터 영상 및 텔레비전 영상은 전자 빔으로 CRT의 형광체들을 주사함으로써 이루어질 수 있다. 빔은 CRT의 상부 좌측에서 시작되어 스크린의 좌측에서 우측으로 수평 라인들을 주사하며, 상기 처리에서 화소들을 비춘다. 빔이 스크린의 우측 바닥에 도달할 때, 그것은 넌 인터레이스된 영상의 경우의 한 프레임 또는 인터레이스된 영상의 경우의 한 필드를 완성한 것이다. NTSC 및 PAL과 같은 TV 종래의 TV 표준 방식은 화상 높이의 약 5배 정도인 거리로부터 관찰될 때, 받아들일 수 있는 이미지들을 비교적 작은 표시 장치들 상에 생성시키도록 확립되었다. 이러한 표준 방식들은 또한 레이저 디스크(예컨대 PAL, NTSC) 또는 DVD(예컨대 MPEG2 ML/MP) 상에 저장된 영화들의 형태로 고려되었다.
본 발명은 영상 데이터를 처리하는 서브 시스템이 있는 정보 처리 시스템에 관한 것이다. 본 발명은 특히 홈 시어터 장치(단 배타적이지 않음)에 관한 것이다. 본 발명은 또한 영상 라인 증배 장치가 있는 전자 회로에 관한 것이며, 영상 라인들을 증배시키는 방법에 관한 것이다.
도1은 본 발명의 시스템을 도시하는 블록도.
도2와 도3은 본 발명의 다른 실시예들의 영상/그래픽 데이터를 도시하는 블록도.
도4는 본 발명의 영상 경로의 구성을 도시하는 도면.
홈 시어터 장치는 통상적으로 하이 엔드(high-end) 표시 장치들, 즉 프론트 엔드 또는 리어 엔드 프로젝션 TV들의 표시 장치들과 같은 큰 표시 스크린이나 PC등에 사용된 표시 장치들과 같은 고해상도 표시 장치들과 함께 사용된다. 양호하게 이루어진 영상 형태의 디지털 영상을 처리 하는 종래의 방법은 크거나 또는 고해상도의 표시 장치들에서 볼 때, 인지되는 이미지의 질을 매우 열화시켰다. 바람직하지 않은 결과들 중 하나는 라인 구조들이 보이는 상태이다.
큰 스크린 또는 고해상도의 스크린 상의 라인이 보이는, 바람직하지 못한 문제점을 해결하는 방법은 이미지를 만드는 라인들의 수를 증배시키는 디지털 영상 처리 기술을 이용하는 것이다. 별도의 라인 증배 장치는 구입이 가능하지만 다소 비싸서 그 범위가 $2000에서(예컨대 Lancia of Extron Electronics) $34,000(Snell ＆ Wilcox)에 이른다.
본 발명의 목적은 프리앰블에서 지정된 유형의 홈 시어터에서 프로페셔널 또는 유사 프로페셔널 품질이면서 실질적인 비용은 적게 드는 라인 증배를 이루는 것이다.
이를 위해 , 본 발명의 제1 형태는 청구항 1에 기재되어 있는 바와 같은 정보 처리 시스템을 제공하는 것이다. 본 발명의 제2 형태는 청구항 8에 기재되어 있는 바와 같은 전자 회로를 제공하는 것이다. 본 발명의 제3 형태는 청구항 9에 기재되어 있는 바와 같은 방법을 제공하는 것이다. 본 발명의 이로운 실시예들은 종속항들에 정의되어 있다. 청구항 1에 기재되어 있는 정보 처리 시스템은 영상 데이터를 처리하는 라인 증배 장치가 있는 영상 서브 시스템과 스케일러가 있는 그래픽 제어기를 구비한다. 라인 증배 장치는 스케일러를 통해 더 많은 라인 증배를 이루기 위해 그래픽 제어기에 연결된다.
양호한 실시예에서 본 발명의 시스템은 영상 데이터 처리 장치 및 PC의 시너지(synergetic) 결합체를 포함하는 홈 시어터이다. 양호한 실시예에서 영상 서브 시스템은 디지털 인터레이스된 영상 입력 데이터를 처리하기 위해 예컨대 Genesis Microchip, Inc.의 gmVLD8 DICE Video Line Doubler와 같은 디인터레이서/라인 2배기 칩을 가지며, PC는 그래픽 데이터를 발생시키기 위해 예컨대 Trident Microsystems, Inc.의 3DImage975와 같은 그래픽 제어기를 갖는다. 그래픽 제어기는 스케일링 성능을 갖는다. 공지된 바와 같이 스케일러는 화소들을 증배시키거나 또는 화소들간을 보간(interpolating)함으로써 수직 부족 주사 또는 과잉주사를 제어할 수 있다. 직렬로 연결된 디인터레이서/라인 2배기 및 스케일러를 포함하는 영상 데이터 경로는 유사 프로페셔널 품질의 라인을 4배로 증배시킨다.
본 발명은 첨부한 도면을 참조하면서 예시의 방법으로 설명한다.
도면에서 동일한 참조 번호들은 동일하거나 또는 대응하는 형태를 표시한다.
도1은 본 발명의 데이터 처리 시스템(100)을 도시하는 기능 블록도이다. 시스템(100)은 음성 및 영상 기능을 갖는 AV서브 시스템(102), 제어 장치(104)(이 예시에서는 PC), 서브 시스템(102) 및 PC(104)를 상호 접속하는 장치 인터페이스(106)를 구비한다.
서브 시스템(102)은 예컨대 다음 장치들(도시되지 않음), 즉 DVD 드라이브, TV-튜너, FM-튜너, DolbyDigital 및 DolbyPro Logic 성능("Dolby"는 Dolby Laboratories의 등록 상표임)이 있는 음성 전치 증폭기를 구비한다. 서브 시스템(102)은 다수의 소스들(도시되지 않음), 즉 DSS(Digital Satellite System), 케이블 TV, 제1 및 제2 비디오카세트 레코더(VCR1 및 VCR2), 라디오 FM 등등으로부터 신호들을 수신하는 입력부 및 스피커(108) 및 SVGA 모니터(110)에 접속하기 위한 출력을 갖는다. AV 서브 시스템(102)은 예컨대 서스 시스템(102)으로의 접속부(116)를 갖는 적외선 아이(114) 및 원격 제어 장치(112)의 결합을 통해 사용자는 음성 및 영상 기능들에 대해서 직접적이고 순간적인 제어를 할 수 있다.
PC(104)는 예컨대 소스 선택을 위한 복잡한 GUI를 포함하는 소프트웨어 응용들을 통해 AV-서브 시스템(102)의 음성 및 영상 기능들을 제어하고, VBI 및 다른 AV 서비스들을 처리하며, 밝기 및 콘트라스트와 같은 음성 및 영상 기능들을 설정하며, 음성 모드(모노, 스테레오 또는 서라운드)을 선택하며, 영상 게임들, 인터넷 액세스, AV 서브 시스템(102)의 다른 버전들의 처리기들(도시되지 않음)의 소프트웨어 업그레이드를 제공한다. PC(104)에는 컴퓨터에 의해 그래픽과 사운드가 발생되는 멀티플 콘텐트(content) 정보 소스들 DSS, VCR1, VCR2, TV, FM에 의해 공급된 영상 및 음성 콘텐트를 결합시키기 위한 소프트웨어 장치들이 제공될 수 있다.
시스템(100)은 예컨대 IR-아이(114)를 통해 PC(104)와 통신하기 위한 무선 마우스 및 무선 키보드를 구비한다. 원격 제어 장치(112) 및 UI(120)는 다른 통신 프로토콜이나 다른 커맨드 세트들을 사용한다. 모니터(110)는 인터페이스(120)가 조작되고 있을 때, 사용자에게 시각적 피드백을 공급한다.
장치 인터페이스(106)는 PC(104)가 AV 서브 시스템(102)을 제어하게 하며, 서브 시스템(102)이 PC(104)에서 운용되는 소프트웨어 응용과 관련된 서브 시스템(102) 내에서의 다수의 이벤트들을 통보하게 한다. 또한 인터페이스(106)는 UI(120)에 의해 보내지고 서브 시스템(102)에 접속된 IR 아이(114)에 의해 수신된 IR 커맨드들을 전달한다. 인터페이스(106)는 서브 시스템(102)의 상태를 모니터하는 마이크로제어기(122)를 구비하며 PC(104)에 임의의 상태 변화들을 통보한다. 예컨대 사용자가 원격 제어 장치(112)를 통해 음성 볼륨을 조절할 때, 마이크로제어지(122)는 상태 변화를 감지하고 이 조절을 PC(104)에 전달한다. 사용자는 그 즉시 모니터(110) 상에 표시하기 위해 복잡한 GUI를 검색할 때, 볼륨 조절 설정이 처리되고 표시된 상태는 원격 제어 장치(112) 또는 사용자 인터페이스(120)를 통한 가장 최근의 사용자 상호 작용과 일치한다.
장치 인터페이스(106)는 PC(104)의 하트 비트를 모니터한다. PC(104)는 주기적으로 특정 코맨드가 발생하는 서브 시스템(102)에 데이터 스트림을 보낸다. 이 커맨드의 유일한 목적은 PC(104)가 여전히 운용되고 있다는 사실을 시스템에 통보하는 것이다. 특정 커맨드는 보통 "하트 비트"로 불린다. 통상적으로 하트 비트는 매초마다 한 번씩 보내진다. 장치 인터페이스(106)는 페일 세이프 타이머(fail safe timer)(124)를 갖는다. 하트 비트를 수신함으로써 타이머(124)는 리셋된다. 타이머는 두 연속 하트 비트간의 주기 보다 실질적으로 더 긴, 예컨대 2초 이후에 끝난다. PC(104)가 스톨되면 장치 인터페이스(106)는 하트 비트 수신을 멈추며, 타이머(124)는 종료된다. 이것은 PC(104)가 자동력이 없어지고 서브 시스템(102)를 제어할 수 없다는 것을 확증한다. 이제 서브 시스템(102)은 음성 및 영상 서비스를 계속 제공하지만 PC(104)와 무관하고, 간략화된 종래의 온 스크린 표시로써 제공한다. 예컨대 PC(104)고 고장났을 때나 재부팅하는 동안 사용자는 TV 채널들이나 또는 음성 소스들을 바꾸고, TV로부터의 모니터 입력을 VCR로 바꾸기 위해 임의의 다른 종래의 시스템에서 처럼 원격 제어 장치(102)를 통해 서브 시스템(102)과 상호 작용을 유지한다.
도2는 복수의 소스들로부터 모니터(110)로 영상/그래픽 데이터 경로(200)의 제1 실시예를 도시하는 기능 블록도이다. 경로(200)는 서브 시스템(102) 및 PC(104) 둘 다에 의해 제어된다. 경로(200)는 예컨대 아날로그 신호들 DSS, AUX, TV, VCR1, VCR2의 수신을 위한 입력부들을 갖는 멀티플렉서 MUX(202)를 구비한다. MUX(202)는 AD 변환기(204)에 접속된 출력을 갖는다. AD 변환기(204)의 출력은 제1 스위치(206)의 한 입력에 접속되며, 다른 한 입력부는 DVD로부터 디지털 신호들을 수신한다. 스위치(206)는 마이크로제어기(122)를 통해 원격 제어기(112)에 의해 제어된다. 스위치(206)의 출력은 제2 스위치(208)의 한 입력부에 직접 접속된다. 스위치(206)의 출력은 또한 온 스크린 표시 형태에 대비하는 OSD 장치(210)를 통해 스위치(208)의 다른 입력부에 연결된다. 스위치(208) 및 OSD 장치(210)는 원격 제어 장치(112)를 통해 제어된다. 스위치(208)의 출력은 디인터레이서(212)로 간다. 공지된 바와 같이 음성 소스들은 통상적으로 홀수 라인들의 필드 및 짝수 라인들의 필드들을 교대로 전송하여 라인들이 수신 종단에서 기록(또는 디인터레이스)되어야 한다. 디인터레이서(212)의 출력은 제3 스위치(216)의 한 입력부에 DA 변환기(214)를 통해 연결된다. 디인터레이서(212)의 출력은 또한 PC(104)의 제어하에서 디인터레이서(212)의 출력 신호에 그래픽을 부가하기 위해 회로(218) 및 DA 변환기(220)를 통해 스위치(216)의 다른 입력에 연결된다. 스위치(216)의 출력은 SVGA 모니터(110)로 간다. 이 예시에서 구성 요소들(202-220)은 서브 시스템(102) 내에 통합되지만 다른 구성들이 가능하다는 것은 명백하다. 예컨대 구성 요소들(202-220)의 몇몇이 장치 인터페이스(106) 내에 수용되는 구성이 가능하다. 회로(218) 및 D/A 변환기(220)는 양호한 실시예에서 도4와 관련하여 더 설명되는 그래픽 제어기(406) 내에 포함된다.
앞에서 설명한 바와 같이 시스템(100)은 PC(104)가 하트 비트 전송을 멈출 때 종료되는 페일 세이프 타이머(124)를 갖는다. 만약 페일 세이프 타이머(124)가 종료되면 마이크로제어기(122)는 점선으로 표시된 위치들에 스위치(208, 216)를 놓는다. 이 경우에 데이터 경로(200)는 여전히 OSD 장치(210)가 PC(104)에서 운용되는 GUI 소프트웨어 응용하에 공급된 완전한 그래픽에 반대인, 종래의 방식으로 간단한 메시지들의 온 스크린 표시를 제어하게 한다. 그래픽 회로(218)는 이러한 경우에 분류되었다는 것을 주지하기 바란다. 본질적으로 남아있는 것은 소비자 전자 장치를 위한 종래의 데이터 경로이다. 또한 만약 페일 세이프 타이머(124)가 종료되면, 마이크로제어기(122)는 PC(104)가 바로 응답하는지의 여부를 체크하기 위해 PC(104)에 요청을 전송한다. 만약 PC(104)가 응답하지 않으면, 제어기(122)는 스위치들(208, 216)을 앞에서 설명한 바와 같이 설정한다. 만약 PC(104)가 응답하면 타이머(124)는 리셋된다. 이러한 접근 방법은 스위치들(208, 216)을 너무 이르게 설정하지 않도록 추가 안전 체크를 제공한다.
도3은 복수의 소스들로부터 모니터(110)로의 영상/그래픽 데이터 경로(300)의 제2 실시예를 도시하는 기능 블록도이다. 실시예(200)와의 차이는 다른 입력 신호들에 주로 관련된다. 경로(300)는 멀티플렉서(304)의 출력으로부터 아날로그 신호들 DSS, VCR1, VCR2(앞에서 논의), 아날로그 입력 신호 LD(레이저 디스크), 아날로그 신호를 수신하는 멀티플렉서(302)를 갖는다. 멀티플렉서(304)는 D/A 변환기(도시되지 않음)를 통과한 DVD 신호로부터 발생하는 입력 신호들 TV 및 AUX(앞에서 설명했음) 및 아날로그 영상 신호를 수신한다. 멀티플렉서(302, 304)는 마이크로제어기(122)를 통해 제어된다. 멀티플렉서(302)의 출력은 VCR의 레코드 입력에 접속하기 위해 출력 노드(306)에 접속된다. 그 출력은 또한 OSD(210)에 접속된다. OSD(210)의 출력은 표준 NTSC 모니터의 입력에 접속하기 위해 노드(308)에 접속된다. OSD(210)의 출력 및 멀티플렉서(304)의 추력은 둘 다 스위치(208)에 접속되며, 그 출력은 AD 변환기(310)를 통해 디인터레이서(212)에 연결된다. PC(104)는 타이머(124)에 하트 비트를 공급한다. 예컨대 하트 비트 레이트(rate)는 PC(104)의 동작 모드에 따라 다르다. PC(104)는 다른 모드로 변경된 것을 제어기(122)에 통보하여 제어기(122)는 다른 하트 비트 레이트에 적합한 다른 주기 이후에 종료하도록 타이머(124)를 프로그램한다. 다른 예시에서 PC(104)는 제어기(122)에 하트 비트가 중지되는 슬립 모드로 가는 것을 제어기(122)에 통보한다. 하트 비트의 부재는 고장난 PC(104)를 나타내는 것이 아니며, 타이머(124)가 리셋되고 고정된다. 자각함으로서, PC(104)는 제어기(122)에 통보하고 그것은 타이머(124)가 고정된 것을 해제하며, 하트 비트 공급이 재개된다. A/D 컨버터(310) 및 디인터레이서(212) 간의 스위치(312)는 A/D컨버터(310)의 출력 및 디지털 DVD 출력 사이를 선택한다. 스위치(312)는 시스템(200) 내의 스위치(206)에 대응한다.
경로(300)의 나머지는 순차 주사 모니터(110)의 입력에 접속된다. 넌인터레이스된 화상에 대한 다른 이름은 "순차 " 주사이다. 인터레이스를 제거하는 것은 보이는 라인 구조를 감소시킨다. 그것은 ㄹ인들의 수를 2배로 하는 것과 동일한 인지 효과를 갖는다. 넌 인터레이스된 화상은 상당히 많이 입체적이고 안정되게 보인다. 인터레이스로 단 하나의 라인에만 대응하는 세부는 반 필드 레이트로 나타난다. 즉 그들은 라인 플리커로 보인다. 만약 세부가 두 라인들간에서 분배되면 그것은 위 아래로 점프하는 것으로 나타난다. 이것은 라인 트위터(twitter)로 불린다. 순차 주사는 또한 약간 더 밝은 이미지를 발생시킨다. 형광체의 각각의 라인은 종래의 주파수의 2배로 리프레시되어 두 리프레시 이벤트 간의 루미네선스(luminescence)는 인터레이스된 이미지가 발생하는 경우인 한 쇠퇴하지 않는다.
회로(218) 및 D/A 변환기(220)는 양호한 실시예에서 도4와 관련하여 더 설명되는 그래픽 제어기(4006)에 포함된다. 서브 시스템(102) 및 장치 인터페이스(106)는 도1의 도면에서 개별 블록들로서 도시되어 있다. 장치 인터페이스(106)는 또한 최소한 부분적으로 서브 시스템(102)과 물리적으로 통합될 수 있다. 이와 마찬가지로 IR-아이(114)는 서브 시스템(102) 내에 또는 장치 인터페이스(106)과 함께 통합될 수 있다.
아직 공개되지 않은 공동 계류중의 U.S.특허 출원 공개 번호 08/880,387인 "SLAVE DSP REBOOTS STALLED MASTER CPU"는 특정 태스크를 처리하는, 예컨대 DSP와 같은 하나 이상의 슬레이브 처리기들과 시스템 제어를 하는 예컨대 CPU와 같은 매스터 처리기를 논의한다. 슬레이브 처리기는 매스터 처리기가 정지되면 매스터 처리기를 재부팅할 수 있다. 이 슬레이브 제어 재부팅은 시스템의 매뉴얼 콜드 재부팅을 회피하며 비동기 협력 구성 요소들을 갖는 오픈 아키텍처 멀티미디어 시스템에서 특히 이롭다.
영상 데이터 경로
도4는 디지털 영상 데이터 경로의 특정 구성(400)의 세부 사항을 도시하는 시스템(100)의 블록도이다.
AV 서브 시스템(102)은 VGA 또는 SVGA 모니터(110)에 연결된다. AV 서브 시스템(102)은 기능상 디인터레이서/라인 2배기 회로(402)를 구비하여 제어한다. 회로(402)는 예컨대 Genesis Microchip, Inc.의 "gmVLD8DICE Video Line Doubler"를 구비한다. "gmVLD8"은 인터레이스된 영상을 넌인터레이스된 시스템들(예컨대 VGA 컴퓨터 스크린들) 상에 표시하기 위해 인터레이스된 영상을 변환시키는, 구입 가능한 디인터레이서/라인 2배기이다. 회로(402)는 720×240 필ㄷ(720 화소들의 240라인들)로서 인터레이스된 영상 데이터를 수신하며, 완전한 720×480 디인터레이스된 주사(720 화소들을 각각 갖는 240 라인들)를 출력한다. 이러한 수들은 858×525 인터레이스된 포맷, 즉 CCIR601 표준을 이용하는 NTSC방식에 있어서 보이는 라인들에 관련된 것이며, 단지 설명하기 위한 것들이다. 720×480 수들은 활성 프레임 영역에 관련되며, 858×525 수들은 예컨대 수평 및 수직 블랭킹을 포함하는 전체 영역에 관련된다는 것을 주지하기 바란다. 회로(402)의 출력은 PC(104) 내의 그래픽 보드(404)에 연결된다. 제어기(406)는 예컨대 Trident Microsystems, Inc.의 3DInage975를 구비한다. 3DImage975는 스케일러(408)를 포함하는, 구입 가능한 3D 가속기이다. 스케일러(408)는 TV 표시 장치에 있어서 수직 부족 주사 또는 과잉 주사를 제어하기 위해 사용된다. 즉 스케일러(408)는 영상 데이터를 스트레치 또는 스퀴즈 하여 그것이 표시 장치(110)의 스크린 상의 윈도우(410)에 들어 맞게 한다. 윈도우(410)가 스크린의 작은 일부분만을 점유하도록 도시되어 있지만 그것은 스크린의 실질적인 전부를 덮도록 프로그램할 수 있다. 통상적인 NTSC TV들은 스크린 상에 약 420 수평 라인들을 표시할 수 있어 420 라인들 이상의 그래픽 표시 모드들은 스케일 다운되어야 하며, 420 라인 이하의 그래픽 표시 모드들은 바른 종횡비를 위해 스케일 업되어야 한다. 수평 스케일링은 적합한 화소 클럭 타이밍을 통해 이루어진다. 3DImage975의 수직 스케일링은 소프트웨어 제어가능하여 이미지가 융통성 있게 스케일되게 한다.
그래픽 보드(404)는 통용되고 있는 예들 중 하나인 EDO(Extened Data-Out) DRAM의 4MB를 포함하는 표시 메모리(412)를 수용한다. 익스텐디드 데이터 아웃은 현재의 어드레스에서 판독 데이터인 동안 메모리 제어기가 새로운 칼럼 어드레스 명령을 시작하게 한다. 메모리(412)의 내용은 윈도우(410)의 내용을 나타낸다.
그래픽 보드(404)는 1440×969 포맷(1440 화소들의 960 라인들)으로 디인터레이스되거나 또는 720×960 인터레이스된 영상 출력 데이터를 공급한다. 3DImage975는 인터레이스되거나 또는 디인터레이스된 영상 출력 데이터를 공급하도록 프로그램가능하다. 인터레이스된 출력을 실행시키기 위한 간단한 방법은 단일 라인의 1/2 만큼 홀수 또는 짝수 필드들을 시프트하여 동일한 필드를 2번 표시하는 것이다. 이것은 몇몇 라인 플리커를 발생시킬 수 있으나 이것은 더 미세한 라인 구조 때문에 받아들일 수 있을 만큼 작다. 도4에 도시된 가정 오락 장치의 예시에서 AV 서브 시스템(102) 및 PC(104)는 작지만 파워풀한 장치를 제공하기 위해 단일 하우징(도시되지 않음) 내에서 DVD 플레이어(도시되지 않음)와 결합된 단일 보드(414) 상에 장착된다. 도2 및 도3과 관련하여, 그래픽 제어기(406)는 우회될 수 있어 디인터리버/라인 2배기(402)는 데이터를 모니터(110)에 직접 공급한다. 이것은 PC가 고장났을 때 매우 이롭다. 즉 사용자는 여전히 영상을 수신할 수 있다.

Claims (9)

  1. 영상 데이터를 처리하기 위한 라인 증배 장치를 갖는 영상 서브 시스템과,
    스케일러를 갖는 그래픽 제어기를 구비하는 정보 처리 시스템에 있어서,
    상기 라인 증배 장치는 상기 스케일러를 통해 더 많은 라인을 증배시키기 위해 상기 그래픽 제어기에 연결되는 정보 처리 시스템.
  2. 제1항에 있어서, 상기 라인 증배 장치는 그래픽 제어기의 입력에 연결되는 출력을 갖는 것을 특징으로 하는 정보 처리 시스템.
  3. 제2항에 있어서, 상기 라인 증배 장치는 인터레이스된 영상 입력 데이터를 수신하는 입력 및 디인터레이스된 영상 출력 데이터를 공급하는 출력을 갖는 것을 특징으로 하는 정보 처리 시스템.
  4. 제3항에 있어서, 상기 그래픽 제어기는 인터레이스된 영상 출력 데이터를 공급하도록 제어 가능한 것을 특징으로 하는 정보 처리 시스템.
  5. 제4항에 있어서, 상기 그래픽 제어기는 동일한 필드를 수직으로 시프팅함으로써 상기 인터레이스된 영상 출력 데이터를 공급하도록 제어가능한 것을 특징으로 하는 정보 처리 시스템.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 증배 장치 및 상기 스케일러 간의 연결은 상기 그래픽 제어기를 우회시키도록 제어 가능한 것을 특징으로 하는 정보 처리 시스템.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 라인 증배 장치는 라인 2배기를 구비하는 것을 특징으로 하는 정보 처리 시스템.
  8. 스케일러가 있는 그래픽 제어기에 연결된 라인 증배 장치를 구비하는, 영상 데이터를 처리하기 위한 전자 회로.
  9. 영상 라인들을 증배시키는 단계를 포함하는 영상 데이터 처리 방법에 있어서,
    영상 라인 증배 장치에 의한 처리를 통해 상기 라인들을 증배시키는 단계와,
    그래픽 제어기의 스케일러에 의한 처리를 통해 상기 라인들을 증배시키는 단계를 포함하는 것을 특징으로 하는 영상 데이터 처리 방법.
KR1019997004787A 1997-09-30 1998-08-27 Pc부의 그래픽 컨트롤러 내의 스케일러 및 av부의 라인-2배기를 사용하는, 홈 씨어터의 라인-4배기 KR100592691B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US8/941,151 1997-09-30
US08/941,151 US6437828B1 (en) 1997-09-30 1997-09-30 Line-quadrupler in home theater uses line-doubler of AV-part and scaler in graphics controller of PC-part
US08/941,151 1997-09-30
PCT/IB1998/001329 WO1999017528A2 (en) 1997-09-30 1998-08-27 Line-quadrupler in home theater uses line-doubler of av-part and scaler in graphics controller of pc-part

Publications (2)

Publication Number Publication Date
KR20000069210A true KR20000069210A (ko) 2000-11-25
KR100592691B1 KR100592691B1 (ko) 2006-06-23

Family

ID=25476012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997004787A KR100592691B1 (ko) 1997-09-30 1998-08-27 Pc부의 그래픽 컨트롤러 내의 스케일러 및 av부의 라인-2배기를 사용하는, 홈 씨어터의 라인-4배기

Country Status (8)

Country Link
US (2) US6437828B1 (ko)
EP (1) EP0941599B1 (ko)
JP (1) JP2001508988A (ko)
KR (1) KR100592691B1 (ko)
CN (1) CN1183758C (ko)
DE (1) DE69832257T2 (ko)
TW (1) TW416241B (ko)
WO (1) WO1999017528A2 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116377B2 (en) * 1999-09-27 2006-10-03 General Instrument Corporation Graphics subsystem bypass method and apparatus
US6674484B1 (en) * 2000-01-10 2004-01-06 Koninklijke Philips Electronics N.V. Video sample rate conversion to achieve 3-D effects
US6717987B1 (en) * 2000-05-04 2004-04-06 Ati International Srl Video compression method and apparatus employing error generation and error compression
KR100472436B1 (ko) * 2000-08-29 2005-03-07 삼성전자주식회사 디지털 텔레비전에서의 적응적 외부 입력 비디오 신호의처리장치
US20020063794A1 (en) * 2000-11-30 2002-05-30 Donald Henry Willis High definition matrix display method for standard definition TV signals
US6690427B2 (en) * 2001-01-29 2004-02-10 Ati International Srl Method and system for de-interlacing/re-interlacing video on a display device on a computer system during operation thereof
US7236204B2 (en) * 2001-02-20 2007-06-26 Digeo, Inc. System and method for rendering graphics and video on a display
US6873306B2 (en) * 2001-10-26 2005-03-29 International Business Machines Corporation Display controller architecture for portable computers
US20070216808A1 (en) * 2003-06-30 2007-09-20 Macinnis Alexander G System, method, and apparatus for scaling pictures
US20050007490A1 (en) * 2003-06-30 2005-01-13 Macinnis Alexander G. Scaling by early deinterlacing
KR100561400B1 (ko) * 2003-07-21 2006-03-16 삼성전자주식회사 외부 기기 연결시 사용자 안내 온 스크린 표시 방법 및그를 적용한 디스플레이 장치
JP2005051704A (ja) * 2003-07-31 2005-02-24 Matsushita Electric Ind Co Ltd 映像信号処理回路
JP4153462B2 (ja) * 2004-05-31 2008-09-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 表示方式切替装置、表示方式切替方法、表示方式切替プログラム、及びそのプログラムを記憶したコンピュータ読み取り可能な記憶媒体
KR100819736B1 (ko) * 2004-12-21 2008-04-07 삼성전자주식회사 영상신호처리회로 및 이를 포함하는 디스플레이장치
JP5225068B2 (ja) * 2006-02-23 2013-07-03 富士通株式会社 画像処理装置及び画像処理方法
JP2008005168A (ja) * 2006-06-21 2008-01-10 Toshiba Corp 情報処理装置および表示制御方法
JP2008011389A (ja) * 2006-06-30 2008-01-17 Toshiba Corp 映像信号スケーリング装置
WO2008152546A2 (en) * 2007-06-11 2008-12-18 Nxp B.V. Removing 2fh cross talk for tv
TWI348821B (en) * 2007-08-08 2011-09-11 Alpha Networks Inc Interface converting circuit
US8964117B2 (en) * 2007-09-28 2015-02-24 Ati Technologies Ulc Single-pass motion adaptive deinterlacer and method therefore
US8300987B2 (en) * 2007-09-28 2012-10-30 Ati Technologies Ulc Apparatus and method for generating a detail-enhanced upscaled image
US8259228B2 (en) * 2007-12-10 2012-09-04 Ati Technologies Ulc Method and apparatus for high quality video motion adaptive edge-directional deinterlacing
US8396129B2 (en) * 2007-12-28 2013-03-12 Ati Technologies Ulc Apparatus and method for single-pass, gradient-based motion compensated image rate conversion
JP5736652B2 (ja) * 2010-03-09 2015-06-17 セイコーエプソン株式会社 画像表示装置および画像表示方法
TWI519148B (zh) * 2013-03-29 2016-01-21 正文科技股份有限公司 視訊播放裝置及視訊顯示裝置
CN104079965B (zh) * 2013-03-29 2018-01-19 正文科技股份有限公司 视频播放装置及视频显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4641188A (en) * 1985-07-31 1987-02-03 Rca Corporation Progressive scan display system employing line and frame memories
US4985760A (en) * 1987-10-09 1991-01-15 Canon Kabushiki Kaisha Color imager having varying filter aperture sizes to compensate for luminance differences between colors
US4876596A (en) * 1988-10-25 1989-10-24 Faroudja Y C Film-to-video converter with scan line doubling
US4989090A (en) * 1989-04-05 1991-01-29 Yves C. Faroudja Television scan line doubler including temporal median filter
US4967271A (en) * 1989-04-05 1990-10-30 Ives C. Faroudja Television scan line doubler including temporal median filter
US5159451A (en) * 1991-03-19 1992-10-27 Faroudja Y C Field memory expansible line doubler for television receiver
DE69210303T2 (de) * 1991-05-23 1996-11-14 Hitachi Ltd Breitbildschirmfernsehempfänger mit Bildseitenverhältnisumwandlungsfunktion und Verfahren zur Darstellung eines vergrösserten Abschnittes
US5473381A (en) 1993-08-07 1995-12-05 Goldstar Co., Ltd. Apparatus for converting frame format of a television signal to a display format for a high definition television (HDTV) receiver
US5596371A (en) * 1995-02-02 1997-01-21 Dwin Electronics Inc. Film-mode video line-doubler motion detectors
US5610661A (en) 1995-05-19 1997-03-11 Thomson Multimedia S.A. Automatic image scanning format converter with seamless switching
US5727139A (en) * 1995-08-30 1998-03-10 Cirrus Logic, Inc. Method and apparatus for minimizing number of pixel data fetches required for a stretch operation of video images
US6115507A (en) * 1995-09-29 2000-09-05 S3 Incorporated Method and apparatus for upscaling video images in a graphics controller chip
KR100416370B1 (ko) * 1995-11-08 2004-04-30 제너시스 마이크로칩 인코포레이티드 비디오필드들을순차주사비디오프레임들로디인터레이싱하기위한방법및장치
US5754248A (en) * 1996-04-15 1998-05-19 Faroudja; Yves C. Universal video disc record and playback employing motion signals for high quality playback of non-film sources
US6222589B1 (en) * 1996-08-08 2001-04-24 Yves C. Faroudja Displaying video on high-resolution computer-type monitors substantially without motion discontinuities
JP3953561B2 (ja) 1996-10-15 2007-08-08 株式会社日立製作所 画像信号のフォーマット変換信号処理方法及び回路
US5739867A (en) * 1997-02-24 1998-04-14 Paradise Electronics, Inc. Method and apparatus for upscaling an image in both horizontal and vertical directions

Also Published As

Publication number Publication date
US20020080270A1 (en) 2002-06-27
EP0941599A1 (en) 1999-09-15
EP0941599B1 (en) 2005-11-09
JP2001508988A (ja) 2001-07-03
KR100592691B1 (ko) 2006-06-23
DE69832257T2 (de) 2006-07-27
DE69832257D1 (de) 2005-12-15
US6580461B2 (en) 2003-06-17
WO1999017528A2 (en) 1999-04-08
CN1183758C (zh) 2005-01-05
TW416241B (en) 2000-12-21
US6437828B1 (en) 2002-08-20
CN1246240A (zh) 2000-03-01
WO1999017528A3 (en) 1999-06-17

Similar Documents

Publication Publication Date Title
US6437828B1 (en) Line-quadrupler in home theater uses line-doubler of AV-part and scaler in graphics controller of PC-part
JP5643964B2 (ja) ビデオ装置、及び、方法
US6072541A (en) Video/audio signal switching circuit and method
JP4176387B2 (ja) ビデオ情報の表示を制御する方法及びテレビ信号処理装置
KR100684999B1 (ko) 디스플레이장치 및 그 제어방법
KR100256443B1 (ko) 멀티 미디어 디스플레이 장치
EP2066113A2 (en) Audio processing apparatus, video processing apparatus, and audiovisual system
JP2009010629A (ja) 情報処理装置及び情報処理装置によるｔｖ受信装置制御方法
WO1998014003A2 (en) Television with integrated receiver decoder
US7428018B2 (en) Apparatus and method for adjusting screen
US20140204272A1 (en) Display apparatus and control method thereof
JP2009111936A (ja) 映像表示装置
US6577326B1 (en) Computer-controlled home theater independent user-control
US6130659A (en) Signal management apparatus for use in display monitor of a multimedia computer system and method using on screen display
US20050018083A1 (en) Apparatus and method of changing a sub-picture into a main picture
JP4122191B2 (ja) ガイド・デモンストレーション後の高精細度モードへの自動復帰
KR100282369B1 (ko) 영상신호 변환장치
US20020066112A1 (en) Computer/television compatibility system
JP4703720B2 (ja) 映像信号出力装置及びその制御方法
EP1435732A2 (en) Method and apparatus for outputting video signal of composite image apparatus
JP2005136704A (ja) 表示制御装置およびテレビジョン装置
JP2006217118A (ja) テレビジョン装置
JPH03159385A (ja) テレビジョン受像機
JP2008306483A (ja) 放送受信装置と動作設定方法
JPH10145819A (ja) 画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee