JP2001508988A - Avパートのラインダブラとpcパートのグラフィックコントローラのスケーラを用いるホームシアタのライン4倍器 - Google Patents

Avパートのラインダブラとpcパートのグラフィックコントローラのスケーラを用いるホームシアタのライン4倍器

Info

Publication number
JP2001508988A
JP2001508988A JP51988599A JP51988599A JP2001508988A JP 2001508988 A JP2001508988 A JP 2001508988A JP 51988599 A JP51988599 A JP 51988599A JP 51988599 A JP51988599 A JP 51988599A JP 2001508988 A JP2001508988 A JP 2001508988A
Authority
JP
Japan
Prior art keywords
line
processing system
video
information processing
graphic controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP51988599A
Other languages
English (en)
Inventor
ポール シャンベルス
クリストファー デー コリー
マーシャル ウィリアムス
イェルン ヘフェルマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2001508988A publication Critical patent/JP2001508988A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/015High-definition television systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformations in the plane of the image
    • G06T3/40Scaling of whole images or parts thereof, e.g. expanding or contracting
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012Conversion between an interlaced and a progressive signal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0229De-interlacing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Systems (AREA)
  • Color Television Systems (AREA)

Abstract

(57)【要約】 ホームシアタは、ビデオ処理サブシステム及びこのサブシステムを制御することができるPCを具える。サブシステムはデ−インタレーサ/ラインダブラを有し、PCはスケーリング性能を有するグラフィックコントローラを有する。ラインダブラとスケーラとを結合してライン4倍器として機能する。

Description

【発明の詳細な説明】 AVパートのラインダブラとPCパートのグラフィックコントローラの スケーラを用いるホームジアタのライン4倍器発明の分野 本発明はビデオデータを処理するサブシステムを有する情報処理システムに関 するものである。本発明は、限定されるものではないが、特にホームシアタ装置 に関するものである。本発明は、ビデオライン増倍装置を具える電子回路及びビ デオライン増倍方法にも関するものである。背景技術 ホームエンタテイメントシステムは家庭用に構成された装置であり、種々の情 報源から供給されたオーディオ、ビデオ及びグラフィック情報を共働的な方法で 処理することができる。ホームエンタテイメントシステムの一例は、ゲートウエ イ2000のDestination D5−200コンピュータである。例えば、文献「Ga teway 2000 Destination D5-200」,Bruce Brown,PCMagazine 1997年5月 6日発行を参照されたい。このコンピュータは、単一の動作システムで実行され るソフトウェアアプリケーションにまとめられている情報内容の選択に関して全 てのユーザ制御機能を有する。 電子ビームを用いてCRTの蛍光体を走査することによりコンピュータビデオ 及びテレビジョンビデオを達成することができる。ビーム走査はCRTの上側の 左側から開始され、左側から右側へスクリーンを横切るように水平走査線走査が 行われ、この処理中に画素毎に表示される。ビームがスクリーンの最下端の右側 に到達すると、インタレースビデオの場合フィールドが完成し非インタレースビ デオの場合フレームが完成する。NTSC及びPALのような通常のTV標準が 確立され、比較的小さいディスプレイ上側の画像高さの約5倍の距離だけ離れて 見た場合に許容できる画像を発生させている。これらの基準は、レーザディスク (例えば、PAL,NTSC)又はDVD(MPEG2 ML/MP)に記録さ れている映画フォーマットに考慮されている。発明の目的 ホームシアタ装置は、フロントエンド又はリア-エンド投射TVのような大面 積表示スクリーンやPCと共に用いられる高解像度ディスプレイのような高レベ ルの表示装置と共に用いられる。大面積又は高解像度ディスプレイ上の画像を見 た場合、良好に確立されているディジタルビデオの通常の処理を行うと、視認さ れる画像の品質に顕著な劣化が現れてしまう。不所望な結果の1つは、ライン構 造の視認性である。 大面積スクリーン又は高解像度スクリーン上のライン構造の不所望な視認性の 問題についての解決策は、ディジタルビデオ処理技術を用いて画像を構成するラ イン数を増大することである。独立したライン増倍装置は市販されているが、2 00ドル(例えば、Lancia of Extron Electronics)から34000ドル(Snel l & Wilcox)の範囲にあり極めて高価である。 本発明の目的は、冒頭部で特定した形式のホームシアタに専用(professional )品質又はほぼ専用品質のライン増倍であり、しかも大幅に安価なライン増倍を 達成することにある。発明の概要 この目的を達成するため、本発明の第1の概念は、請求項1に記載の情報処理 システムを提供することにある。本発明の第2の概念は、請求項8に記載の電子 回路を提供することにある。本発明の第3の概念は、請求項9に記載の方法を提 供することにある。請求項1に記載の情報処理システムは、ビデオデータを処理 するライン増倍装置を有するビデオサブシステムと、スケーラを有するグラフィ ックコントローラとを具える。ライン増倍装置はグラフィックコントローラに結 合され、スケーラにより別のライン増倍を達成する。 好適実施例において、本発明のシステムは、ビデオデータ処理装置とPCとの 協働する組合せを具えるホームシアタとする。この好適実施例において、ビデオ サブシステムはディジタルインターレースされたビデオ入力データを処理するた めに例えばGenesis Michrochip社製の「gmVLD8 DICE Video Line Doubler」のよ うなデ−インターレーサ/ラインダブラチィップを有し、PCは図形データを発 生するために例えばTrident Michrosystem社製の「3 DImage975」のようなグ ラフィックコントローラを有する。このグラフィックコントローラはスケーリン グ性能を有する。既知のように、スケーラ(scaler)は画素を増倍することによ り又は画素間を補間することにより垂直アンダスキャン又はオーバスキャンを制 御することができる。デ−インターレーサ/ラインダブラとスケーラとの縦続を 含むビデオデータパスは、ほぼ専用品質のライン4倍を行う。図面の簡単な説明 添付図面に基づき一例としで本発明を説明する。ここで、 図1は本発明のシステムのブロック図であり、 図2及び図3は本発明のシステムの種々の実施例のビデオ/グラフィックデー タパスのブロック図であり、 図4は本発明のビデオパスの形態の線図である。好適実施例 システムブロック図 図1は本発明のデータ処理システム100の機能的ブロック図である。システ ム100は、オーディオ及びビデオ機能を有するAVサブシステムと、制御デバ イス(本例の場合、PC)と、サブシステム102とPC104とを相互接続す るデバイスインターフェイス106とを具える。 サブシステム102は例えば以下のデバイス(図示せず)を具える。DVDド ライブ、TVチュナ、FMチュナ、並びにオーディオドルビーディジタル機能及 びドルビープロロジック機能(「ドルビー」は、ドルビー研究所の商標である) 。サブシステム102は、DSS(Digital Satellite System)、ケーブルTV 、第1及び第2のビデオカセットレコーダVCR1及びVCR2、ラジオFM等 の種々のソース(図示せず)からの信号を受信する入力部並びにラウドスピーカ 108及びSVGAモニタ110に接続するための出力部を有する。AVサブシ ステム102は、例えばリモートコントルデバイスとサブシステム102への接 続部116を有する赤外線受信部114との組合せを介して或いはフロントキー 118を介してオーディオ機能及びビデオ機能に対する直接的で瞬時のユーザ制 御を行うことができる。 PC104は、例えばソース選択、VBI及び別のAVサービィスの処理、輝 度及びコントラストの選択のようなオーディオ及びビデオ機能の設定、及びオー ディオモード(モノラル、スデレオ又はサラウンド)の選択のための精巧なGU Iを含むソフトウェアアプリケーションを介してAVサブシステム102のオー ディオ及びビデオ機能の制御を行い、並びにビデオゲーム、インターネットアク セス、及びAVサブシステム102の将来のバージョンのプロセッサ(図示せず )用のソフトウェアのアップグレイドの制御を行う。PC104には、DSS, VCR1,VCR,TV,FMから供給されるビデオ及びオーディオ内容にコン プュータで発生した図形及び音声を結合するソフトウェアアプリケーションを設 けることができる。 システム100は、例えばIRアイ114を介してPC104と通信するため のワイヤレスキーボード及びワイヤレスマウスを具えるユーザインターフェイス 120を有する。リモートコントロールデバイス112及びUI120は種々の IR通信プロトコル又は種々のコマンド組を用いる。モニタ110は、インター フェイス120操作される場合、ユーザに可視フィードバックを行う。 デバイスインターフェイス106を介して、PC104はAVサブシステム1 02の制御を行うと共にサブシステム102はPC104が実行するソフトウェ アアプリケーションと関連するサブシステム102における種々の事象の発生を PC104に伝える。また、インターフェイス106は、UI120から送信さ れIR114により受信されたIRコマンドをサブシステム102に供給する。 インターフェイス106は、サブシステム102の状態を監視すると共にPC1 04の状態変化を伝えるマイクロコントローラ122を有する。例えば、ユーザ がリモートコントロールデバイス112を介して音量を調整する場合、マイクロ コントローラ122はこの状態変化を検知しこの調整をPC104に伝える。ユ ーザがモニタ110上に表示するための精巧なGUIを受信すると、音量の調整 された設定が処理され、リモートコントロールデバイス112又はユーザインタ ーフェイス120のいずれかを介して表示された情報により最新のユーザ対話情 報が確認される。 デバイスモニタ106はPC104のハートビート(heart beat)を監視する 。PC104はデータ流をサブシステム102に供給し、サブシステムにおいて 特 別なコマンドが周期的に発生する。このコマンドの唯一の目的は、PC104が 依然として動作していることをシステムに伝えることである。この特別なコマン ドは、一般的にハートビートと称する。典型的には、ハートビートは毎秒1回送 出される。データインターフェイス106は故障安全タイマ124を有する。ハ ートビートの受信の際、タイマ124はリセットされる。タイマは、2個の順次 のハートビート間の時間期間よりも大幅に長い例えば2秒後に切れる。PC10 4が中断すると、デバイスインターフェイス106はハートビートの受信を停止 し、タイマ124が切れる。これにより、PC104が不作動となりサブシステ ム102を制御できなくなったことが確認される。サブシステム102は、PC 104から独立して簡単化された一般的なスクリーン表示を用いてオーディオサ ービィス及びビデオサービィスを提供し続ける。例えば、PC104が破壊され 或いはリブート中、ユーザはリモートコントロールデバイス112を介して又は 他の通常のシステムを用いてザブシステム102と対話を続け、TVチャネル又 はオーディオソースを変更し或いはTVから入力するモニタうVCRに変更する 。ビデオ/グラフィックデータパス 図2は種々のソースからモニタ110へのビデオ/図形データパス200の第 1の実施例の機能的なブロック図である。パス200はサブシステム102及び PC104の両方により制御される。パス200は、例えばアナログ信号DSS ,AUX,TV,VCR1,及びVCR2を受信する入力部を有するマルチプレ クサMUX202を具える。マルチプレクサMUX202はADコンバータ20 4に接続した出力部を有する。ADコンバータ204の出力部はスイッチ206 の一方の入力部に接続し、このスイッチの他方の入力部はDVDからのディジタ ル信号を受信する。スイッチ206はマイクロコントローラ122を介してリモ ート112により制御される。スイッチ206の出力部は、簡単なスクリーン表 示内容を処理するOSDデバイス210を介してスイッチ208の他方の入力部 に結合する。スイッチ208及びOSDデバイス210はリモート112を介し て制御される。スイッチ208の出力はデ−インタレーサ212に供給される。 既知のように、ビデオソースは典型的には奇数ラインのフレームと偶数ラインの フレームとが交互に送信されるので、これらのラインは受信端部で記録(又はイ ンタレースする)必要がある。デーインタレーサ212の出力はDAコンバータ を経て第3のスイッチ216の一方の入力に結合する。デ−インタレーサ212 の出力は、PC104の制御のもとでグラフィック(図形)データをデーインタ レーサ212の出力信号に付加する回路218及び別のDAコンバータ220を 介してスイッチ216の別の入力部にも結合する。スイッチ216の出力はSV GAモニタ110に供給される。本例では、素子202〜220をサブシステム 102内に一体化するが、別の形態を取る事もでき、例えば素子202〜220 のうちの数個の素子をデバイスインターフェイス106内に収納することもでき る。好適実施例として、回路218及びD/Aコンバータは図4に基づいて説明 するグラフィック(図形)コントローラ406に含ませる。 上述したように、システム100はPC104がそのハートビートを送出する のを停止した場合に切れる故障安全タイマ124を有する。この故障安全タイマ が切れると、マイクロコントローラ122はスイッチ208及び216を破線で 示す位置に設定する。この場合、データパス200により、OSDデバイス21 0は、PC104が実行するGUIソフトウェアアプリケーションのもとで供給 される全図形とは異なる簡単なメッセージのスクリーン表示を簡単な方法で制御 する。この場合、グラフィック回路218はシャントする。基本的に、残存する ものは需要者電子装置用の通常のデータパスである。或いは、故障安全タイマ1 24が切れると、マイクロコントローラ122はPC104にリクエストを送出 してPC104が応答しているか否かを確認する。PC104が応答していない 場合、コントローラ122はスイッチ208及び216を上述したように設定す る。PC104が応答している場合、タイマ124はリセットする。この方法に より、スイッチ208及び216が早期に設定されないように付加的な安全チェ ックが行われる。 図3は種々のソースからモニタ110に至るビデオ/グラフィックデータパス 300の第2の実施例の機能的なブロック図である。実施例200との差異は、 主として種々の入力信号に関する。パス300は、アナログ信号DSS,VCR 1,VCR2(前で説明した),アナログ入力信号LD(レーザディスク)及び マルチプレクサ304の出力からのアナログ信号を受信するマルチプレクサ30 2 を有する。マルチプレクサ304は、入力信号TV及びAUX(前で説明した) 並びにD/Aコンバータ(図示せず)を通過したDVDからのアナログビデオ信 号を受信する。両方のマルチプレクサ302及び304はマイクロコントローラ 122により制御する。マルチプレクサ302の出力は、VCRのレコード入力 部に接続するための出力ノードに接続する。その出力はOSD210にも接続す る。OSD210の出力部は、標準のNTSCモニタの入力に接続するためのノ ードに接続する。OSD210の出力部及びマルチプレクサ304の出力部は共 にスイッチ208に接続され、このスイッチの出力はADコンバータ310を介 してデ−インタレーサ212に結合する。PC104はハートビートをタイマ1 24に供給する。例えば、このハートビートのレートはPC104の動作モード に依存する。PC104はコントローラ122に別のモードへの変化を知らせる ので、コントローラ122は異なるハートビートレートに適切な別の時間期間の 後切れるようにタイマ124を適切にプログラムする。別の例として、PC10 4はコントローラ122にスリープモードに達したことを知らせ、ハートビート を中止する。ハートビートが存在しない場合、PC104が破壊されたことを指 示せず、タイマはリセットされると共にフリーズする。再起動すると、PC10 4はタイマ124をフリーズさせないことをコントローラ122に知らせ、ハー トビートの供給が再び続けられる。ADコンバータ310とデーインタレーサ2 12との間のスイッチ312はADコンバータ310の出力とディジタルDVD の出力との間で選択を行う。スイッチ312はシステム200のスイッチ206 に対応する。 パス300の残りの構成は、スイッチ216の出力が順次スキャンモニタ11 0の入力部に接続されている点を除きパス200と同様である。非インタレース ド画像の別の名称は順次スキャンである。インタレースを止めると、ライン構造 が目に見えにくくなる。これは、ライン数を2倍にするのと同一の認識効果を有 する。非インタレースド画像は相当周密で安定な画像として見られる。インタレ ースする場合、1本のラインだけに対応する微細な細部ハーフフィールドレート で存在し、すなわち微細な細部はラインフリッカとして見られる。この微細な細 部が2本のライン間に分布している場合、上下にジャンプしているように現れる 。これは、ラインツウッタ(lilne twitter)と称される。順次スキャンも僅か により明るい画像を発生する。蛍光体の各ラインは通常の周波数の2倍でリフレ ッシュされるので、2個のリフレッシュの事象間の輝度はインタレースド画像を 発生させる限りにおいて減衰することはない。 好適実施例として、回路218及びD/Aコンバータ220は図形コントロー ラ406にふまれる。尚、この図形コントローラは図4に基づいて説明する。サ ブシステム102及びデバイスインターフェイス106は、図1の線図において 個別のブロックとして図示されている。しかし、デバイスインターフェイス10 6は、少なくとも部分的にサブシステム102と物理的に一体化することができ る。同様に、IRアイ114はサブシステム102又はデバイスインターフェイ ス106のいずれかに一体化することができる。 未公開で係属している米国特許出願08/880387号「SLAVE DPS REBOOT S STALLED MASTER CPU」は、特有のタースクを処理する例えばDSPのような1 個又はそれ以上のスレーブプロセッサとシステムを制御する例えばCPUのよう なマスタプロセッサを具えるポームシアタについて検討している。スレーブプロ セッサは、マスタプロセッサが停止したとき、このマスタプロセッサを再立ち上 げすることができる。このスレーブ制御再立ち上げは、システムのマニアルによ る再立ち上げを回避すると共に非同期で協働する素子を有するオープン−アーキ テクチャマルチメディアシステムにおいて特に有益である。ビデオデータパス 図4はディジタルビデオデータパスの特有の形態の細部を図示するシステム1 00のブロック線図である。 AVサブシステム102はVGA又はSVGAモニタ110に結合する。AV サブシステム102はデーインタレーサ/ラインダブル回路402を機能的に具 えると共にこの回路を制御する。回路402は、例えば「ジェネラスマイクロチ ィップ」社の商品名「gmVLD8 DICE Video Lime Don bler」を具える。この「gmVLD8」はインタレースされたビデオを非イ ンタレースドシステム(例えば、vgaコンピュータスクリーン)に表示できる ように変換する市販のデーインタレーサ/ラインダブラである。回路402は7 20×240フィールド(720画素の240本のライン)のインタレースされ たビデオデータを受信し、全720×480のデーインタレースドスキャン(そ れぞれ720画素の480本のライン)を出力する。これらの数は一」例として だけのものであり、858×525のインタレースされたフォマットすなわちc cir601標準あ用いるntsc用の可視ラインと関係する。720×480 の数はアクティブフレーム領域と関係し、858×525の数は例えば水平及び 垂直ブランキングを含む全領域と関係する。回路402の出力はpc104のグ ラフィックボード404に結合する。グラフィックボード404はグラフィック コントローラ406を具える。コントローラ406は、例えばTrident Michrosysten社の3DImage975で構成する。この3DIm age975は、スケーラ408を含む市販の3dアクセレータとする。スケー ラ408を用いてTV表示のための垂直アンダスキャン及びオーバスキャンを制 御する。すなわち、スケーラ408はビデオデータがディスプレイ110の窓4 10に整合するようにビデオデータを延伸させ又は圧縮するように作用する。窓 410はスクリーンの小さな部分だけを占めるように図示したが、スクリーンの ほぼ全てをカバーするようにプログラムすることができる。典型的なNTSCT Vは約420本の水平走査線をスクリーン上に表示することができるので、42 0本以上の図形表示モードの場合スケールダウンする必要があり、420本以下 の図形表示モードの場合正確なアスペクト比が得られるようにスケールアップす る必要がある。水平スケーリングは、適切な画素クロックタイミングにより達成 される。3DImage975における垂直スケーリングは、ソフトウェアによ り制御可能であるので、画像を自在にスケール設定することができる。 グラフィックボード404は表示メモリ412を含み、この表示メモリは本例 では4MBのEDO(Exbended Data−Out)DRAMで構成す る。Exbended Data−Outメモリとすることにより、メモリコン トローラは現在のアドレスのデータを読出しながら新しい列アドレス命令を開始 することができる。メモリ412の内容は窓410の内容を表す。 グラフィックボード404は、デーインタレースされた1440×960フォ ーマット(1440画素の900本)として又はインタレースされた720×9 60のフォーマットとしてビデオ出力データを供給することができる。この3D Image975は、インタレースされた又はインタレースされていないビデオ 出力データを供給するようにブログラムすることができる。インタレースされた 出力は必要な帯域幅を狭いものとする。インタレースされた出力を実効する簡単 な方法は、奇数フィールド又は偶数フィールドのいずれかを単一ラインの半分だ けシフトさせ、同一のフィールドを2回表示することがある。これによりライン フリッカが導入されるが、一層微細なライン構造となるので、これは許容できる 程度の微小なものである。図4に示すホームエンタティメントの例において、A Vサブシステム102及びPC104は単一のボード414上に装着されて、こ のボード414はパワフルで小型な装置を実現するため単一のハウジング(図示 せず)内にDVDの再生装置(図示せず)が結合されている。図2及び図3を参 照するに、図形コントローラ406をバイパスさせて、データインタリーバ/ラ インダブラ402がモニタ110に直接データを供給することができる。これは 、PCがクラッシュした場合に大きな利点となり、この場合ユーザは依然として ビデオを受信することができる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアムス マーシャル オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン 6 (72)発明者 ヘフェルマン イェルン オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン 6

Claims (1)

  1. 【特許請求の範囲】 1.ビデオデータを処理するライン増倍装置を有するビデオサブシステムと、 スケーラを有するグラフィックコントローラとを具える情報処理システムに おいて、 前記ライン増倍装置が前記グラフィックコントローラに結合され、前記スケ ーラにより別のライン増倍を達成することを特徴とする情報処理システム。 2.請求項1に記載の情報処理システムにおいて、前記ライン増倍装置が前記グ ラフィックコントローラの入力に結合した出力を有することを特徴とする情報 処理システム。 3.請求項2に記載の情報処理システムにおいて、前記ライン増倍装置が、イン タレースされたビデオ入力データを受信する入力及びデ−インタレースされた ビデオ出力データを発生する出力を有することを特徴とする情報処理システム 。 4.請求項3に記載の情報処理システムにおいて、前記グラフィックコントロー ラが、インタレースされたビデオ出力をデータを発生するように制御可能であ ることを特徴とする情報処理システム。 5.請求項4に記載の情報処理システムにおいて、前記グラフィックコントロー ラが、同一のフィールドを垂直方向にシフトすることによりインタレースされ たビデオ出力をデータを発生するように制御可能であることを特徴とする情報 処理システム。 6.請求項1から5までのいずれか1項に記載の情報処理システムにおいて、前 記ライン増倍装置と前記スケーラとの間の結合が前記グラフィックコントロー ラをバイパスするように制御可能であることを特徴とする情報処理システム。 7.請求項1から6までのいずれか1項に記載の情報処理システムにおいて、前 記ライン増倍装置がラインダブラを有することを特徴とする情報処理システム 。 8.スケーラを有するグラフィックコントローラに結合したライン増倍装置を具 えるビデオデータを処理する電子回路。 9.ビデオラインを増倍するビデオデータ処理方法において、 ビデオライン増倍装置による処理によりラインを増倍し、 グラフィックコントローラのスケーラによる処理によりラインを増倍するこ とを特徴とするビデオデータ処理方法。
JP51988599A 1997-09-30 1998-08-27 Avパートのラインダブラとpcパートのグラフィックコントローラのスケーラを用いるホームシアタのライン4倍器 Abandoned JP2001508988A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/941,151 US6437828B1 (en) 1997-09-30 1997-09-30 Line-quadrupler in home theater uses line-doubler of AV-part and scaler in graphics controller of PC-part
US08/941,151 1997-09-30
PCT/IB1998/001329 WO1999017528A2 (en) 1997-09-30 1998-08-27 Line-quadrupler in home theater uses line-doubler of av-part and scaler in graphics controller of pc-part

Publications (1)

Publication Number Publication Date
JP2001508988A true JP2001508988A (ja) 2001-07-03

Family

ID=25476012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51988599A Abandoned JP2001508988A (ja) 1997-09-30 1998-08-27 Avパートのラインダブラとpcパートのグラフィックコントローラのスケーラを用いるホームシアタのライン4倍器

Country Status (8)

Country Link
US (2) US6437828B1 (ja)
EP (1) EP0941599B1 (ja)
JP (1) JP2001508988A (ja)
KR (1) KR100592691B1 (ja)
CN (1) CN1183758C (ja)
DE (1) DE69832257T2 (ja)
TW (1) TW416241B (ja)
WO (1) WO1999017528A2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116377B2 (en) * 1999-09-27 2006-10-03 General Instrument Corporation Graphics subsystem bypass method and apparatus
US6674484B1 (en) * 2000-01-10 2004-01-06 Koninklijke Philips Electronics N.V. Video sample rate conversion to achieve 3-D effects
US6717987B1 (en) * 2000-05-04 2004-04-06 Ati International Srl Video compression method and apparatus employing error generation and error compression
KR100472436B1 (ko) * 2000-08-29 2005-03-07 삼성전자주식회사 디지털 텔레비전에서의 적응적 외부 입력 비디오 신호의처리장치
US20020063794A1 (en) * 2000-11-30 2002-05-30 Donald Henry Willis High definition matrix display method for standard definition TV signals
US6690427B2 (en) * 2001-01-29 2004-02-10 Ati International Srl Method and system for de-interlacing/re-interlacing video on a display device on a computer system during operation thereof
US7236204B2 (en) * 2001-02-20 2007-06-26 Digeo, Inc. System and method for rendering graphics and video on a display
US6873306B2 (en) * 2001-10-26 2005-03-29 International Business Machines Corporation Display controller architecture for portable computers
US20050007490A1 (en) * 2003-06-30 2005-01-13 Macinnis Alexander G. Scaling by early deinterlacing
US20070216808A1 (en) * 2003-06-30 2007-09-20 Macinnis Alexander G System, method, and apparatus for scaling pictures
KR100561400B1 (ko) * 2003-07-21 2006-03-16 삼성전자주식회사 외부 기기 연결시 사용자 안내 온 스크린 표시 방법 및그를 적용한 디스플레이 장치
JP2005051704A (ja) * 2003-07-31 2005-02-24 Matsushita Electric Ind Co Ltd 映像信号処理回路
JP4153462B2 (ja) * 2004-05-31 2008-09-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 表示方式切替装置、表示方式切替方法、表示方式切替プログラム、及びそのプログラムを記憶したコンピュータ読み取り可能な記憶媒体
KR100819736B1 (ko) 2004-12-21 2008-04-07 삼성전자주식회사 영상신호처리회로 및 이를 포함하는 디스플레이장치
WO2007096974A1 (ja) * 2006-02-23 2007-08-30 Fujitsu Limited 画像処理装置及び画像処理方法
JP2008005168A (ja) * 2006-06-21 2008-01-10 Toshiba Corp 情報処理装置および表示制御方法
JP2008011389A (ja) * 2006-06-30 2008-01-17 Toshiba Corp 映像信号スケーリング装置
WO2008152546A2 (en) * 2007-06-11 2008-12-18 Nxp B.V. Removing 2fh cross talk for tv
TWI348821B (en) * 2007-08-08 2011-09-11 Alpha Networks Inc Interface converting circuit
US8964117B2 (en) * 2007-09-28 2015-02-24 Ati Technologies Ulc Single-pass motion adaptive deinterlacer and method therefore
US8300987B2 (en) * 2007-09-28 2012-10-30 Ati Technologies Ulc Apparatus and method for generating a detail-enhanced upscaled image
US8259228B2 (en) * 2007-12-10 2012-09-04 Ati Technologies Ulc Method and apparatus for high quality video motion adaptive edge-directional deinterlacing
US8396129B2 (en) * 2007-12-28 2013-03-12 Ati Technologies Ulc Apparatus and method for single-pass, gradient-based motion compensated image rate conversion
JP5736652B2 (ja) * 2010-03-09 2015-06-17 セイコーエプソン株式会社 画像表示装置および画像表示方法
TWI519148B (zh) * 2013-03-29 2016-01-21 正文科技股份有限公司 視訊播放裝置及視訊顯示裝置
CN104079965B (zh) * 2013-03-29 2018-01-19 正文科技股份有限公司 视频播放装置及视频显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4641188A (en) * 1985-07-31 1987-02-03 Rca Corporation Progressive scan display system employing line and frame memories
US4985760A (en) * 1987-10-09 1991-01-15 Canon Kabushiki Kaisha Color imager having varying filter aperture sizes to compensate for luminance differences between colors
US4876596A (en) * 1988-10-25 1989-10-24 Faroudja Y C Film-to-video converter with scan line doubling
US4989090A (en) * 1989-04-05 1991-01-29 Yves C. Faroudja Television scan line doubler including temporal median filter
US4967271A (en) * 1989-04-05 1990-10-30 Ives C. Faroudja Television scan line doubler including temporal median filter
US5159451A (en) * 1991-03-19 1992-10-27 Faroudja Y C Field memory expansible line doubler for television receiver
DE69210303T2 (de) * 1991-05-23 1996-11-14 Hitachi Ltd Breitbildschirmfernsehempfänger mit Bildseitenverhältnisumwandlungsfunktion und Verfahren zur Darstellung eines vergrösserten Abschnittes
US5473381A (en) 1993-08-07 1995-12-05 Goldstar Co., Ltd. Apparatus for converting frame format of a television signal to a display format for a high definition television (HDTV) receiver
US5596371A (en) * 1995-02-02 1997-01-21 Dwin Electronics Inc. Film-mode video line-doubler motion detectors
US5610661A (en) 1995-05-19 1997-03-11 Thomson Multimedia S.A. Automatic image scanning format converter with seamless switching
US5727139A (en) * 1995-08-30 1998-03-10 Cirrus Logic, Inc. Method and apparatus for minimizing number of pixel data fetches required for a stretch operation of video images
US6115507A (en) * 1995-09-29 2000-09-05 S3 Incorporated Method and apparatus for upscaling video images in a graphics controller chip
DE69602852T2 (de) * 1995-11-08 2000-04-20 Genesis Microchip Inc Verfahren und vorrichtung zur unterdruckung des zellensprungs von videohalbbildern nach videobildern mit progressiver abtastung
US5754248A (en) * 1996-04-15 1998-05-19 Faroudja; Yves C. Universal video disc record and playback employing motion signals for high quality playback of non-film sources
US6222589B1 (en) * 1996-08-08 2001-04-24 Yves C. Faroudja Displaying video on high-resolution computer-type monitors substantially without motion discontinuities
JP3953561B2 (ja) 1996-10-15 2007-08-08 株式会社日立製作所 画像信号のフォーマット変換信号処理方法及び回路
US5739867A (en) * 1997-02-24 1998-04-14 Paradise Electronics, Inc. Method and apparatus for upscaling an image in both horizontal and vertical directions

Also Published As

Publication number Publication date
DE69832257T2 (de) 2006-07-27
CN1246240A (zh) 2000-03-01
EP0941599A1 (en) 1999-09-15
US20020080270A1 (en) 2002-06-27
TW416241B (en) 2000-12-21
US6580461B2 (en) 2003-06-17
KR20000069210A (ko) 2000-11-25
CN1183758C (zh) 2005-01-05
DE69832257D1 (de) 2005-12-15
KR100592691B1 (ko) 2006-06-23
US6437828B1 (en) 2002-08-20
WO1999017528A3 (en) 1999-06-17
EP0941599B1 (en) 2005-11-09
WO1999017528A2 (en) 1999-04-08

Similar Documents

Publication Publication Date Title
US6437828B1 (en) Line-quadrupler in home theater uses line-doubler of AV-part and scaler in graphics controller of PC-part
US6504577B1 (en) Method and apparatus for display of interlaced images on non-interlaced display
US7158186B2 (en) Method and system for changing the frame rate to be optimal for the material being displayed while maintaining a stable image throughout
JP4428877B2 (ja) 表示制御装置
US6072541A (en) Video/audio signal switching circuit and method
US6927801B2 (en) Video signal processing apparatus and video displaying apparatus
JP2000224579A (ja) 複数の拡大縮小ビデオ用のシステム
JP2004120757A (ja) 映像信号を処理するための方法および映像処理ユニット
WO1998014003A2 (en) Television with integrated receiver decoder
KR101197149B1 (ko) 디스플레이장치 및 그 제어방법
US6577326B1 (en) Computer-controlled home theater independent user-control
JP2003513551A (ja) テレビ番組配信システムにおけるテレビジョン受信器のためのシステムおよびユーザ・インターフェース
US20020085829A1 (en) Image processing apparatus and image processing method as well as recording medium
JP4122191B2 (ja) ガイド・デモンストレーション後の高精細度モードへの自動復帰
KR100282369B1 (ko) 영상신호 변환장치
JPH089343A (ja) 映像信号変換装置
KR20040099346A (ko) 비디오 장치
JP2002320206A (ja) 映像信号処理装置及び方法
JP3054500B2 (ja) テレビジョン受信機及びテレビジョン信号変換装置
JP2910872B2 (ja) アスペクト比可変テレビジョン受像機
JPH07307904A (ja) 2画面テレビジョン受像機
JPH03159385A (ja) テレビジョン受像機
JPS6174477A (ja) テレビジヨン受像機
JPH02248178A (ja) 高品位テレビジョン表示装置
JP2003111033A (ja) 映像処理装置及び映像監視装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050824

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20070529