KR20000060844A - 폴리실리콘 박막트랜지스터 소자 및 그 제조방법 - Google Patents

폴리실리콘 박막트랜지스터 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20000060844A
KR20000060844A KR1019990009475A KR19990009475A KR20000060844A KR 20000060844 A KR20000060844 A KR 20000060844A KR 1019990009475 A KR1019990009475 A KR 1019990009475A KR 19990009475 A KR19990009475 A KR 19990009475A KR 20000060844 A KR20000060844 A KR 20000060844A
Authority
KR
South Korea
Prior art keywords
insulating layer
polysilicon
layer
semiconductor layer
thin film
Prior art date
Application number
KR1019990009475A
Other languages
English (en)
Other versions
KR100317638B1 (ko
Inventor
이종훈
이상걸
Original Assignee
구본준
엘지.필립스 엘시디 주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디 주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019990009475A priority Critical patent/KR100317638B1/ko
Publication of KR20000060844A publication Critical patent/KR20000060844A/ko
Application granted granted Critical
Publication of KR100317638B1 publication Critical patent/KR100317638B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 반도체층이 폴리실리콘으로 형성된 스위치소자에 관한 것으로 더욱 상세히 설명하면, 반도체층인 폴리실리콘층 표면의 미세구조를 평탄하게 형성한 박막트랜지스터에 관한 것이다.
상기 박막트랜지스터는 폴리실리콘층을 반도체층으로 형성하는데 있어서, 상기 폴리실리콘층을 구성하는 그레인과 그레인바운더리 중 그레인에 비해 평탄하지 않은 그레인바운더리부분을 선택적으로 식각함에 있어서, 상기 그레인바운더리부분의 하부 절연층을 소정 깊이만큼 더욱 식각함으로써 홈을 형성하여, 바운더리부분이 식각된 폴리실리콘층을 레이저 멜팅하여 재 어닐링하는 과정에서 형성되는 그레인바운더리 부분이 상기 홈에 함몰되어 형성되기 때문에 평탄하게 결정화된 폴리실리콘층을 얻을 수 있다.
따라서, 반도체층과 절연막간의 계면에 생길 수 있는 계면 부정합에 의한 전자의 트랩준위를 제거함으로써 소자의 개선된 동작특성을 얻을 수 있고, 평탄하지않은 표면으로 인해 소자의 동작특성을 저해하는 백채널효과를 줄일수 있다.
또한, 평탄하지 않은 반도체층의 표면에 의해 발생할 수 있는 절연층의 전기적인 파괴로 인한 소자의 쇼트를 방지하여 제품의 수율을 높일 수 있는 효과가 있다.

Description

폴리실리콘 박막트랜지스터 소자 및 그 제조방법{Polysilicon-thin film transister device and A method of fabricating the same}
본 발명은 폴리실리콘으로 형성한 활성층을 갖는 박막트랜지스터에 관한 것으로, 특히 박막트랜지스터의 반도체층을 흐르는 전하의 전계효과 이동도를 향상시킬 뿐만 아니라, 오프커런트 특성을 낮추고 백 채널효과(back channel effect)를 줄일 수 있는 박막트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로, 박막트랜지스터(Thin Film Transistor ; 이하, TFT라고 칭함)를 구성하는 요소중 활성층(Active layer)인 반도체층은 결정 격자의 주기성이 없는 수소를 포함한 비정질 실리콘을 사용하거나, 다결정 고체인 폴리실리콘을 사용한다.
이때, 스위치소자의 반도체층을 수소를 포함한 비정질 실리콘을 사용할 경우에 특히 빛에 노출된다면 광전변환에 의해 포토 커런트가 발생하여 스위치소자의 동작에 치명적인, 오프상태에서의 누설전류로써 작용을 하게 된다.
그러나, 반도체층이 빛에 노출되지 않도록 하여도 비정질 실리콘 특유의 비 주기적 격자특성인 댕글링 본드(Dangling bond)와 같은 디펙트(defect)가 많이 형성되고 전자의 흐름이 원활하지 못하여 소자의 동작특성이 좋지 않다.
이에 반해 상기 비정질 실리콘에 비해 표면에 디펙트가 적은 폴리실리콘을 반도체층으로 사용할 경우 박막트랜지스터의 동작속도는 상기 비정질 실리콘의 반도체층에 비해 약 100 ∼200배 빠르다.
이러한 폴리실리콘층을 반도체층으로 사용한 스위치 박막트랜지스터는 굉장히 빠른 동작특성을 보임으로 외부의 고속구동 집적회로와 연동 하여 충분히 동작할 수 있음으로 대면적의 액정표시소자와 같은 실시간의 화상정보를 표시하는 장치에 알맞은 스위치 소자가 될 것이다.
이러한 폴리실리콘층은 일반적으로 비정질 실리콘을 레이저로 결정화하여 형성하며, 그레인과 그레인바운더리로 구성된다.
도 1a 내지 도 1c는 종래의 반도체층을 폴리실리콘으로 형성한 박막트랜지스터의 제조공정을 나타낸 단면도이다.
기판(21)위에 실리콘산화막(SiO2), 실리콘질화막(SiNX), 알루미늄 산화막 (Al2O3)의 절연물질 중 하나가 선택되고 증착되어 얇은 절연층을 형성한다.
상기 절연층은 기판과 추후 형성될 반도체층과의 완충역할을 하여 기판과 반도체층사이의 비균일성 접촉에 의해 발생할 수 있는 뒤틀림 등을 방지하는 기능을 한다.
도 1a에 도시한 바와 같이 상기 절연층(미도시)을 증착한 후 수소를 포함한 비정질 실리콘을 증착하고 반도체층(23)을 형성한다.
이때, 스위치소자로 사용되는 박막트랜지스터의 반도체층(23)은 일반적으로 비정질 실리콘의 결정화에 의해 폴리실리콘이 형성됨으로써 반도체층(23)이 만들어 지게 된다.
상기 비정질 실리콘을 증착한 후, 비정질 실리콘을 폴리실리콘으로 결정화 하기위해 소정의 단계와 방법을 거쳐 비정질 실리콘이 폴리실리콘으로 결정화 된다.
상기 폴리실리콘은 그레인과 그레인바운더리로 구성된 다수개의 실리콘결정이 연속적으로 형성된 결과이다.
전술한 바와같이, 반도체층(23)을 형성하고 이를 다시 아일랜드 형태로 패터닝한 후 도 1b에 도시한 바와같이, 반도체층(23)과 추후 형성될 도전성 막과의 접촉저항을 낮추기 위해 n+비정질 실리콘 또는 p+비정질 실리콘을 증착하고 패터닝하여 옴익콘택층(미도시)을 형성한다.
상기 옴익콘택층(미도시)을 형성한 후, 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 니켈(Ni), 탄탈륨(Ta)등의 도전성 금속을 증착하고 패터닝하여 상기 옴익콘택층(미도시)과 평면적으로 겹쳐지고, 소정의 간격으로 대응되어 형성되도록 소스전극(25a)과 드레인전극(25b)을 형성한다.
상기 소스전극(25a)과 드레인전극(25b)을 형성한 후, 상기 소스/드레인전극 (25a)(25b)과 상기 소스전극(25a)과 드레인전극(25b)사이에 노출된 반도체층(23)위에 실리콘산화막(SiO2), 실리콘질화막(SiNX), 알루미늄 산화막(AlO2)의 절연물질 중 하나를 선택하고 증착하여 절연층(27)을 형성한다.
상기 절연층(27)을 형성한 후, 도 2c에 도시한 바와 같이 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 니켈(Ni), 탄탈륨(Ta)등의 도전성 금속을 증착하고 패터닝하여 상기 소스전극(25a)과 드레인전극(25b)사이에 노출된 반도체층(23)의 상부에 게이트전극(29)을 형성한다.
한편, 도 2는 전술한 상기 도 1c의 A부분을 확대한 확대도로서 비정질 실리콘이 폴리실리콘으로 결정화된 반도체층(23)과 상기 절연층(27)과의 계면(Interface)을 도시한 것이다.
결과적으로, 평탄하게 성장되는 그레인(24)에 비해 그레인바운더리(26)는 위로 솟은 모양으로 형성되며, 이와 같이 그레인바운더리(26)의 미세하게 돌출된 형상은 전자의 흐름을 방해하는 트랩준위가 되어 반도체층에서 전류의 손실이 발생하게 되고, 또한 이러한 형태의 반도체층(23)위에 절연층(27)을 증착하게 된다면 폴리실리콘 위에 형성된 절연층(27)의 두께는 일정하지 않게 형성된다.
따라서, 절연막의 부분 중 얇게 증착된 부분은 작은 전류값에도 쉽게 절연파괴를 일으킬 것이고, 결과적으로 소자내에서 쇼트(short)가 발생하여 소자가 파괴되는 원인이 된다.
또한, 절연층(27)을 얇게 성장시킬 경우 상기 그레인바운더리(26)부분은 절연물질이 증착되지 않게되고, 이러한 상황에서 전류를 흘려 준다면 소자의 전기적인 파괴는 쉽게 예상 할 수 있다.
더우기, 폴리실리콘의 결정화동안 상기 그레인바운더리(26)의 형상은 제어하기 어렵기 때문에 종래에는 그레인바운더리(26)로 인해 소자가 파괴되는 것을 막고, 절연층(27)의 표면을 평탄화 하기 위해 절연층을 두껍게 증착하는 방법을 사용하고 있다.
그러나, 종래의 방법은 절연파괴로 인한 소자의 불량을 막을수는 있으나, 그레인바운더리에 의한 전자의 트랩준위 문제나, 절연층과 반도체층간의 평탄화 문제또는 두껍게 쌓아올린 절연층에 의한 소자의 동작특성 저하 등이 문제점으로 남아있다.
따라서, 본 발명은 반도체층과 절연층의 계면을 평탄화함으로써, 절연층의 두께를 줄이고 반도체층에 흐르는 전자에 대한 트랩준위를 제거하여 소자의 신뢰성을 높이고 개선된 동작특성을 얻는데 그 목적이 있다.
도 1a 내지 1c는 종래의 박막트랜지스터 제조공정을 나타낸 단면도이고,
도 2는 도 1c의 A부분을 확대한 확대도이고,
도 3은 박막트랜지스터의 부분적인 공정단면도이고,
도 4a는 폴리실리콘표면의 평면도이고,
도 4b는 폴리실리콘표면의 단면도이고,
도 5a는 본 발명에 따른 폴리실리콘 표면의 식각상태를 나타낸 평면도이고,
도 5b는 본 발명에 따른 폴리실리콘 표면의 식각상태를 나타낸 단면도이고,
도 5c는 본 발명에 따라 평탄화된 폴리실리콘의 단면도이고,
도 6은 박막트랜지스터의 단면도이다.
＜도면의 주요부분에 대한 부호의 설명＞
119 : 그레인바운더리 123 : 각 그레인바운더리의 접합부
113 : 반도체층
전술한 바와 같은 목적을 달성하기 위해 본 발명에 따른 반도체소자의 제조방법은 기판을 구비하는 단계와; 상기 기판 위에 절연물질을 증착하고 절연층을 형성하는 단계와; 상기 절연층 위에 비정질 실리콘을 증착하는 단계와; 상기 비정질 실리콘을 어닐링하여 그레인과 그레인바운더리로 구성되는 폴리실리콘으로 결정화 하는 단계와; 상기 그레인바운더리 부분과 그 하부 절연층의 소정의 깊이까지 식각하여 홈을 형성하는 단계와; 상기 그레인바운더리 부분이 식각된 폴리실리콘을 소정의 수단으로 멜팅하고 상기 식각된 홈으로 그레인바운더리부분이 함몰하여 표면이 평탄한 폴리실리콘층인 반도체층이 형성되는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 비정질 실리콘을 폴리실리콘으로 결정화하는 단계에서 탈 수소화과정을 더욱 포함하는것을 특징으로 한다
바람직하게는 상기 비정질 실리콘을 폴리실리콘으로 결정화 하는 수단과 폴리실리콘을 멜팅하고 식각된 홈으로 그레인바운더리 부분이 함몰하여 표면을 평타s화 하는 수단은 이온빔 방법, 레이저어닐링방법 중 하나인 것을 특징으로 한다.
바람직하게는 상기 그레인바운더리 부분을 식각할 때 사용하는 에칭용액은 소정의 비율로 희석된 써틀, 데쉬, 세코, 쉐멜, 젠킨슨 중 하나인 것을 특징으로 한다.
본 발명의 다른 특징에 따른 박막트랜지스터 제조방법은 기판을 구비하는 단계와; 상기 기판 위에 절연물질을 증착하고 제 1 절연층을 형성하는 단계와; 상기 절연층 위에 비정질 실리콘을 증착하는 단계와; 상기 비정질 실리콘을 어닐링하여 그레인과 그레인바운더리로 구성되는 폴리실리콘으로 결정화 하는 단계와; 상기 그레인바운더리 부분과 그 하부 절연층의 소정의 깊이까지 식각하여 홈을 형성하는 단계와; 상기 그레인바운더리 부분이 식각된 폴리실리콘을 소정의 수단으로 멜팅하고 상기 식각된 홈으로 그레인바운더리부분이 함몰하여 표면이 평탄한 폴리실리콘층으로 재 결정화 하는 단계와; 상기 폴리실리콘층을 패터닝하고 아일랜드 형태로 식각하여 반도체층을 형성하는 단계와; 상기 반도체층 위에 절연물질을 증착하여 0제 2 절연층을 형성하는 단계와; 상기 제 2 절연층 위에 도전성 금속을 증착하여 금속전극층을 형성하는 단계와; 상기 제 2 절연층과 금속전극층을 동시에 패터닝하여 상기 반도체층의 양측이 서로 이격되어 노출되도록 식각하여 게이트절연층과 게이트전극을 형성하는 단계와; 상기 서로 이격되어 노출된 반도체층의 양측에 n형 또는 p형의 반도전성물질을 이온도핑하여 소스영역과 드레인영역을 형성하는 단계와; 상기 소스영역과 게이트전극과 드레인영역 위에 절연물질을 증착하여 제 3 절연층을 형성하고 상기 소스영역상부와 드레인영역상부의 제 3 절연층에 제 1 콘택홀과 제 2 콘택홀을 각각 형성하는 단계와; 상기 제 1 콘택홀과 제 2 콘택홀이 형성된 제 3 절연층 위에 도전성 금속을 증착하고 패터닝하여 상기 제 1 콘택홀을 통해 상기 소스영역과 전기적으로 접촉하는 소스전극을 형성하고 상기 소스전극과 이격되고 상기 제 2 콘택홀을 통해 상기 드레인전극과 전기적으로 접촉되는 드레인전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명에 따른 실시 예를 설명하도록 한다.
- 실시 예-
본 발명에 따른 박막트랜지스터는 반도체층을 폴리실리콘으로 형성하며, 이러한 폴리실리콘층은 실리콘결정의 그레인바운더리 부분과 동시에 그 하부의 절연층을 소정깊이만큼 선택적으로 식각하고, 그레인바운더리부분과 그 하부절연층이 소정의 깊이로 식각된 폴리실리콘층을 어닐링(Annealing)하고 재결정화하는 방법으로 표면을 평탄화하여 형성한다.
더 상세히 설명하면, 본 발명에 따른 박막트랜지스터는 먼저 기판(111)위에 소정의 절연물질로 제 1 절연층(112)을 형성한다.
이와 같은 제 1 절연층(112)은 기판(111)과 추후 형성될 도전성막과의 완충역할을 하여 기판과 반도체층 사이의 비균일성 접촉에 의해 발생할 수 있는 뒤틀림 등을 방지한다.
도 3에 도시한 바와 같이 상기 제 1 절연층(112)위에 비정질 실리콘을 증착하여 반도체층(113)을 형성한다.
상기 반도체층(113)을 형성한 후, 폴리실리콘으로 결정화 하기에 앞서, 상기 비정질 실리콘에 수소가 포함되어 있다면 수소를 제거하기 위한 탈 수소화 과정을 거쳐야 한다.
만약 탈수소화 과정을 거치지 않은 비정질 실리콘을 어닐링할 경우, 어닐링동안 수소가 날아가는 반응이 일어나고 수소가 날아간 자리는 보이드(void)로 남게되어 소자의 전기적인 특성을 악화시키는 원인이 된다.
따라서, 어닐링(Annealing)하기전에 미리 수소를 날려버리는 탈 수소화 과정이 필요하며 이때 탈 수소화는 전기로(Furnance) 또는 레이저(Laser)를 이용하여 소정의 온도에서 이루어진다.
전술한 바와 같이, 비정질 실리콘의 탈 수소화 과정이 끝난 후, 비정질 실리콘을 엑시머레이저(Excimer laser), 아르곤레이저(Argon laser), 이온빔 방법 (Ion beam methode)등의 수단을 이용하여 결정화하며, 이때 폴리실리콘결정은 그레인과 그레인바운더리로 이루어진 수많은 실리콘결정들의 연속적인 형성으로 이루어진다.
이때, 그레인크기는 비정질 실리콘을 폴리실리콘으로 결정화하는 수단에 의해 제어가 가능하다.
예를 들어, 결정화 수단의 하나인 레이저어닐방법에 있어서 그레인의 성장은 레이저빔의 모양과 에너지 밀도와 기판의 온도와 그리고 냉각속도에 의해 제어할 수 있다.
일반적으로 엑시머레이저일 경우 240∼330mJ/㎠사이의 에너지밀도에서 비교적 우수한 실리콘결정을 얻을 수 있다는 연구결과도 나온 바 있다.
그레인크기와 에너지밀도의 관계에 대해 더욱 상세히 설명하면, 그레인의 크기는 에너지 밀도에 따라 크게 세가지 영역으로 나뉘어 결정화를 설명할 수 있다.
즉, 저 에너지밀도 영역인 부분 멜팅 영역(Low energy density regime-Partial melting regime), 측면성장 영역인 완전한 멜팅에 가까운 영역 (Near complete melting regime - Super lateral growth regime), 고 에너지 밀도 영역인 완전 멜팅영역 (High energy density rgime - Compelete melting regime)으로 나눌 수 있으며, 상기 저에너지 밀도 영역에서 실리콘표면의 상태는 멜팅 깊이가 실리콘 두께보다 적은 상태이며, 경쟁적으로 그레인의 접촉성장이 일어나며 주로 세로축 성장을 하고, 그레인의 크기가 아주 작아서 그레인의 직경이 반도체층의 막두께보다도 작은 상태인 영역이다.
그리고, 거의 완전 멜팅영역(near complete melting regime)은 반도체층의 실리콘 막이 거의 다 녹은 상태이며, 실리콘결정이 [111]방향으로 우선방향성을 가지고 측면성장을 하는 단계로서 측면성장을 하는 각 결정이 충돌하기 바로 전의 상태라 할 수 있다.
세번째로 고 에너지밀도 영역(high energy density regime)에서 급냉은 빙정형성과 고체의 성장을 가져오고, 낮은 기판의 온도때문에 그레인사이즈가 작아지며, 얇은 막에서는 무정형(無定形)이 관찰된다.
결과적으로, 고 에너지 밀도에서는 그레인사이즈가 온도와는 독립적이다.
따라서, 이와 같은 레이저빔의 에너지밀도와 냉각속도를 고려하여 그레인의 크기는 어느정도 제어가 가능하다.
도 4a에 도시한 바와같이, 상기 탈 수소화된 비정질 실리콘은 그레인(117)과 그레인바운더리(119)로 구성되는 균일한(Uniform)한 실리콘결정으로 형성한다.
상기 실리콘결정의 각 그레인바운더리(119)가 접해있는 부분(123)은 도 4b에 도시한 바와 같이 서로 충돌하여 뾰족히 솟은 모양(119)으로 형성된다.
반도체표면에서 이러한 미세결함은 앞서 설명한 바와 같이 전자에 대한 트랩준위로 작용하여 반도체층에서 전류손실의 원인이 되며, 또한 추후에 절연층을 형성할 경우 반도체층 위에 절연물질이 고르게 쌓이지 않기 때문에 절연층의 두께는 일률적이지 않다. 만약 얇게 증착된 부분에 전류가 흐를 경우, 이 부분을 통해 소자의 절연파괴가 발생하고, 이로 인한 박막트랜지스터의 전기적인 결함은 액정표시소자에서는 점 결함의 원인이 되기도 한다.
도 4b는 도 4a의 I-I를 따라 절단한 단면도로서, 전술한 바와 같은 결함을 제거하기 위해 도시한 바와 같이, 뾰족히 솟은 그레인바운더리(119)의 접합부(123)와 그 하부의 절연층(125)의 소정깊이만큼을 [표 1]에 나타낸 에칭용액(Etchant) 중 하나를 이용하여 소정의 너비와 높이로 식각해 준다.
[표 1]
애칭용액 화학식 응용분야
써틀(Sirtle) HF : Cr2O3(1 : 1) 표면이 {111}방향성을 갖는 물질에 응용.
데쉬(Dash) HF: HNO3: 아세트산(1 : 3: 10) p타입물질에 가장 적합하나 {111},{100}방향성을 갖는 n타입과 p타입 기판에 사용가능.
세코(Secco) HF : K2Cr2O7(2 : 1)HF : Cr2O3(2 : 1) 일반적인 액칭용액이고, 특히 {100}방향성을 갖는물질에 적당하다.
쉐멜(Schimmel) HF: HNO3(155 : 1) p타입 물질에 응용.
젠킨슨(Jenkins) HF: HNO3:CrO3:Cu(No3)2:3H20 : 아세트산 :H2O(2:1:1:(2g):2 :2) 일반적으로 응용가능
[표 1]에서 나타낸 것 중, 본 실시 예에서는 불산(HF)과 크롬산(Cr2O3)을 소정의 비율로 희석한 세코 애칭용액(Etchant)을 사용한다.
전술한 바와같이, 그레인바운더리를 선택적으로 식각할 수 있는 이유는 실리콘의 결정화가 진행되는 동안 불순물이 결정의 표면으로 밀려나면서 조밀하게 성장하는 그레인에 비해 그레인바운더리는 불순물이 많이 함유되어 있고 밀도가 낮아 그레인에 비해 쉽게 식각되기 때문이다.
도 5a는 전술한 바와같이 그레인바운더리((119) : 도 4b 참조)부분과 그 하부의 소정깊이의 절연층(112)이 식각된 실리콘결정의 부분평면도이고, 도 5b는 그레인바운더리부분(123)과 그하부의 절연층(125)의 소정깊이 까지 식각된 절연층과 폴리실리콘 반도체층의 단면도를 도시한 것이다.
도시한 바와 같이, 그레인바운더리 뿐 아니라 그 하부에 형성된 버퍼층인 절연층의 소정깊이까지 식각하여 그루브(125)(groove : "홈")를 형성한다.
전술한 바와 같이, 각 그레인바운더리의 접합부분(123)과 그 하부 절연층(112)의 소정 깊이까지 식각한 후, 엑시머레이저, 아르곤레이저, 이온빔방법등을 사용하여 멜팅(melting)된 실리콘은 상기 식각된 그레인바운더리부분(123)과 그하부의 절연층(112)의 소정의 깊이까지 식각되어 형성된 홈(125)을 채우면서 결정화 된다.
도 5c는 소정의 방법에 의해 멜팅된 폴리실리콘이 멜팅되어 재결정화된 상태의 단면을 도시한 것으로서, 도시한 바와 같이 그레인바운더리(119)가 상기 홈(125)에 함몰하여 형성되기 때문에 뾰족하게 솟은 부분이 없는 평탄한 폴리실리콘층을 형성할 수 있게 된다.
도 6에 도시한 바와 같이, 표면이 평탄한 반도체층(113)을 구성한 후 반도체층(113)위에 실리콘옥사이드(SiO2), 알루미늄옥사이드(Al2O3), 탄탈옥사이드(TaOX)등을 증착하여 제 2 절연층(126)을 형성한다.
다음으로, 상기 제 2 절연층(126)과 반도체층(113)을 동시에 아일랜드 형태로 패터닝한 후, 상기 제 2 절연층(126)위에 알루미늄(Al), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W)등의 도전성 금속을 증착하여 금속전극층을 형성한다.
상기 금속전극층을 패터닝하여 게이트전극(127)을 형성하는 과정에서 상기 제 2 절연층(126)과 동시에 식각하여 상기 반도체층의 양측이 소정 노출되도록 한다.
상기 소정 노출된 반도체층의 양측표면에 n+ 또는 p+의 반도전성 물질을 이온도핑하여 소스영역(115a)과 드레인영역(115b)을 형성한다.
상기 소스영역(115a)과 드레인영역(115b)과 상기 게이트전극(127)위에 전술한 절연물질을 증착하여 제 3 절연층(129)을 형성한후 상기 소스영역(115a)과 드레인영역(115b)상부의 제 3 절연층(129)에 각각 소스콘택홀(131a)과 드레인 콘택홀(131b)을 형성한다.
다음으로, 상기 소스콘택홀(131a)과 드레인콘택홀(131b)이 형성된 제 3 절연층(129)위에 전술한 바와 같은 도전성금속을 증착하고 패터닝하여 상기 소스콘택 홀(131a)을 통해 상기 소스영역(115a)과 전기적으로 접촉되는 소스전극(133a)과 , 소스전극과 소정의 거리를 두고 형성되고 상기 드레인콘택홀(131b)을 통해 상기 드레인영역(115b)과 전기적으로 접촉되는 드레인전극(133b)을 형성한다.
전술한 바와 같이 본 실시 예에서는 박막트랜스터를 형성하는 구조의 하나인 코플라나형 박막트랜지스터의 제조방법을 예를 들어 설명하였으나, 기판 위에 소스전극과 드레인전극이 소정간격 대응되어 형성되고, 연속으로 반도체층, 절연층, 게이트전극, 보호층이 형성되는 스태거드형(Staggered type)박막트랜지스터에도 적용가능하다.
또한, 전술한 바와같은 반도체층 표면의 평탄화방법은 박막트랜지스터 이외에도 폴리실리콘을 반도체층으로 사용하고 폴리실리콘층과 절연층이 연속적으로 형성되며, 이러한 반도체층과 절연층의 계면에서 전도채널이 형성되는 반도체소자에 적용 가능하다.
따라서, 본 발명의 정신을 벗어나지 않고 다양한 형태로 변형이 가능할 것이고, 변형된 실시 예들은 본 권한의 권리범위에 속하게 됨은 첨부된 특허청구범위에 의해 명확하게 알 수 있다.
본 발명은 폴리실리콘을 반도체층으로 사용하는 박막트랜지스터에 있어서, 실리콘결정을 구성하는 그레인과 그레인바운더리 중 평탄한 그레인에 비해 뾰족히 솟아 형성된 그레인바운더리 부분과 그 하부의 절연층을 소정깊이로 식각하여 홈을형성한 후 상기 폴리실리콘층을 재 어닐링하여 상기 폴리실리콘의 그레인바운더리부분이 상기 홈으로 함몰하여 형성함으로써 폴리실리콘층의 미세표면을 평탄화하여, 전술한 바와 같은 그레인바운더리에 의해 야기될 수 있는 전자의 트랩준위나, 절연층의 파괴로 인한 소자의 쇼트 등을 막을 수 있어 소자의 동작특성을 개선함고 동시에 제품의 수율을 향상시키는 효과가 있다.

Claims (5)

  1. 기판을 구비하는 단계와;
    상기 기판 위에 절연물질을 증착하고 절연층을 형성하는 단계와;
    상기 절연층 위에 비정질 실리콘을 증착하는 단계와;
    상기 비정질 실리콘을 어닐링하여 그레인과 그레인바운더리로 구성되는 폴리실리콘으로 결정화 하는 단계와;
    상기 그레인바운더리 부분과 그 하부 절연층의 소정의 깊이까지 식각하여 홈을 형성하는 단계와;
    상기 그레인바운더리 부분이 식각된 폴리실리콘을 소정의 수단으로 멜팅하고 상기 식각된 홈으로 그레인바운더리부분이 함몰하여 형성된 평탄한 폴리실리콘층인 반도체층을 형성하는 단계
    를 포함하는 박막트랜지스터의 제조방법.
  2. 제 1항에 있어서,
    상기 비정질 실리콘을 폴리실리콘으로 결정화하는 단계에서 탈 수소화과정을 더욱 포함하는 박막트랜지스터 제조방법.
  3. 제 1 항에 있어서,
    상기 비정질 실리콘을 폴리실리콘으로 결정화 하는 수단과 폴리실리콘을 멜팅하고 재결정화 하는 수단은 이온빔방법, 레이저어닐링방법 중 하나인 박막트랜지스터 제조방법.
  4. 제 1 항에 있어서,
    상기 그레인바운더리 부분을 식각할 때 사용하는 에칭용액은 소정의 비율로 희석된 써틀, 데쉬, 세코, 쉐멜, 젠킨슨 중 하나인 박막트랜지스터 제조방법.
  5. 제 1 항에 있어서,
    상기 폴리실리콘층을 패터닝하고 아일랜드 형태로 식각하여 반도체층을 형성하는 단계와;
    상기 반도체층 위에 절연물질을 증착하여 제 2 절연층을 형성하는 단계와;
    상기 제 2 절연층 위에 도전성 금속을 증착하여 금속전극층을 형성하는 단계와;
    상기 제 2 절연층과 금속전극층을 동시에 패터닝하여 상기 반도체층의 양측이 서로 이격되어 노출되도록 식각하여 게이트절연층과 게이트전극을 형성하는 단계와;
    상기 반도체층위의 서로 이격되어 노출된 양측표면에 n형 또는 p형의 반도전성물질을 이온도핑하여 소스영역과 드레인영역을 형성하는 단계와;
    상기 소스영역과 게이트전극과 드레인영역 위에 절연물질을 증착하여 제 3 절연층을 형성하고 상기 소스영역상부와 드레인영역상부의 제 3 절연층에 각각 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계와;
    상기 제 1 콘택홀과 제 2 콘택홀이 형성된 제 3 절연층 위에 도전성 금속을 증착하고 패터닝하여 상기 제 1 콘택홀을 통해 상기 소스영역과 전기적으로 접촉하는 소스전극을 형성하고 상기 소스전극과 이격되고 상기 제 2 콘택홀을 통해 상기 드레인전극과 전기적으로 접촉되는 드레인전극을 형성하는 단계
    를 더욱 포함하는 박막트랜지스터 제조방법.
KR1019990009475A 1999-03-19 1999-03-19 폴리실리콘 박막트랜지스터 소자 및 그 제조방법 KR100317638B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990009475A KR100317638B1 (ko) 1999-03-19 1999-03-19 폴리실리콘 박막트랜지스터 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009475A KR100317638B1 (ko) 1999-03-19 1999-03-19 폴리실리콘 박막트랜지스터 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000060844A true KR20000060844A (ko) 2000-10-16
KR100317638B1 KR100317638B1 (ko) 2001-12-22

Family

ID=19577140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009475A KR100317638B1 (ko) 1999-03-19 1999-03-19 폴리실리콘 박막트랜지스터 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100317638B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101015849B1 (ko) 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101094295B1 (ko) 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
KR101949861B1 (ko) 2012-10-10 2019-02-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3350319B2 (ja) * 1995-10-19 2002-11-25 富士通株式会社 結晶成長方法

Also Published As

Publication number Publication date
KR100317638B1 (ko) 2001-12-22

Similar Documents

Publication Publication Date Title
KR960011183B1 (ko) 반도체 장치
US5894137A (en) Semiconductor device with an active layer having a plurality of columnar crystals
JP3389022B2 (ja) 半導体装置
US20060008953A1 (en) Structure of ltps-tft and method of fabricating channel layer thereof
KR100715908B1 (ko) 박막 트랜지스터 및 그 제조방법
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
KR100317638B1 (ko) 폴리실리콘 박막트랜지스터 소자 및 그 제조방법
KR100947180B1 (ko) 폴리실리콘 박막트랜지스터의 제조방법
US7541615B2 (en) Display device including thin film transistors
KR20090029570A (ko) 박막 트랜지스터의 제조 방법
JP4169072B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP5998397B2 (ja) 薄膜半導体装置及びその製造方法
JPH10173196A (ja) 半導体装置およびその製造方法
JP3761168B2 (ja) 薄膜トランジスタ及びその製造方法
KR100325629B1 (ko) 폴리실리콘-박막트랜지스터소자 및 그 제조방법,
US8716112B2 (en) Method for crystallizing amorphous silicon thin film and method for fabricating poly crystalline thin film transistor using the same
KR100333269B1 (ko) 박막 트랜지스터와 액정 표시장치 및 그 제조방법
JPH06291316A (ja) 薄膜状絶縁ゲイト型半導体装置およびその作製方法
US6124602A (en) Semiconductor circuit having a crystal growth in an active layer where a specific distance is established between a selected portion and where the growth starts to the active layer of the circuit
KR100504347B1 (ko) 순차측면고상화 폴리실리콘층의 표면평탄화 방법
JP3316180B2 (ja) 薄膜半導体装置の作製方法
KR100611214B1 (ko) 비정질실리콘의 결정화 방법, 이를 이용하여 제조된박막트랜지스터 및 평판표시장치
JPH06333826A (ja) 結晶成長方法および薄膜トランジスタの製造方法
KR20040036955A (ko) 폴리실리콘 박막트랜지스터의 제조방법
JPH09237760A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee