JP3350319B2 - 結晶成長方法 - Google Patents
結晶成長方法Info
- Publication number
- JP3350319B2 JP3350319B2 JP27122395A JP27122395A JP3350319B2 JP 3350319 B2 JP3350319 B2 JP 3350319B2 JP 27122395 A JP27122395 A JP 27122395A JP 27122395 A JP27122395 A JP 27122395A JP 3350319 B2 JP3350319 B2 JP 3350319B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- crystal
- growth method
- solid
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、結晶成長方法に関
し、より詳しくは、アモルファスシリコン（ａ−Ｓｉ）
からポリシリコン（ｐ−Ｓｉ）への固相成長方法に関す
る。
し、より詳しくは、アモルファスシリコン（ａ−Ｓｉ）
からポリシリコン（ｐ−Ｓｉ）への固相成長方法に関す
る。
【０００２】
【従来の技術】情報量の増大を背景として、液晶ディス
プレイ（ＬＣＤ）においては、大容量、かつ文字表示或
いは画像表示を行うことが可能なものが望まれている。
このため、絵素に非線形素子を付加して、十分な閾値特
性の鋭さを持たない液晶に等価的に鋭い閾値特性を付与
し、高い表示コントラストを保持しつつ表示容量を高め
るようにしている。
プレイ（ＬＣＤ）においては、大容量、かつ文字表示或
いは画像表示を行うことが可能なものが望まれている。
このため、絵素に非線形素子を付加して、十分な閾値特
性の鋭さを持たない液晶に等価的に鋭い閾値特性を付与
し、高い表示コントラストを保持しつつ表示容量を高め
るようにしている。
【０００３】このような非線形素子の一つとして薄膜ト
ランジスタ（ＴＦＴ）がある。現在、アモルファスシリ
コン（ａ−Ｓｉ）膜の適用が主流となっているが、さら
に近年になって応答速度の向上を図るため、抵抗の低減
やオン電流の増大が要望されるようになってきている。
このため、ａ−Ｓｉよりも結晶性の良いＰ−Ｓｉからな
る半導体膜を用いることが検討されている。ポリシリコ
ン膜の形成方法として主なものに次の４つがある。
ランジスタ（ＴＦＴ）がある。現在、アモルファスシリ
コン（ａ−Ｓｉ）膜の適用が主流となっているが、さら
に近年になって応答速度の向上を図るため、抵抗の低減
やオン電流の増大が要望されるようになってきている。
このため、ａ−Ｓｉよりも結晶性の良いＰ−Ｓｉからな
る半導体膜を用いることが検討されている。ポリシリコ
ン膜の形成方法として主なものに次の４つがある。
【０００４】加熱したガラス基板上にＣＶＤ法により
直接ポリシリコン膜を成長させる方法（ＣＶＤ法による
ポリシリコン膜の形成方法）、 ａ−Ｓｉ膜をレーザアニールすることにより溶融さ
せ、冷却時に結晶化させてポリシリコン膜を成長する方
法（レーザアニール法によるポリシリコン膜の形成方
法）、 凡そ６００℃の温度で、４０時間程度、ａ−Ｓｉ膜を
加熱処理して結晶化させてポリシリコン膜を成長する方
法（固相成長によるポリシリコン膜の形成方法）、 上記の固相成長によるポリシリコン膜の形成方法とレ
ーザアニール法によるポリシリコン膜の形成方法とを併
用し、さらに結晶粒径の大きいポリシリコン膜を形成す
る方法 がある。
直接ポリシリコン膜を成長させる方法（ＣＶＤ法による
ポリシリコン膜の形成方法）、 ａ−Ｓｉ膜をレーザアニールすることにより溶融さ
せ、冷却時に結晶化させてポリシリコン膜を成長する方
法（レーザアニール法によるポリシリコン膜の形成方
法）、 凡そ６００℃の温度で、４０時間程度、ａ−Ｓｉ膜を
加熱処理して結晶化させてポリシリコン膜を成長する方
法（固相成長によるポリシリコン膜の形成方法）、 上記の固相成長によるポリシリコン膜の形成方法とレ
ーザアニール法によるポリシリコン膜の形成方法とを併
用し、さらに結晶粒径の大きいポリシリコン膜を形成す
る方法 がある。
【０００５】
【発明が解決しようとする課題】しかしながら、ＣＶＤ
法によるポリシリコン膜の形成方法では加熱温度が高
く、ガラス基板に対して悪影響を与える。また、レーザ
アニール法によるポリシリコン膜の形成方法及び固相成
長によるポリシリコン膜の形成方法では、ａ−Ｓｉ膜中
に不純物（軽元素や重金属元素）が混入していた場合、
その不純物が固相成長の加熱時やレーザアニールの冷却
時に結晶粒界等に集積するため、そのポリシリコン膜内
に形成されたＴＦＴの電気的特性が向上しない。例え
ば、リーク電流の増大を招く。
法によるポリシリコン膜の形成方法では加熱温度が高
く、ガラス基板に対して悪影響を与える。また、レーザ
アニール法によるポリシリコン膜の形成方法及び固相成
長によるポリシリコン膜の形成方法では、ａ−Ｓｉ膜中
に不純物（軽元素や重金属元素）が混入していた場合、
その不純物が固相成長の加熱時やレーザアニールの冷却
時に結晶粒界等に集積するため、そのポリシリコン膜内
に形成されたＴＦＴの電気的特性が向上しない。例え
ば、リーク電流の増大を招く。
【０００６】更に、既に知られているように、ａ−Ｓｉ
膜中に故意にＮｉ等の不純物をドープさせると、固相成
長温度をさらに低下させ、かつ成長速度の増大を図るこ
とができる。しかしながら、この場合にはさらに多量の
不純物が結晶粒界等に集積することになる。特に、上記
でシリサイドを形成するような金属が結晶粒界等に集積
した場合には、シリサイドの形成によりポリシリコン膜
内に形成されたＴＦＴの電気的特性の急激な悪化を招
く。
膜中に故意にＮｉ等の不純物をドープさせると、固相成
長温度をさらに低下させ、かつ成長速度の増大を図るこ
とができる。しかしながら、この場合にはさらに多量の
不純物が結晶粒界等に集積することになる。特に、上記
でシリサイドを形成するような金属が結晶粒界等に集積
した場合には、シリサイドの形成によりポリシリコン膜
内に形成されたＴＦＴの電気的特性の急激な悪化を招
く。
【０００７】また、固相成長とレーザアニールとを併用
する場合、固相成長の加熱により結晶粒界等に集積した
不純物はレーザアニール時に結晶温度が結晶の融点近く
に上がるため再固溶するが、冷却時にポリシリコン膜中
の欠陥も結晶粒界に凍結される。従って、ポリシリコン
膜内にも多量の不純物が含まれるようになる。本発明
は、上記の従来例の問題点に鑑みて創作されたものであ
り、固相成長或いはレーザアニールにより形成されたポ
リシリコン膜中の不純物を低減させることができる結晶
成長方法を提供することを目的とする。
する場合、固相成長の加熱により結晶粒界等に集積した
不純物はレーザアニール時に結晶温度が結晶の融点近く
に上がるため再固溶するが、冷却時にポリシリコン膜中
の欠陥も結晶粒界に凍結される。従って、ポリシリコン
膜内にも多量の不純物が含まれるようになる。本発明
は、上記の従来例の問題点に鑑みて創作されたものであ
り、固相成長或いはレーザアニールにより形成されたポ
リシリコン膜中の不純物を低減させることができる結晶
成長方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、結晶成長方法に係り、基板
上に第１のアモルファスシリコン膜を形成する工程と、
前記第１のアモルファスシリコン膜を加熱し、第１のポ
リシリコン膜を固相成長させる工程と、前記第１のポリ
シリコン膜中に存在する結晶欠陥を選択的にエッチング
する工程と、前記第１のポリシリコン膜上に第２のアモ
ルファスシリコン膜を形成する工程と、前記第２のアモ
ルファスシリコン膜を加熱して、第２のポリシリコン膜
を固相成長させる工程とを含むことを特徴とし、請求項
２記載の発明は、請求項１に記載の結晶成長方法に係
り、前記ポリシリコン膜又は前記第２のアモルファスシ
リコン膜の加熱はレーザ光の照射によることを特徴と
し、請求項３記載の発明は、請求項１又は２に記載の結
晶成長方法に係り、前記ポリシリコン膜を固相成長させ
る工程の後であって前記結晶欠陥を選択的にエッチング
する工程の前に、レーザ光の照射により前記ポリシリコ
ン膜を加熱し、該ポリシリコン膜の結晶粒径を大きくす
る工程を含むことを特徴とし、請求項４記載の発明は、
請求項１乃至３のいずれかに記載の結晶成長方法に係
り、前記固相成長させる前のアモルファスシリコン膜
に、濃度１×１０17ｃｍ-3以上のニッケル又は銅をドー
プすることを特徴としている。
め、請求項１記載の発明は、結晶成長方法に係り、基板
上に第１のアモルファスシリコン膜を形成する工程と、
前記第１のアモルファスシリコン膜を加熱し、第１のポ
リシリコン膜を固相成長させる工程と、前記第１のポリ
シリコン膜中に存在する結晶欠陥を選択的にエッチング
する工程と、前記第１のポリシリコン膜上に第２のアモ
ルファスシリコン膜を形成する工程と、前記第２のアモ
ルファスシリコン膜を加熱して、第２のポリシリコン膜
を固相成長させる工程とを含むことを特徴とし、請求項
２記載の発明は、請求項１に記載の結晶成長方法に係
り、前記ポリシリコン膜又は前記第２のアモルファスシ
リコン膜の加熱はレーザ光の照射によることを特徴と
し、請求項３記載の発明は、請求項１又は２に記載の結
晶成長方法に係り、前記ポリシリコン膜を固相成長させ
る工程の後であって前記結晶欠陥を選択的にエッチング
する工程の前に、レーザ光の照射により前記ポリシリコ
ン膜を加熱し、該ポリシリコン膜の結晶粒径を大きくす
る工程を含むことを特徴とし、請求項４記載の発明は、
請求項１乃至３のいずれかに記載の結晶成長方法に係
り、前記固相成長させる前のアモルファスシリコン膜
に、濃度１×１０17ｃｍ-3以上のニッケル又は銅をドー
プすることを特徴としている。
【０００９】本発明によれば、アモルファスシリコン膜
（ａ−Ｓｉ膜）を加熱し、固相成長させて形成したポリ
シリコン膜（ｐ−Ｓｉ膜）中に存在する結晶欠陥を選択
的にエッチングしている。ａ−Ｓｉ膜中に不純物（軽元
素や重金属元素）が混入していた場合、その不純物が固
相成長の加熱時やレーザアニールの冷却時に結晶粒界等
の結晶欠陥に集積する。或いは、固相成長温度をさらに
低下させ、かつ成長速度の向上を図るため、ａ−Ｓｉ膜
中に故意に高濃度（濃度１×１０17ｃｍ-3以上）のニッ
ケル（Ｎｉ）や銅（Ｃｕ）をドープさせた場合、さらに
多量の不純物が結晶欠陥に集積することになる。
（ａ−Ｓｉ膜）を加熱し、固相成長させて形成したポリ
シリコン膜（ｐ−Ｓｉ膜）中に存在する結晶欠陥を選択
的にエッチングしている。ａ−Ｓｉ膜中に不純物（軽元
素や重金属元素）が混入していた場合、その不純物が固
相成長の加熱時やレーザアニールの冷却時に結晶粒界等
の結晶欠陥に集積する。或いは、固相成長温度をさらに
低下させ、かつ成長速度の向上を図るため、ａ−Ｓｉ膜
中に故意に高濃度（濃度１×１０17ｃｍ-3以上）のニッ
ケル（Ｎｉ）や銅（Ｃｕ）をドープさせた場合、さらに
多量の不純物が結晶欠陥に集積することになる。
【００１０】従って、選択エッチングにより結晶欠陥を
エッチングすることで、ｐ−Ｓｉ膜中から不純物が除去
される。これにより、ｐ−Ｓｉ膜に形成されたトランジ
スタ等のリーク電流を低減することができる。また、結
晶欠陥のエッチング後に再びポリシリコン膜を加熱又は
レーザ照射することにより、結晶粒径を更に大きくして
エッチング跡の凹部を含む表面を平坦化することができ
る。又は、結晶欠陥のエッチング後にａ−Ｓｉ膜を被覆
することにより、エッチング跡の凹部を埋めて表面を平
坦化することができる。
エッチングすることで、ｐ−Ｓｉ膜中から不純物が除去
される。これにより、ｐ−Ｓｉ膜に形成されたトランジ
スタ等のリーク電流を低減することができる。また、結
晶欠陥のエッチング後に再びポリシリコン膜を加熱又は
レーザ照射することにより、結晶粒径を更に大きくして
エッチング跡の凹部を含む表面を平坦化することができ
る。又は、結晶欠陥のエッチング後にａ−Ｓｉ膜を被覆
することにより、エッチング跡の凹部を埋めて表面を平
坦化することができる。
【００１１】更に、ｐ−Ｓｉ膜を固相成長させる工程の
後であって結晶欠陥を選択的にエッチングする工程の前
に、レーザ光の照射によりｐ−Ｓｉ膜を加熱することに
より、該ｐ−Ｓｉ膜の結晶粒径を大きくして、ｐ−Ｓｉ
膜の結晶性を向上させることができる。これにより、ｐ
−Ｓｉ膜に形成されたトランジスタ等のキャリアの移動
度を大きくし、かつ抵抗の低減やオン電流の増加を図る
ことができる。
後であって結晶欠陥を選択的にエッチングする工程の前
に、レーザ光の照射によりｐ−Ｓｉ膜を加熱することに
より、該ｐ−Ｓｉ膜の結晶粒径を大きくして、ｐ−Ｓｉ
膜の結晶性を向上させることができる。これにより、ｐ
−Ｓｉ膜に形成されたトランジスタ等のキャリアの移動
度を大きくし、かつ抵抗の低減やオン電流の増加を図る
ことができる。
【００１２】
【００１３】
【００１４】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 （１）本発明の第１の実施の形態 図１は、第１の形態に係る結晶成長方法の工程順序を示
すフローチャートである。また、図２（ａ）〜（ｄ），
図３（ａ），（ｂ）は第１の形態に係る結晶成長方法を
示す断面図であり、図１のフローチャートのの場合を
示している。
いて図面を参照しながら説明する。 （１）本発明の第１の実施の形態 図１は、第１の形態に係る結晶成長方法の工程順序を示
すフローチャートである。また、図２（ａ）〜（ｄ），
図３（ａ），（ｂ）は第１の形態に係る結晶成長方法を
示す断面図であり、図１のフローチャートのの場合を
示している。
【００１５】まず、図２（ａ）に示すガラス基板１上
に、膜厚約５０ｎｍのａ−Ｓｉ膜２をＣＶＤ法により形
成した後、酢酸ニッケルの水溶液を塗布して乾燥させ、
不図示のニッケル膜（Ｎｉ膜）３を形成する（図２
（ｂ））。次いで、温度５５０℃，４時間の加熱処理を
行い、ａ−Ｓｉ膜２中にＮｉを拡散するとともに、ａ−
Ｓｉを固相成長させて結晶粒４を有するｐ−Ｓｉ膜２ａ
を形成する。このとき、ａ−Ｓｉ膜２ａ中にＮｉを拡散
しているので、固相成長温度が低くなるが、ｐ−Ｓｉ膜
２ａ中では拡散係数の大きいＮｉが結晶粒界５に集積
し、さらにＳｉと反応してシリサイドが形成される。図
２（ｃ）に、Ｎｉ膜３を除去した後の状態を示す。ま
た、図２（ｄ）に結晶粒界をエッチングにより除去した
後の状態を示す。
に、膜厚約５０ｎｍのａ−Ｓｉ膜２をＣＶＤ法により形
成した後、酢酸ニッケルの水溶液を塗布して乾燥させ、
不図示のニッケル膜（Ｎｉ膜）３を形成する（図２
（ｂ））。次いで、温度５５０℃，４時間の加熱処理を
行い、ａ−Ｓｉ膜２中にＮｉを拡散するとともに、ａ−
Ｓｉを固相成長させて結晶粒４を有するｐ−Ｓｉ膜２ａ
を形成する。このとき、ａ−Ｓｉ膜２ａ中にＮｉを拡散
しているので、固相成長温度が低くなるが、ｐ−Ｓｉ膜
２ａ中では拡散係数の大きいＮｉが結晶粒界５に集積
し、さらにＳｉと反応してシリサイドが形成される。図
２（ｃ）に、Ｎｉ膜３を除去した後の状態を示す。ま
た、図２（ｄ）に結晶粒界をエッチングにより除去した
後の状態を示す。
【００１６】Ｎｉドープして固相成長したｐ−ＳｉのＴ
ＥＭ写真を図５に示す。中央の黒い部分にシリサイドが
形成されているのが分かる。また、図４（ａ）はＳＩＭ
ＳによりＮｉの二次イオンを計数し、深さ方向のＮｉの
濃度分布に換算した図である。横軸に線形目盛りで表し
た深さ（ｎｍ）を示し、縦軸に対数目盛りで表したｐ−
Ｓｉ膜２ａ内のニッケル濃度（ｃｍ-3）を示す。平均し
て凡そ１×１０19ｃｍ -3の濃度のＮｉが含まれる。な
お、ＳＩＭＳのビーム径は数μｍであり、Ｎｉはビーム
径内で結晶欠陥に集積しているため、測定されたＮｉ濃
度はビーム径内に存在するＮｉ量を平均化したものと考
えられる。更に、図６（ａ）はｐ−Ｓｉ膜２ａ表面の凹
凸を観察した結果を示す結晶表面の写真であり、表面は
平坦になっている。
ＥＭ写真を図５に示す。中央の黒い部分にシリサイドが
形成されているのが分かる。また、図４（ａ）はＳＩＭ
ＳによりＮｉの二次イオンを計数し、深さ方向のＮｉの
濃度分布に換算した図である。横軸に線形目盛りで表し
た深さ（ｎｍ）を示し、縦軸に対数目盛りで表したｐ−
Ｓｉ膜２ａ内のニッケル濃度（ｃｍ-3）を示す。平均し
て凡そ１×１０19ｃｍ -3の濃度のＮｉが含まれる。な
お、ＳＩＭＳのビーム径は数μｍであり、Ｎｉはビーム
径内で結晶欠陥に集積しているため、測定されたＮｉ濃
度はビーム径内に存在するＮｉ量を平均化したものと考
えられる。更に、図６（ａ）はｐ−Ｓｉ膜２ａ表面の凹
凸を観察した結果を示す結晶表面の写真であり、表面は
平坦になっている。
【００１７】次に、重クロム酸カリウムと弗酸と水の混
合液からなるエッチング液によりセッコエッチを行う。
これにより、図２（ｄ）に示すように、結晶粒界５を含
む結晶欠陥に沿ってエッチングが進む。同時に、結晶粒
界５に集積していたＮｉも除去される。図６（ｂ）はｐ
−Ｓｉ膜２ａをエッチングした後の表面の凹凸を観察し
た結果を示す結晶表面の写真であり、黒い部分がエッチ
ングにより除去されて凹んでいる。また、図４（ｂ）は
深さ方向のＮｉの濃度分布を示す図である。横軸と縦軸
は図４（ａ）と同じである。ｐ−Ｓｉ膜２ａ内のＮｉは
大幅に減少し、平均して凡そ１×１０18ｃｍ-3以下濃度
になった。
合液からなるエッチング液によりセッコエッチを行う。
これにより、図２（ｄ）に示すように、結晶粒界５を含
む結晶欠陥に沿ってエッチングが進む。同時に、結晶粒
界５に集積していたＮｉも除去される。図６（ｂ）はｐ
−Ｓｉ膜２ａをエッチングした後の表面の凹凸を観察し
た結果を示す結晶表面の写真であり、黒い部分がエッチ
ングにより除去されて凹んでいる。また、図４（ｂ）は
深さ方向のＮｉの濃度分布を示す図である。横軸と縦軸
は図４（ａ）と同じである。ｐ−Ｓｉ膜２ａ内のＮｉは
大幅に減少し、平均して凡そ１×１０18ｃｍ-3以下濃度
になった。
【００１８】次いで、図３（ａ）に示すように、ｐ−Ｓ
ｉ膜２ａ上に新たに膜厚約２００Åのａ−Ｓｉ膜６をＣ
ＶＤ法により形成する。次に、レーザ光を照射してａ−
Ｓｉ膜６からｐ−Ｓｉ膜を固相成長させるとともに、表
面を平坦化する。これにより、図３（ｂ）に示すよう
に、ガラス基板１上に全体として素子形成層としてのｐ
−Ｓｉ膜７が形成される。
ｉ膜２ａ上に新たに膜厚約２００Åのａ−Ｓｉ膜６をＣ
ＶＤ法により形成する。次に、レーザ光を照射してａ−
Ｓｉ膜６からｐ−Ｓｉ膜を固相成長させるとともに、表
面を平坦化する。これにより、図３（ｂ）に示すよう
に、ガラス基板１上に全体として素子形成層としてのｐ
−Ｓｉ膜７が形成される。
【００１９】図４（ｃ）は深さ方向のＮｉの濃度分布を
示す図である。横軸と縦軸は図４（ａ）と同じになって
いる。図３（ｂ）のｐ−Ｓｉ膜７内のＮｉは平均して凡
そ１×１０18ｃｍ-3以下の濃度に維持されている。図６
（ｃ）はｐ−Ｓｉ膜７表面の凹凸を観察した結果を示す
結晶表面の写真であり、平坦になっていることが分か
る。更に、ラマン散乱測定の結果、結晶の品質も良好で
あることが確認された。
示す図である。横軸と縦軸は図４（ａ）と同じになって
いる。図３（ｂ）のｐ−Ｓｉ膜７内のＮｉは平均して凡
そ１×１０18ｃｍ-3以下の濃度に維持されている。図６
（ｃ）はｐ−Ｓｉ膜７表面の凹凸を観察した結果を示す
結晶表面の写真であり、平坦になっていることが分か
る。更に、ラマン散乱測定の結果、結晶の品質も良好で
あることが確認された。
【００２０】以上のように、第１の実施の形態によれ
ば、固相成長温度を低下させ、かつ成長速度の向上を図
るため、ａ−Ｓｉ膜２中に故意に高濃度（濃度１×１０
17ｃｍ -3以上）のＮｉをドープさせた場合、さらに多量
の不純物が結晶粒界４等の結晶欠陥に集積することにな
るが、選択エッチングにより結晶欠陥をエッチングする
ことで、ｐ−Ｓｉ膜２ａ中からＮｉが除去される。
ば、固相成長温度を低下させ、かつ成長速度の向上を図
るため、ａ−Ｓｉ膜２中に故意に高濃度（濃度１×１０
17ｃｍ -3以上）のＮｉをドープさせた場合、さらに多量
の不純物が結晶粒界４等の結晶欠陥に集積することにな
るが、選択エッチングにより結晶欠陥をエッチングする
ことで、ｐ−Ｓｉ膜２ａ中からＮｉが除去される。
【００２１】これにより、ｐ−Ｓｉ膜７に形成されたト
ランジスタ等のリーク電流を低減することができる。ま
た、結晶欠陥のエッチング後にａ−Ｓｉ膜６を被覆し、
レーザアニールすることにより、エッチング跡の凹部を
埋めて表面を平坦化することができる。これにより、ｐ
−Ｓｉ膜７へのトランジスタ等の素子形成が容易にな
る。
ランジスタ等のリーク電流を低減することができる。ま
た、結晶欠陥のエッチング後にａ−Ｓｉ膜６を被覆し、
レーザアニールすることにより、エッチング跡の凹部を
埋めて表面を平坦化することができる。これにより、ｐ
−Ｓｉ膜７へのトランジスタ等の素子形成が容易にな
る。
【００２２】なお、図１のフローチャートので示す固
相成長方法も可能である。即ち、結晶欠陥の選択エッチ
ング後にａ−Ｓｉ膜６を形成しないで、ｐ−Ｓｉ膜２ａ
を直接レーザアニール等で加熱してもよい。これによ
り、ｐ−Ｓｉ膜２ａの結晶粒径がさらに増し、かつ表面
を平坦化することができる。 （２）本発明の第２の実施の形態 図７は、第２の形態に係る結晶成長方法の工程順序を示
すフローチャートである。また、図８（ａ）〜（ｄ），
図９（ａ），（ｂ）は第２の形態に係る結晶成長方法を
示す断面図であり、図７のフローチャートのの場合を
示している。第１の形態と異なるところは、ｐ−Ｓｉ膜
を固相成長させる工程の後であって結晶欠陥を選択的に
エッチングする工程の前に、レーザ光の照射によりｐ−
Ｓｉ膜を加熱し、該ｐ−Ｓｉ膜の結晶粒径を大きくする
工程を含んでいることである。
相成長方法も可能である。即ち、結晶欠陥の選択エッチ
ング後にａ−Ｓｉ膜６を形成しないで、ｐ−Ｓｉ膜２ａ
を直接レーザアニール等で加熱してもよい。これによ
り、ｐ−Ｓｉ膜２ａの結晶粒径がさらに増し、かつ表面
を平坦化することができる。 （２）本発明の第２の実施の形態 図７は、第２の形態に係る結晶成長方法の工程順序を示
すフローチャートである。また、図８（ａ）〜（ｄ），
図９（ａ），（ｂ）は第２の形態に係る結晶成長方法を
示す断面図であり、図７のフローチャートのの場合を
示している。第１の形態と異なるところは、ｐ−Ｓｉ膜
を固相成長させる工程の後であって結晶欠陥を選択的に
エッチングする工程の前に、レーザ光の照射によりｐ−
Ｓｉ膜を加熱し、該ｐ−Ｓｉ膜の結晶粒径を大きくする
工程を含んでいることである。
【００２３】まず、図８（ａ）に示すガラス基板１１上
に、膜厚約５０ｎｍのａ−Ｓｉ膜１２をＣＶＤ法により
形成した後、酢酸ニッケルの水溶液を塗布して乾燥さ
せ、不図示のニッケル膜（Ｎｉ膜）１３を形成する（図
８（ｂ））。次いで、温度５５０℃，４時間の加熱処理
を行い、ａ−Ｓｉ膜１２中にＮｉを拡散するとともに、
固相成長させると、結晶粒１４ａを有するｐ−Ｓｉ膜１
２ａが形成される。このとき、ａ−Ｓｉ膜１２ａ中にＮ
ｉを拡散しているので、ｐ−Ｓｉ膜１２ａ中ではＮｉが
結晶粒界１５ａに集積し、さらにＳｉと反応してシリサ
イドが形成される。図８（ｃ）に、Ｎｉ膜１３を除去し
た後の状態を示す。
に、膜厚約５０ｎｍのａ−Ｓｉ膜１２をＣＶＤ法により
形成した後、酢酸ニッケルの水溶液を塗布して乾燥さ
せ、不図示のニッケル膜（Ｎｉ膜）１３を形成する（図
８（ｂ））。次いで、温度５５０℃，４時間の加熱処理
を行い、ａ−Ｓｉ膜１２中にＮｉを拡散するとともに、
固相成長させると、結晶粒１４ａを有するｐ−Ｓｉ膜１
２ａが形成される。このとき、ａ−Ｓｉ膜１２ａ中にＮ
ｉを拡散しているので、ｐ−Ｓｉ膜１２ａ中ではＮｉが
結晶粒界１５ａに集積し、さらにＳｉと反応してシリサ
イドが形成される。図８（ｃ）に、Ｎｉ膜１３を除去し
た後の状態を示す。
【００２４】図８（ｃ）のＮｉ状態のＴＥＭ写真を図１
１に示す。図の左側の部分がＮｉシリサイドを示す。ま
た、図１０（ａ）は図４（ａ）〜（ｃ）と同様にして取
得した深さ方向のＮｉの濃度分布を示す図である。横軸
に線形目盛りで表した深さ（ｎｍ）を示し、縦軸に対数
目盛りで表したｐ−Ｓｉ膜１２ａ内のニッケル濃度（ｃ
ｍ-3）を示す。平均して凡そ１×１０19ｃｍ-3の濃度の
Ｎｉが含まれる。更に、図１２（ａ）はｐ−Ｓｉ膜１２
ａ表面の凹凸を観察した結果を示す結晶表面の写真であ
る。写真では突起が観察されたが、突起の高さは凡そ数
ｎｍである。
１に示す。図の左側の部分がＮｉシリサイドを示す。ま
た、図１０（ａ）は図４（ａ）〜（ｃ）と同様にして取
得した深さ方向のＮｉの濃度分布を示す図である。横軸
に線形目盛りで表した深さ（ｎｍ）を示し、縦軸に対数
目盛りで表したｐ−Ｓｉ膜１２ａ内のニッケル濃度（ｃ
ｍ-3）を示す。平均して凡そ１×１０19ｃｍ-3の濃度の
Ｎｉが含まれる。更に、図１２（ａ）はｐ−Ｓｉ膜１２
ａ表面の凹凸を観察した結果を示す結晶表面の写真であ
る。写真では突起が観察されたが、突起の高さは凡そ数
ｎｍである。
【００２５】次に、図８（ｄ）に示すように、ｐ−Ｓｉ
膜１２ａにレーザアニールを施す。これにより、結晶粒
１４ａはさらに固相成長し、粒径が大きな結晶粒１４ｂ
となる。次いで、図９（ａ）に示すように、セッコエッ
チを行い、結晶粒界１５ｂを含む結晶欠陥を選択的にエ
ッチングする。このとき同時に、結晶粒界１５ｂに集積
していたＮｉも除去される。また、図１０（ｂ）は深さ
方向のＮｉの濃度分布を示す図である。横軸と縦軸は図
１０（ａ）と同じである。ｐ−Ｓｉ膜１２ａ内のＮｉは
表面に近い方から減少してきており、凡そ１×１０18〜
１×１０19ｃｍ-3に分布している。
膜１２ａにレーザアニールを施す。これにより、結晶粒
１４ａはさらに固相成長し、粒径が大きな結晶粒１４ｂ
となる。次いで、図９（ａ）に示すように、セッコエッ
チを行い、結晶粒界１５ｂを含む結晶欠陥を選択的にエ
ッチングする。このとき同時に、結晶粒界１５ｂに集積
していたＮｉも除去される。また、図１０（ｂ）は深さ
方向のＮｉの濃度分布を示す図である。横軸と縦軸は図
１０（ａ）と同じである。ｐ−Ｓｉ膜１２ａ内のＮｉは
表面に近い方から減少してきており、凡そ１×１０18〜
１×１０19ｃｍ-3に分布している。
【００２６】次に、図９（ｂ）に示すように、レーザ光
を照射してｐ−Ｓｉ膜１２ｂをさらに固相成長させると
ともに、表面を平坦化する。これにより、ガラス基板１
１上に全体として素子形成層としてのｐ−Ｓｉ膜１２ｃ
が形成される。図１０（ｃ）は深さ方向のＮｉの濃度分
布を示す図である。横軸と縦軸は図１０（ａ）と同じで
ある。ｐ−Ｓｉ膜１２ｃ内のＮｉは凡そ１×１０18〜１
×１０19ｃｍ-3に維持されている。図１２（ｂ）はｐ−
Ｓｉ膜１２ｃ表面の凹凸を観察した結果を示す結晶表面
の写真であり、突起は別にして平坦になっていることが
分かる。更に、ラマン散乱測定の結果、結晶の品質も良
好であることが確認された。
を照射してｐ−Ｓｉ膜１２ｂをさらに固相成長させると
ともに、表面を平坦化する。これにより、ガラス基板１
１上に全体として素子形成層としてのｐ−Ｓｉ膜１２ｃ
が形成される。図１０（ｃ）は深さ方向のＮｉの濃度分
布を示す図である。横軸と縦軸は図１０（ａ）と同じで
ある。ｐ−Ｓｉ膜１２ｃ内のＮｉは凡そ１×１０18〜１
×１０19ｃｍ-3に維持されている。図１２（ｂ）はｐ−
Ｓｉ膜１２ｃ表面の凹凸を観察した結果を示す結晶表面
の写真であり、突起は別にして平坦になっていることが
分かる。更に、ラマン散乱測定の結果、結晶の品質も良
好であることが確認された。
【００２７】なお、ｐ−Ｓｉ膜１２ｃにトランジスタ等
の素子を形成する場合、突起を研磨（ＣＭＤ）により除
去してもよいし、突起は小さいので除去しなくても素子
形成の障害にならないと考えられる。以上のように、第
２の実施の形態によれば、固相成長温度を低下させ、か
つ成長速度の向上を図るため、ａ−Ｓｉ膜１２中に故意
に高濃度（濃度１×１０17ｃｍ-3以上）のＮｉをドープ
させた場合、さらに多量の不純物が結晶粒界等の結晶欠
陥１５ｂに集積することになるが、選択エッチングによ
り結晶欠陥１５ｂをエッチングすることで、ｐ−Ｓｉ膜
１２ｂ中からＮｉが除去される。これにより、ｐ−Ｓｉ
膜１２ｃに形成されたトランジスタ等のリーク電流を低
減することができる。
の素子を形成する場合、突起を研磨（ＣＭＤ）により除
去してもよいし、突起は小さいので除去しなくても素子
形成の障害にならないと考えられる。以上のように、第
２の実施の形態によれば、固相成長温度を低下させ、か
つ成長速度の向上を図るため、ａ−Ｓｉ膜１２中に故意
に高濃度（濃度１×１０17ｃｍ-3以上）のＮｉをドープ
させた場合、さらに多量の不純物が結晶粒界等の結晶欠
陥１５ｂに集積することになるが、選択エッチングによ
り結晶欠陥１５ｂをエッチングすることで、ｐ−Ｓｉ膜
１２ｂ中からＮｉが除去される。これにより、ｐ−Ｓｉ
膜１２ｃに形成されたトランジスタ等のリーク電流を低
減することができる。
【００２８】また、ｐ−Ｓｉ膜１２ｂを固相成長させる
工程の後であって結晶欠陥を選択的にエッチングする工
程の前に、レーザ光の照射によりｐ−Ｓｉ膜１２ａを加
熱し、該ｐ−Ｓｉ膜１２ａの結晶粒径を大きくする工程
を含んでいるため、ｐ−Ｓｉ膜１２ｂの結晶性がさらに
向上する。これにより、ｐ−Ｓｉ膜１２ｃに形成された
トランジスタ等のキャリアの移動度を大きくして抵抗の
低減やオン電流の増加が可能となる。
工程の後であって結晶欠陥を選択的にエッチングする工
程の前に、レーザ光の照射によりｐ−Ｓｉ膜１２ａを加
熱し、該ｐ−Ｓｉ膜１２ａの結晶粒径を大きくする工程
を含んでいるため、ｐ−Ｓｉ膜１２ｂの結晶性がさらに
向上する。これにより、ｐ−Ｓｉ膜１２ｃに形成された
トランジスタ等のキャリアの移動度を大きくして抵抗の
低減やオン電流の増加が可能となる。
【００２９】更に、結晶欠陥のエッチング後にレーザア
ニールしてさらに固相成長させているため、結晶粒径を
一層大きくし、かつ表面を平坦化することができる。こ
れにより、ｐ−Ｓｉ膜１７へのトランジスタ等の素子形
成が容易になる。なお、図７のフローチャートので示
す固相成長方法も可能である。即ち、結晶欠陥の選択エ
ッチング後にａ−Ｓｉ膜を形成して、レーザアニール等
で加熱してもよい。これにより、表面を一層平坦化する
ことができる。
ニールしてさらに固相成長させているため、結晶粒径を
一層大きくし、かつ表面を平坦化することができる。こ
れにより、ｐ−Ｓｉ膜１７へのトランジスタ等の素子形
成が容易になる。なお、図７のフローチャートので示
す固相成長方法も可能である。即ち、結晶欠陥の選択エ
ッチング後にａ−Ｓｉ膜を形成して、レーザアニール等
で加熱してもよい。これにより、表面を一層平坦化する
ことができる。
【００３０】（３）本発明の第３及び第４の実施の形態 図１３（ａ）〜（ｄ）は、第３の形態に係る結晶成長方
法を示す断面図である。上記第１及び第２の形態と異な
るところは、不純物捕獲層を設けていることである。ま
ず、図１３（ａ）に示すように、ガラス基板２１上に膜
厚約２００ｎｍのシリコン酸化膜２２を形成する。さら
に、膜厚約２０ｎｍのａ−Ｓｉ膜を形成した後、例え
ば、２２０ｍＪ，３３０ｍＪのエネルギの２段階でａ−
Ｓｉ膜にレーザ光を照射してアニールし、結晶粒径約１
０ｎｍのｐ−Ｓｉ膜（不純物捕獲層）２３を形成する。
なお、レーザ光の照射時、温度は１４１０℃程度になる
が、必要なレーザ光のエネルギはレーザ照射装置により
異なる。
法を示す断面図である。上記第１及び第２の形態と異な
るところは、不純物捕獲層を設けていることである。ま
ず、図１３（ａ）に示すように、ガラス基板２１上に膜
厚約２００ｎｍのシリコン酸化膜２２を形成する。さら
に、膜厚約２０ｎｍのａ−Ｓｉ膜を形成した後、例え
ば、２２０ｍＪ，３３０ｍＪのエネルギの２段階でａ−
Ｓｉ膜にレーザ光を照射してアニールし、結晶粒径約１
０ｎｍのｐ−Ｓｉ膜（不純物捕獲層）２３を形成する。
なお、レーザ光の照射時、温度は１４１０℃程度になる
が、必要なレーザ光のエネルギはレーザ照射装置により
異なる。
【００３１】次いで、図１３（ｂ）に示すように、ｐ−
Ｓｉ膜２３上に膜厚約５０ｎｍのａ−Ｓｉ膜２４とＮｉ
膜２５とを順に形成した後、図１３（ｃ）に示すよう
に、温度５５０℃，４時間の加熱処理を行い、ａ−Ｓｉ
膜２４にＮｉを拡散させるとともにｐ−Ｓｉ膜２４ａを
固相成長させる。次に、図１３（ｄ）に示すように、Ｎ
ｉ膜２５を除去した後、レーザアニールを加えることに
より、さらに固相成長させて、結晶粒径を大きくする。
これにより、素子形成層としてのｐ−Ｓｉ膜２４ｂが作
成される。このとき、加熱によりＮｉは移動し、ｐ−Ｓ
ｉ膜２３に捕獲される。
Ｓｉ膜２３上に膜厚約５０ｎｍのａ−Ｓｉ膜２４とＮｉ
膜２５とを順に形成した後、図１３（ｃ）に示すよう
に、温度５５０℃，４時間の加熱処理を行い、ａ−Ｓｉ
膜２４にＮｉを拡散させるとともにｐ−Ｓｉ膜２４ａを
固相成長させる。次に、図１３（ｄ）に示すように、Ｎ
ｉ膜２５を除去した後、レーザアニールを加えることに
より、さらに固相成長させて、結晶粒径を大きくする。
これにより、素子形成層としてのｐ−Ｓｉ膜２４ｂが作
成される。このとき、加熱によりＮｉは移動し、ｐ−Ｓ
ｉ膜２３に捕獲される。
【００３２】図１４（ａ）はｐ−Ｓｉ膜（不純物捕獲
層）２３及びｐ−Ｓｉ膜２４ｂ内のＮｉの濃度分布を調
査した結果について示す。横軸は線形目盛りで表した深
さ（ｎｍ）を示し、縦軸は対数目盛りで表したＮｉ濃度
（ｃｍ-3）を示す。なお、比較のため、ｐ−Ｓｉ膜（不
純物捕獲層）２３を有しない試料についても同じ実験を
行い、ｐ−Ｓｉ膜２４ｂ内のＮｉの濃度分布を調査し
た。調査結果を図１４（ｂ）に示す。
層）２３及びｐ−Ｓｉ膜２４ｂ内のＮｉの濃度分布を調
査した結果について示す。横軸は線形目盛りで表した深
さ（ｎｍ）を示し、縦軸は対数目盛りで表したＮｉ濃度
（ｃｍ-3）を示す。なお、比較のため、ｐ−Ｓｉ膜（不
純物捕獲層）２３を有しない試料についても同じ実験を
行い、ｐ−Ｓｉ膜２４ｂ内のＮｉの濃度分布を調査し
た。調査結果を図１４（ｂ）に示す。
【００３３】調査結果によれば、多量のＮｉがｐ−Ｓｉ
膜（不純物捕獲層）２３中に捕獲されており、その分だ
けｐ−Ｓｉ膜２４ｂ内のＮｉ濃度が低下している。比較
例と比べて効果が著しい。更に、ラマン散乱測定の結
果、結晶の品質も良好であることが確認された。以上の
ように、第３の形態によれば、ａ−Ｓｉ膜２４の下に形
成したｐ−Ｓｉ膜（不純物捕獲層）２３に、ａ−Ｓｉ膜
２４を固相成長させて形成したｐ−Ｓｉ膜２４ａ中のＮ
ｉを加熱により移動させて捕獲している。これにより、
ｐ−Ｓｉ膜２４ａ中からＮｉが除かれる。これにより、
ｐ−Ｓｉ膜２４ｂに形成されたトランジスタ等のリーク
電流を低減することができる。
膜（不純物捕獲層）２３中に捕獲されており、その分だ
けｐ−Ｓｉ膜２４ｂ内のＮｉ濃度が低下している。比較
例と比べて効果が著しい。更に、ラマン散乱測定の結
果、結晶の品質も良好であることが確認された。以上の
ように、第３の形態によれば、ａ−Ｓｉ膜２４の下に形
成したｐ−Ｓｉ膜（不純物捕獲層）２３に、ａ−Ｓｉ膜
２４を固相成長させて形成したｐ−Ｓｉ膜２４ａ中のＮ
ｉを加熱により移動させて捕獲している。これにより、
ｐ−Ｓｉ膜２４ａ中からＮｉが除かれる。これにより、
ｐ−Ｓｉ膜２４ｂに形成されたトランジスタ等のリーク
電流を低減することができる。
【００３４】また、ｐ−Ｓｉ膜２４ａを固相成長させた
後、レーザ光の照射によりｐ−Ｓｉ膜２４ａを加熱して
いるため、ｐ−Ｓｉ膜２４ｂの結晶粒径を大きくして、
ｐ−Ｓｉ膜２４ｂの結晶性を向上させることができる。
これにより、ｐ−Ｓｉ膜２４ｂに形成されたトランジス
タ等のキャリアの移動度を大きくして抵抗を低減し、か
つオン電流を増加させることができる。
後、レーザ光の照射によりｐ−Ｓｉ膜２４ａを加熱して
いるため、ｐ−Ｓｉ膜２４ｂの結晶粒径を大きくして、
ｐ−Ｓｉ膜２４ｂの結晶性を向上させることができる。
これにより、ｐ−Ｓｉ膜２４ｂに形成されたトランジス
タ等のキャリアの移動度を大きくして抵抗を低減し、か
つオン電流を増加させることができる。
【００３５】なお、上記では、不純物捕獲層として、ｐ
−Ｓｉ膜２４ａ又は２４ｂに対して異なる結晶欠陥の密
度，分布又は大きさを有するｐ−Ｓｉ膜２３を用いてい
るが、第４の形態として、図１５に示すように、ｐ−Ｓ
ｉ膜２４ａ又は２４ｂに対して異なる格子定数を有する
半導体層、例えばＳｉＧｅ膜２６を用いることも可能で
ある。
−Ｓｉ膜２４ａ又は２４ｂに対して異なる結晶欠陥の密
度，分布又は大きさを有するｐ−Ｓｉ膜２３を用いてい
るが、第４の形態として、図１５に示すように、ｐ−Ｓ
ｉ膜２４ａ又は２４ｂに対して異なる格子定数を有する
半導体層、例えばＳｉＧｅ膜２６を用いることも可能で
ある。
【００３６】この場合も、ｐ−Ｓｉ膜２４ｂ中のＮｉ濃
度分布は、上記第３の形態と同様、図１６（ａ）に示す
ようになる。即ち、ＳｉＧｅ膜２６にＮｉが捕獲され、
ｐ−Ｓｉ膜２４ｂ中のＮｉ濃度を低減させることができ
る。なお、図１６（ｂ）はＳｉＧｅ膜２６を有しない試
料についての実験結果である。 （４）本発明の第５の実施の形態 図１７（ａ）〜（ｄ）は、第５の形態に係る結晶成長方
法を示す断面図である。上記第３及び第４の形態と異な
るところは、固相成長させたＮｉを含有するｐ−Ｓｉ膜
２８上に不純物捕獲層としてリンを含有するｐ−Ｓｉ膜
２９を形成していることである。
度分布は、上記第３の形態と同様、図１６（ａ）に示す
ようになる。即ち、ＳｉＧｅ膜２６にＮｉが捕獲され、
ｐ−Ｓｉ膜２４ｂ中のＮｉ濃度を低減させることができ
る。なお、図１６（ｂ）はＳｉＧｅ膜２６を有しない試
料についての実験結果である。 （４）本発明の第５の実施の形態 図１７（ａ）〜（ｄ）は、第５の形態に係る結晶成長方
法を示す断面図である。上記第３及び第４の形態と異な
るところは、固相成長させたＮｉを含有するｐ−Ｓｉ膜
２８上に不純物捕獲層としてリンを含有するｐ−Ｓｉ膜
２９を形成していることである。
【００３７】まず、図１７（ａ）に示すように、ガラス
基板２１上にシリコン酸化膜２２を形成する。続いて、
上記と同様にしてａ−Ｓｉ膜にＮｉ（不純物）をドープ
させて固相成長させ、ｐ−Ｓｉ膜２８を形成する。この
ときのｐ−Ｓｉ膜２８中のＮｉ濃度分布を図１８（ａ）
に示す。次いで、図１７（ｂ）に示すように、ｐ−Ｓｉ
膜２８上に濃度約１×１０20ｃｍ-3のリンを含有させた
ｐ−Ｓｉ膜（不純物捕獲層）２９をＣＶＤ法により形成
する。
基板２１上にシリコン酸化膜２２を形成する。続いて、
上記と同様にしてａ−Ｓｉ膜にＮｉ（不純物）をドープ
させて固相成長させ、ｐ−Ｓｉ膜２８を形成する。この
ときのｐ−Ｓｉ膜２８中のＮｉ濃度分布を図１８（ａ）
に示す。次いで、図１７（ｂ）に示すように、ｐ−Ｓｉ
膜２８上に濃度約１×１０20ｃｍ-3のリンを含有させた
ｐ−Ｓｉ膜（不純物捕獲層）２９をＣＶＤ法により形成
する。
【００３８】次に、図１７（ｃ）に示すように、レーザ
アニールを加えて加熱することにより、ｐ−Ｓｉ膜２８
内のＮｉをｐ−Ｓｉ膜２９内に移動させてｐ−Ｓｉ膜２
９に捕獲させるとともに、ｐ−Ｓｉ膜２８ａの結晶粒径
を大きく成長させる。次いで、図１７（ｄ）に示すよう
に、ｐ−Ｓｉ膜２９を除去すると、素子形成層の作成が
完了する。このときのｐ−Ｓｉ膜２８ａ中のＮｉ濃度分
布を図１８（ｂ）に示す。即ち、ｐ−Ｓｉ膜２８ａの表
面からＮｉが減少している。更に、ラマン散乱測定の結
果、結晶の品質も良好であることが確認された。
アニールを加えて加熱することにより、ｐ−Ｓｉ膜２８
内のＮｉをｐ−Ｓｉ膜２９内に移動させてｐ−Ｓｉ膜２
９に捕獲させるとともに、ｐ−Ｓｉ膜２８ａの結晶粒径
を大きく成長させる。次いで、図１７（ｄ）に示すよう
に、ｐ−Ｓｉ膜２９を除去すると、素子形成層の作成が
完了する。このときのｐ−Ｓｉ膜２８ａ中のＮｉ濃度分
布を図１８（ｂ）に示す。即ち、ｐ−Ｓｉ膜２８ａの表
面からＮｉが減少している。更に、ラマン散乱測定の結
果、結晶の品質も良好であることが確認された。
【００３９】上記第５の形態によれば、ｐ−Ｓｉ膜２８
上にｐ−Ｓｉ膜（不純物捕獲層）２９形成した後、加熱
によりｐ−Ｓｉ膜２８ａ内のＮｉをｐ−Ｓｉ膜２９内に
移動させてｐ−Ｓｉ膜２９に捕獲させているので、ｐ−
Ｓｉ膜２８ａ内のＮｉを低減させることができる。これ
により、ｐ−Ｓｉ膜２８ａにトランジスタ等を形成した
場合、トランジスタのリーク電流を低減させ、かつ性能
を向上させることができる。
上にｐ−Ｓｉ膜（不純物捕獲層）２９形成した後、加熱
によりｐ−Ｓｉ膜２８ａ内のＮｉをｐ−Ｓｉ膜２９内に
移動させてｐ−Ｓｉ膜２９に捕獲させているので、ｐ−
Ｓｉ膜２８ａ内のＮｉを低減させることができる。これ
により、ｐ−Ｓｉ膜２８ａにトランジスタ等を形成した
場合、トランジスタのリーク電流を低減させ、かつ性能
を向上させることができる。
【００４０】また、ｐ−Ｓｉ膜２９にＮｉを捕獲した
後、ｐ−Ｓｉ膜２９を除去することで、後に加熱処理を
加えた場合でも、ｐ−Ｓｉ膜２８ａ中に再びＮｉが戻る
のを防止することができる。更に、固相成長の後、さら
にレーザアニールを加えてさらに固相成長を行い、結晶
粒径を大きくしているので、ｐ−Ｓｉ膜２８ａ中のキャ
リアの移動度を大きくし、ｐ−Ｓｉ膜２８ａに形成され
たトランジスタの性能を向上させることができる。
後、ｐ−Ｓｉ膜２９を除去することで、後に加熱処理を
加えた場合でも、ｐ−Ｓｉ膜２８ａ中に再びＮｉが戻る
のを防止することができる。更に、固相成長の後、さら
にレーザアニールを加えてさらに固相成長を行い、結晶
粒径を大きくしているので、ｐ−Ｓｉ膜２８ａ中のキャ
リアの移動度を大きくし、ｐ−Ｓｉ膜２８ａに形成され
たトランジスタの性能を向上させることができる。
【００４１】また、不純物捕獲層２９として非常に小さ
い結晶性のｐ−Ｓｉ又は格子定数の異なる半導体、例え
ばＳｉＧｅを用いてもよい。 （５）本発明の第６の実施の形態 図１９（ａ）〜（ｅ）は、第６の形態に係る結晶成長方
法を示す断面図である。上記第５の形態と異なるところ
は、固相成長させたＮｉを含有するｐ−Ｓｉ膜３０を部
分的にエッチングして素子形成領域となる複数のｐ−Ｓ
ｉ膜３０ａにエアアイソレーションした後、ｐ−Ｓｉ膜
３０ａの間に不純物捕獲層としてリンを含有するｐ−Ｓ
ｉ膜３２を埋め込み、そこにＮｉを捕獲していることで
ある。
い結晶性のｐ−Ｓｉ又は格子定数の異なる半導体、例え
ばＳｉＧｅを用いてもよい。 （５）本発明の第６の実施の形態 図１９（ａ）〜（ｅ）は、第６の形態に係る結晶成長方
法を示す断面図である。上記第５の形態と異なるところ
は、固相成長させたＮｉを含有するｐ−Ｓｉ膜３０を部
分的にエッチングして素子形成領域となる複数のｐ−Ｓ
ｉ膜３０ａにエアアイソレーションした後、ｐ−Ｓｉ膜
３０ａの間に不純物捕獲層としてリンを含有するｐ−Ｓ
ｉ膜３２を埋め込み、そこにＮｉを捕獲していることで
ある。
【００４２】まず、図１９（ａ）に示すように、ガラス
基板２１上にシリコン酸化膜２２を形成する。続いて、
上記と同様にしてａ−Ｓｉ膜にＮｉ（不純物）をドープ
させて固相成長させてｐ−Ｓｉ膜３０を形成する。この
ときのｐ−Ｓｉ膜３０中のＮｉ濃度分布を図２０（ａ）
に示す。次いで、図１９（ｂ）に示すように、ｐ−Ｓｉ
膜３０上の素子形成層を形成すべき領域にレジストマス
ク３１を形成した後、レジストマスク３１により選択的
にｐ−Ｓｉ膜３０をエッチングし、除去する。これによ
り、シリコン酸化膜２２上に素子形成層３０ａが残る。
基板２１上にシリコン酸化膜２２を形成する。続いて、
上記と同様にしてａ−Ｓｉ膜にＮｉ（不純物）をドープ
させて固相成長させてｐ−Ｓｉ膜３０を形成する。この
ときのｐ−Ｓｉ膜３０中のＮｉ濃度分布を図２０（ａ）
に示す。次いで、図１９（ｂ）に示すように、ｐ−Ｓｉ
膜３０上の素子形成層を形成すべき領域にレジストマス
ク３１を形成した後、レジストマスク３１により選択的
にｐ−Ｓｉ膜３０をエッチングし、除去する。これによ
り、シリコン酸化膜２２上に素子形成層３０ａが残る。
【００４３】まず、図１９（ｃ）に示すように、レジス
トマスク３１をそのまま残し、上から濃度約１×１０20
ｃｍ-3のリンを含有させたｐ−Ｓｉ膜（不純物捕獲層）
３２をＣＶＤ法により形成する。素子形成層３０ａの間
にはｐ−Ｓｉ膜３２が埋め込まれる。次いで、レジスト
マスク３１を除去して、リフトオフにより、素子形成層
３０ａの間に埋め込まれたｐ−Ｓｉ膜３２を残す。
トマスク３１をそのまま残し、上から濃度約１×１０20
ｃｍ-3のリンを含有させたｐ−Ｓｉ膜（不純物捕獲層）
３２をＣＶＤ法により形成する。素子形成層３０ａの間
にはｐ−Ｓｉ膜３２が埋め込まれる。次いで、レジスト
マスク３１を除去して、リフトオフにより、素子形成層
３０ａの間に埋め込まれたｐ−Ｓｉ膜３２を残す。
【００４４】次に、図１９（ｄ）に示すように、素子形
成層３０ａ及びｐ−Ｓｉ膜３２表面からレーザ光を照射
して加熱することにより、ｐ−Ｓｉ膜３０ａ内のＮｉを
ｐ−Ｓｉ膜３２内に移動させてｐ−Ｓｉ膜３２に捕獲さ
せるとともに、ｐ−Ｓｉ膜３０ｂの結晶粒径を大きく成
長させる。次いで、図１９（ｅ）に示すように、エッチ
ングレート差を利用してｐ−Ｓｉ膜３２を除去すると、
素子形成層３０ｂの作成が完了する。このときのｐ−Ｓ
ｉ膜３０ｂ中のＮｉ濃度分布を図２０（ｂ）に示す。即
ち、ｐ−Ｓｉ膜３０ｂ内のＮｉ濃度が減少し、２×１０
17ｃｍ-3になった。更に、ラマン散乱測定の結果、結晶
の品質も良好であることが確認された。
成層３０ａ及びｐ−Ｓｉ膜３２表面からレーザ光を照射
して加熱することにより、ｐ−Ｓｉ膜３０ａ内のＮｉを
ｐ−Ｓｉ膜３２内に移動させてｐ−Ｓｉ膜３２に捕獲さ
せるとともに、ｐ−Ｓｉ膜３０ｂの結晶粒径を大きく成
長させる。次いで、図１９（ｅ）に示すように、エッチ
ングレート差を利用してｐ−Ｓｉ膜３２を除去すると、
素子形成層３０ｂの作成が完了する。このときのｐ−Ｓ
ｉ膜３０ｂ中のＮｉ濃度分布を図２０（ｂ）に示す。即
ち、ｐ−Ｓｉ膜３０ｂ内のＮｉ濃度が減少し、２×１０
17ｃｍ-3になった。更に、ラマン散乱測定の結果、結晶
の品質も良好であることが確認された。
【００４５】上記第６の形態によれば、素子形成領域と
なる複数のｐ−Ｓｉ膜３０ａにエアアイソレーションし
た後、ｐ−Ｓｉ膜３０ａの間に不純物捕獲層としてリン
を含有するｐ−Ｓｉ膜３２を埋め込み、そこにＮｉを捕
獲しているので、ｐ−Ｓｉ膜３０ｂ内のＮｉを低減させ
ることができる。これにより、ｐ−Ｓｉ膜３０ｂにトラ
ンジスタ等を形成した場合、トランジスタのリーク電流
を低減させ、かつ性能を向上させることができる。
なる複数のｐ−Ｓｉ膜３０ａにエアアイソレーションし
た後、ｐ−Ｓｉ膜３０ａの間に不純物捕獲層としてリン
を含有するｐ−Ｓｉ膜３２を埋め込み、そこにＮｉを捕
獲しているので、ｐ−Ｓｉ膜３０ｂ内のＮｉを低減させ
ることができる。これにより、ｐ−Ｓｉ膜３０ｂにトラ
ンジスタ等を形成した場合、トランジスタのリーク電流
を低減させ、かつ性能を向上させることができる。
【００４６】また、ｐ−Ｓｉ膜３２にＮｉを捕獲した
後、ｐ−Ｓｉ膜３２を除去することで、後に加熱処理を
加えた場合でも、ｐ−Ｓｉ膜３０ｂ中に再びＮｉが戻る
のを防止することができる。更に、固相成長の後、さら
にレーザアニールを加えてさらに固相成長を行い、結晶
粒径を大きくしているので、ｐ−Ｓｉ膜３０ｂ中のキャ
リアの移動度を大きくし、ｐ−Ｓｉ膜３０ｂに形成され
たトランジスタの性能を向上させることができる。
後、ｐ−Ｓｉ膜３２を除去することで、後に加熱処理を
加えた場合でも、ｐ−Ｓｉ膜３０ｂ中に再びＮｉが戻る
のを防止することができる。更に、固相成長の後、さら
にレーザアニールを加えてさらに固相成長を行い、結晶
粒径を大きくしているので、ｐ−Ｓｉ膜３０ｂ中のキャ
リアの移動度を大きくし、ｐ−Ｓｉ膜３０ｂに形成され
たトランジスタの性能を向上させることができる。
【００４７】また、不純物捕獲層３２として非常に小さ
い結晶性のｐ−Ｓｉ又は格子定数の異なる半導体、例え
ばＳｉＧｅを用いてもよい。 （６）本発明の第７の実施の形態 図２１（ａ）〜（ｄ）は、第７の形態に係る結晶成長方
法を示す断面図である。第７の形態の特徴は、素子形成
層となるｐ−Ｓｉ膜３４の上下に不純物捕獲層を形成し
ていることである。第７の形態では、ｐ−Ｓｉ膜３４の
下にＳｉＧｅ膜３３を、ｐ−Ｓｉ膜３４の上にリンを含
有するｐ−Ｓｉ膜３５を形成している。
い結晶性のｐ−Ｓｉ又は格子定数の異なる半導体、例え
ばＳｉＧｅを用いてもよい。 （６）本発明の第７の実施の形態 図２１（ａ）〜（ｄ）は、第７の形態に係る結晶成長方
法を示す断面図である。第７の形態の特徴は、素子形成
層となるｐ−Ｓｉ膜３４の上下に不純物捕獲層を形成し
ていることである。第７の形態では、ｐ−Ｓｉ膜３４の
下にＳｉＧｅ膜３３を、ｐ−Ｓｉ膜３４の上にリンを含
有するｐ−Ｓｉ膜３５を形成している。
【００４８】まず、図２１（ａ）に示すように、ガラス
基板２１上にシリコン酸化膜２２を形成する。続いて、
膜厚約２０ｎｍのＳｉＧｅ膜（不純物捕獲層）３３と膜
厚約５０ｎｍのａ−Ｓｉ膜とを順に形成した後、上記と
同様にしてａ−Ｓｉ膜にＮｉ（不純物）をドープさせて
固相成長させ、ｐ−Ｓｉ膜３４を形成する。このときの
ｐ−Ｓｉ膜３４中のＮｉ濃度分布を図２２（ａ）に示
す。
基板２１上にシリコン酸化膜２２を形成する。続いて、
膜厚約２０ｎｍのＳｉＧｅ膜（不純物捕獲層）３３と膜
厚約５０ｎｍのａ−Ｓｉ膜とを順に形成した後、上記と
同様にしてａ−Ｓｉ膜にＮｉ（不純物）をドープさせて
固相成長させ、ｐ−Ｓｉ膜３４を形成する。このときの
ｐ−Ｓｉ膜３４中のＮｉ濃度分布を図２２（ａ）に示
す。
【００４９】次いで、図２１（ｂ）に示すように、ｐ−
Ｓｉ膜３４上に濃度約１×１０20ｃｍ-3のリンを含有さ
せたｐ−Ｓｉ膜（不純物捕獲層）３５をＣＶＤ法により
形成する。次に、図２１（ｃ）に示すように、レーザア
ニールを加えて加熱することにより、ｐ−Ｓｉ膜３４内
のＮｉをＳｉＧｅ膜３３内及びｐ−Ｓｉ膜３５内に移動
させてＳｉＧｅ膜３３内及びｐ−Ｓｉ膜３５内に捕獲さ
せるとともに、ｐ−Ｓｉ膜３４ａの結晶粒径を大きく成
長させる。
Ｓｉ膜３４上に濃度約１×１０20ｃｍ-3のリンを含有さ
せたｐ−Ｓｉ膜（不純物捕獲層）３５をＣＶＤ法により
形成する。次に、図２１（ｃ）に示すように、レーザア
ニールを加えて加熱することにより、ｐ−Ｓｉ膜３４内
のＮｉをＳｉＧｅ膜３３内及びｐ−Ｓｉ膜３５内に移動
させてＳｉＧｅ膜３３内及びｐ−Ｓｉ膜３５内に捕獲さ
せるとともに、ｐ−Ｓｉ膜３４ａの結晶粒径を大きく成
長させる。
【００５０】次いで、図２１（ｄ）に示すように、ｐ−
Ｓｉ膜３５を除去すると、素子形成層３４ａの作成が完
了する。このときのｐ−Ｓｉ膜３４ａ中のＮｉ濃度分布
を図２２（ｂ）に示す。即ち、ｐ−Ｓｉ膜３４ａのＮｉ
濃度が減少し、１×１０17ｃｍ-3以下になった。更に、
ラマン散乱測定の結果、結晶の品質も良好であることが
確認された。
Ｓｉ膜３５を除去すると、素子形成層３４ａの作成が完
了する。このときのｐ−Ｓｉ膜３４ａ中のＮｉ濃度分布
を図２２（ｂ）に示す。即ち、ｐ−Ｓｉ膜３４ａのＮｉ
濃度が減少し、１×１０17ｃｍ-3以下になった。更に、
ラマン散乱測定の結果、結晶の品質も良好であることが
確認された。
【００５１】上記第７の形態によれば、素子形成層とな
るｐ−Ｓｉ膜３４の上下に不純物捕獲層３３，３５を形
成しているので、ｐ−Ｓｉ膜３４ａ内のＮｉを低減させ
ることができる。これにより、ｐ−Ｓｉ膜３４ａにトラ
ンジスタ等を形成した場合、トランジスタのリーク電流
を低減させ、かつ性能を向上させることができる。ま
た、ｐ−Ｓｉ膜３５にＮｉを捕獲した後、ｐ−Ｓｉ膜３
３を除去することで、後に加熱処理を加えた場合でも、
ｐ−Ｓｉ膜３４ａ中に再び戻るＮｉ量を低減させること
ができる。
るｐ−Ｓｉ膜３４の上下に不純物捕獲層３３，３５を形
成しているので、ｐ−Ｓｉ膜３４ａ内のＮｉを低減させ
ることができる。これにより、ｐ−Ｓｉ膜３４ａにトラ
ンジスタ等を形成した場合、トランジスタのリーク電流
を低減させ、かつ性能を向上させることができる。ま
た、ｐ−Ｓｉ膜３５にＮｉを捕獲した後、ｐ−Ｓｉ膜３
３を除去することで、後に加熱処理を加えた場合でも、
ｐ−Ｓｉ膜３４ａ中に再び戻るＮｉ量を低減させること
ができる。
【００５２】更に、固相成長の後、さらにレーザアニー
ルを加えてさらに固相成長を行い、結晶粒径を大きくし
ているので、ｐ−Ｓｉ膜３４ａ中のキャリアの移動度を
大きくし、ｐ−Ｓｉ膜３４ａに形成されたトランジスタ
の性能を向上させることができる。また、不純物捕獲層
３３，３５として非常に小さい結晶性のｐ−Ｓｉ又は格
子定数の異なる半導体、例えばＳｉＧｅを用いてもよ
い。
ルを加えてさらに固相成長を行い、結晶粒径を大きくし
ているので、ｐ−Ｓｉ膜３４ａ中のキャリアの移動度を
大きくし、ｐ−Ｓｉ膜３４ａに形成されたトランジスタ
の性能を向上させることができる。また、不純物捕獲層
３３，３５として非常に小さい結晶性のｐ−Ｓｉ又は格
子定数の異なる半導体、例えばＳｉＧｅを用いてもよ
い。
【００５３】なお、上記実施の形態では、ａ−Ｓｉ膜に
故意にＮｉを導入しているが、最初からａ−Ｓｉ膜に不
純物（軽元素や金属元素）が存在する場合にも有効であ
る。また、本発明の結晶成長方法における不純物の除去
方法を、固相成長したｐ−Ｓｉ膜に適用しているが、Ｃ
ＶＤ法により成長したｐ−Ｓｉ膜にも適用することが可
能である。
故意にＮｉを導入しているが、最初からａ−Ｓｉ膜に不
純物（軽元素や金属元素）が存在する場合にも有効であ
る。また、本発明の結晶成長方法における不純物の除去
方法を、固相成長したｐ−Ｓｉ膜に適用しているが、Ｃ
ＶＤ法により成長したｐ−Ｓｉ膜にも適用することが可
能である。
【００５４】
【発明の効果】以上のように、本発明によれば、アモル
ファスシリコン膜（ａ−Ｓｉ膜）を加熱し、固相成長さ
せて形成したポリシリコン膜（ｐ−Ｓｉ膜）中に存在す
る結晶欠陥を選択的にエッチングしている。ａ−Ｓｉ膜
中に不純物（軽元素や重金属元素）が存在している場
合、その不純物が固相成長の加熱時やレーザアニールの
冷却時に結晶粒界等に集積する。従って、選択エッチン
グにより結晶欠陥をエッチングすることで、ｐ−Ｓｉ膜
中から不純物が除去され、これにより、ｐ−Ｓｉ膜に形
成されたトランジスタ等のリーク電流を低減することが
できる。
ファスシリコン膜（ａ−Ｓｉ膜）を加熱し、固相成長さ
せて形成したポリシリコン膜（ｐ−Ｓｉ膜）中に存在す
る結晶欠陥を選択的にエッチングしている。ａ−Ｓｉ膜
中に不純物（軽元素や重金属元素）が存在している場
合、その不純物が固相成長の加熱時やレーザアニールの
冷却時に結晶粒界等に集積する。従って、選択エッチン
グにより結晶欠陥をエッチングすることで、ｐ−Ｓｉ膜
中から不純物が除去され、これにより、ｐ−Ｓｉ膜に形
成されたトランジスタ等のリーク電流を低減することが
できる。
【００５５】また、結晶欠陥のエッチング後に再びｐ−
Ｓｉ膜を加熱することにより、結晶粒径を更に大きくし
てエッチング跡の凹部を平坦化することができる。又
は、結晶欠陥のエッチング後にａ−Ｓｉ膜で被覆するこ
とにより、エッチング跡の凹部を埋めて表面を平坦化す
ることができる。これにより、素子形成層への素子の形
成が容易になる。
Ｓｉ膜を加熱することにより、結晶粒径を更に大きくし
てエッチング跡の凹部を平坦化することができる。又
は、結晶欠陥のエッチング後にａ−Ｓｉ膜で被覆するこ
とにより、エッチング跡の凹部を埋めて表面を平坦化す
ることができる。これにより、素子形成層への素子の形
成が容易になる。
【００５６】更に、ｐ−Ｓｉ膜を固相成長させる工程の
後に、レーザ光の照射によりｐ−Ｓｉ膜を加熱すること
により、該ｐ−Ｓｉ膜の結晶粒径を大きくして、ｐ−Ｓ
ｉ膜の結晶性を向上させることができる。これにより、
ｐ−Ｓｉ膜に形成されたトランジスタ等のキャリアの移
動度を大きくして抵抗を低減し、かつオン電流を増加さ
せ、応答速度の向上を図ることができる。
後に、レーザ光の照射によりｐ−Ｓｉ膜を加熱すること
により、該ｐ−Ｓｉ膜の結晶粒径を大きくして、ｐ−Ｓ
ｉ膜の結晶性を向上させることができる。これにより、
ｐ−Ｓｉ膜に形成されたトランジスタ等のキャリアの移
動度を大きくして抵抗を低減し、かつオン電流を増加さ
せ、応答速度の向上を図ることができる。
【００５７】
【図１】本発明の第１の実施の形態に係る結晶成長方法
の工程順序について示すフローチャートである。
の工程順序について示すフローチャートである。
【図２】本発明の第１の実施の形態に係る結晶成長方法
について示す断面図（その１）である。
について示す断面図（その１）である。
【図３】本発明の第１の実施の形態に係る結晶成長方法
について示す断面図（その２）である。
について示す断面図（その２）である。
【図４】本発明の第１の実施の形態に係る結晶成長方法
における素子形成層内のＮｉ濃度分布を示す図である。
における素子形成層内のＮｉ濃度分布を示す図である。
【図５】本発明の第１の実施の形態に係る結晶成長方法
におけるｐ−Ｓｉ膜の表面状態を示す結晶薄膜写真であ
る。
におけるｐ−Ｓｉ膜の表面状態を示す結晶薄膜写真であ
る。
【図６】本発明の第１の実施の形態に係る結晶成長方法
におけるｐ−Ｓｉ膜の表面状態を示す結晶薄膜写真であ
る。
におけるｐ−Ｓｉ膜の表面状態を示す結晶薄膜写真であ
る。
【図７】本発明の第２の実施の形態に係る結晶成長方法
の工程順序について示すフローチャートである。
の工程順序について示すフローチャートである。
【図８】本発明の第２の実施の形態に係る結晶成長方法
について示す断面図（その１）である。
について示す断面図（その１）である。
【図９】本発明の第２の実施の形態に係る結晶成長方法
について示す断面図（その２）である。
について示す断面図（その２）である。
【図１０】本発明の第２の実施の形態に係る結晶成長方
法における素子形成層内のＮｉ濃度分布を示す図であ
る。
法における素子形成層内のＮｉ濃度分布を示す図であ
る。
【図１１】本発明の第２の実施の形態に係る結晶成長方
法におけるｐ−Ｓｉ膜の表面状態を示す結晶薄膜写真で
ある。
法におけるｐ−Ｓｉ膜の表面状態を示す結晶薄膜写真で
ある。
【図１２】本発明の第２の実施の形態に係る結晶成長方
法におけるｐ−Ｓｉ膜の表面状態を示す結晶薄膜写真で
ある。
法におけるｐ−Ｓｉ膜の表面状態を示す結晶薄膜写真で
ある。
【図１３】本発明の第３の実施の形態に係る結晶成長方
法について示す断面図である。
法について示す断面図である。
【図１４】本発明の第３の実施の形態に係る結晶成長方
法における素子形成層内のＮｉ濃度分布を示す図であ
る。
法における素子形成層内のＮｉ濃度分布を示す図であ
る。
【図１５】本発明の第４の実施の形態に係る結晶成長方
法について示す断面図である。
法について示す断面図である。
【図１６】本発明の第４の実施の形態に係る結晶成長方
法における素子形成層内のＮｉ濃度分布を示す図であ
る。
法における素子形成層内のＮｉ濃度分布を示す図であ
る。
【図１７】本発明の第５の実施の形態に係る結晶成長方
法について示す断面図である。
法について示す断面図である。
【図１８】本発明の第５の実施の形態に係る結晶成長方
法における素子形成層内のＮｉ濃度分布を示す図であ
る。
法における素子形成層内のＮｉ濃度分布を示す図であ
る。
【図１９】本発明の第６の実施の形態に係る結晶成長方
法について示す断面図である。
法について示す断面図である。
【図２０】本発明の第６の実施の形態に係る結晶成長方
法における素子形成層内のＮｉ濃度分布を示す図であ
る。
法における素子形成層内のＮｉ濃度分布を示す図であ
る。
【図２１】本発明の第７の実施の形態に係る結晶成長方
法について示す断面図である。
法について示す断面図である。
【図２２】本発明の第７の実施の形態に係る結晶成長方
法における素子形成層内のＮｉ濃度分布を示す図であ
る。
法における素子形成層内のＮｉ濃度分布を示す図であ
る。
１，１１，２１ ガラス基板、 ２，６，１２，２４ ａ−Ｓｉ膜、 ２ａ，１２ａ，１２ｂ，２４ａ，２４ｂ，２８，３０，
３０ａ，３４ ｐ−Ｓｉ膜、 ３，１３，２５ Ｎｉ膜、 ４，１４ａ，１４ｂ 結晶粒、 ５，１５ａ，１５ｂ 結晶粒界、 ７，１２ｃ，２８ａ，３０ｂ，３４ａ ｐ−Ｓｉ膜（素
子形成層）、 ２２ シリコン酸化膜、 ２３ ｐ−Ｓｉ膜（不純物捕獲層）、 ２６，３３ ＳｉＧｅ膜（不純物捕獲層）、 ２９，３２，３５ リンを含有するｐ−Ｓｉ膜（不純物
捕獲層）、 ３１ レジストマスク。
３０ａ，３４ ｐ−Ｓｉ膜、 ３，１３，２５ Ｎｉ膜、 ４，１４ａ，１４ｂ 結晶粒、 ５，１５ａ，１５ｂ 結晶粒界、 ７，１２ｃ，２８ａ，３０ｂ，３４ａ ｐ−Ｓｉ膜（素
子形成層）、 ２２ シリコン酸化膜、 ２３ ｐ−Ｓｉ膜（不純物捕獲層）、 ２６，３３ ＳｉＧｅ膜（不純物捕獲層）、 ２９，３２，３５ リンを含有するｐ−Ｓｉ膜（不純物
捕獲層）、 ３１ レジストマスク。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20
Claims (4)
- 【請求項１】 基板上に第１のアモルファスシリコン膜
を形成する工程と、 前記第１のアモルファスシリコン膜を加熱し、第１のポ
リシリコン膜を固相成長させる工程と、 前記第１のポリシリコン膜中に存在する結晶欠陥を選択
的にエッチングする工程と、 前記第１のポリシリコン膜上に第２のアモルファスシリ
コン膜を形成する工程と、 前記第２のアモルファスシリコン膜を加熱して、第２の
ポリシリコン膜を固相成長させる工程とを含むことを特
徴とする結晶成長方法。 - 【請求項２】 前記ポリシリコン膜又は前記第２のアモ
ルファスシリコン膜の加熱はレーザ光の照射によること
を特徴とする請求項１に記載の結晶成長方法。 - 【請求項３】 前記ポリシリコン膜を固相成長させる工
程の後であって前記結晶欠陥を選択的にエッチングする
工程の前に、レーザ光の照射により前記ポリシリコン膜
を加熱し、該ポリシリコン膜の結晶粒径を大きくする工
程を含むことを特徴とする請求項１又は２に記載の結晶
成長方法。 - 【請求項４】 前記固相成長させる前のアモルファスシ
リコン膜に、濃度１×１０17ｃｍ-3以上のニッケル又は
銅をドープすることを特徴とする請求項１乃至３のいず
れかに記載の結晶成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27122395A JP3350319B2 (ja) | 1995-10-19 | 1995-10-19 | 結晶成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27122395A JP3350319B2 (ja) | 1995-10-19 | 1995-10-19 | 結晶成長方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002122414A Division JP2002373859A (ja) | 2002-04-24 | 2002-04-24 | 結晶成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09115831A JPH09115831A (ja) | 1997-05-02 |
| JP3350319B2 true JP3350319B2 (ja) | 2002-11-25 |
Family
ID=17497073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27122395A Expired - Fee Related JP3350319B2 (ja) | 1995-10-19 | 1995-10-19 | 結晶成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3350319B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3830623B2 (ja) * | 1997-07-14 | 2006-10-04 | 株式会社半導体エネルギー研究所 | 結晶性半導体膜の作製方法 |
| KR100325629B1 (ko) * | 1998-12-19 | 2002-08-21 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘-박막트랜지스터소자 및 그 제조방법, |
| KR100317638B1 (ko) * | 1999-03-19 | 2001-12-22 | 구본준, 론 위라하디락사 | 폴리실리콘 박막트랜지스터 소자 및 그 제조방법 |
| KR20030058543A (ko) * | 2001-12-31 | 2003-07-07 | 비오이 하이디스 테크놀로지 주식회사 | 다결정질 실리콘 박막 트랜지스터의 제조 방법 |
| JP5063867B2 (ja) * | 2005-04-21 | 2012-10-31 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
| US8471255B2 (en) | 2009-08-27 | 2013-06-25 | Sharp Kabushiki Kaisha | Bottom-gate thin-film transistor having a multilayered channel and method for manufacturing same |
-
1995
- 1995-10-19 JP JP27122395A patent/JP3350319B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09115831A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488000A (en) | Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer | |
| JP3306258B2 (ja) | 半導体装置の製造方法 | |
| US7419860B2 (en) | Method of fabricating a semiconductor thin film | |
| Murley et al. | An investigation of laser annealed and metal-induced crystallized polycrystalline silicon thin-film transistors | |
| JP2616741B2 (ja) | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 | |
| US6716726B2 (en) | Thin film semiconductor device containing polycrystalline Si—Ge alloy and method for producing thereof | |
| US20090140255A1 (en) | Crystalline Semicondutor Film and Method for Manufacturing the Same | |
| JP4026191B2 (ja) | シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法 | |
| JP3350319B2 (ja) | 結晶成長方法 | |
| JPWO2005119788A1 (ja) | 電界効果トランジスタおよびその製造方法 | |
| Ishihara et al. | Location-control of large Si grains by dual-beam excimer-laser and thick oxide portion | |
| US20050227421A1 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| JP2755185B2 (ja) | Ｓｏｉ基板 | |
| JP3357707B2 (ja) | 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法 | |
| JPH06301056A (ja) | 薄膜半導体装置の製造方法 | |
| JP2002373859A (ja) | 結晶成長方法 | |
| JP2800743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3307021B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3545104B2 (ja) | 薄膜半導体の作製方法 | |
| JP3269730B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JP3048829B2 (ja) | 半導体装置の製造方法 | |
| JPH023539B2 (ja) | ||
| JPH07273339A (ja) | 薄膜半導体装置の製造方法 | |
| EP1577932A2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020903 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130913 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |