KR20000059990A - 멀티플 인터럽트 처리 방법 - Google Patents

Abstract

멀티플 인터럽트 처리 방법에 관한 것으로 특히 어느 한 순간에 동시에 발생하는 멀티플 인터럽트를 효과적으로 처리하기에 적당하도록 한 멀티플 인터럽트 처리 방법에 관한 것이다. 이와 같은 멀티플 인터럽트 처리 방법은 순차적으로 발생하는 복수개의 인터럽트 소스들의 상태 정보를 제 1 상태 레지스터에 저장하는 단계, 상기 제 1 상태 레지스터에 저장되는 상기 인터럽트 소스들의 상태 정보를 임의의 클럭만큼 딜레이시켜 제 2 상태 레지스터에 저장하는 단계, 상기 제 1, 제 2 상태 레지스터에 저장된 상기 인터럽트 소스들의 상태 정보를 비교한후 상기 인터럽트를 처리하는 단계로 이루어진다.

Description

멀티플 인터럽트 처리 방법{Method for processing multiple interrupt}

본 발명은 멀티플 인터럽트 처리 방법에 관한 것으로 특히 어느 한 순간에 동시에 발생하는 멀티플 인터럽트를 효과적으로 처리하기에 적당하도록 한 멀티플 인터럽트 처리 방법에 관한 것이다.

인터럽트란 실행중이던 프로그램을 일시 중단하고, 다른 프로그램을 실행하는 것으로 실행중이던 프로그램의 중단 계기가 되는 것은 외부 인터럽트(하드웨어 인터럽트라고 한다)와 내부 인터럽트(소프트웨어 인터럽트 또는 트랩이라고도 한다)가 있다.

외부 인터럽트는 실행 중의 프로그램과는 관계없이 타이머, 키보드, 통신 등 주변 기기로부터의 인터럽트 요구 신호로 발생한다. 이들은 프로그램에서 받아들임을 마스크(무시)할 수 있으나, 대개의 중앙처리부(Central Processing Unit : 이하, CPU라 약칭 함)에는 이외에 마스크할 수 없는 인터럽트가 설치되어 있다.

한편 내부 인터럽트는 프로그램상에서 통상의 서브루턴 처럼 사용할 수 있도록 프로그래머에게 개방되어 있는 것 외에, 특권 위반, 미정의 명령 페치(fetch) 제로, 나눗셈 등의 프로그램의 명세상 혹은 실행 결과에 의한 인터럽트 및 싱글 스텝 인터럽트가 CPU의 명세로서 설치되어 있다.

일반적인 인터럽트 처리 순서는 1) 인터럽트 요인 발생, 2) 인터럽트 요구 신호를 CPU가 받아 들임, 3) 프로그램 중단(이때 프로그램 카운터 등의 프로그램 재개에 필요한 정보는 보존(SAVE)된다. 이것은 CPU가 자동 실행한다.), 4) 인터럽트 처리 루틴으로 분기(이때, 인터럽트 처리 루틴이 개시된 시점에서는 다음 인터럽트는 받아들여지지 않는(마스크) 상태이므로 다중 인터럽트를 하는 경우는 인터럽트 처리 루틴 속에서 인터럽트 허가 명령을 사용한다.), 5) 인터럽트 요인 분석 및 대응 처리, 6) 레지스터 등을 원래의 상태로 복귀(Clear), 7) 다중 인터럽트가 아닌 경우, 인터럽트 허가 명령으로 마스크 해제, 8) 리턴 명령과 함께 프로그램 카운터 등이 복귀되어, 인터럽트 이전에 실행 중이었던 프로그램 재개의 순서로 진행된다.

그리고, 인터럽트 제어 장치는 키보드나 통신 등의 인터페이스 회로에서 오는 인터럽트 요인으로 되는 신호를 받아, CPU에 인터럽트 요구 신호로서 건네주는 장치로서 첫째, CPU에 인터럽트 벡터를 건네주고, 둘째, 인터럽트 우선 순위를 결정해주며, 셋째, 인터럽트의 마스크와 해제를 실시한다.

이와 같은 기능은 프로그램에 의해 설정되고, 복수 개의 접속이 가능한 것도 있다. 대개의 CPU는 이 컨트롤러가 없더라도 어느 정도의 인터럽트 기능을 가지고 있으므로 소규모 시스템의 경우는 생략하는 일도 있기는 하다. 그리고, 현재 개발되었거나 개발되고 있는 칩들은 대부분 인터럽트를 처리할 수 있는 기능들이 있다.

이 인터럽트를 처리하는 방법을 개략적으로 살펴보면 다음과 같다.

칩 내부에서 인터럽트를 걸 일이 발생하면 인터럽트 상태 레지스터(Status Registor)에 마스킹(Masking)을 해두고 외부의 호스트(CPU)쪽으로 인터럽트를 인에이블(enable)시킨다.

외부의 호스트는 인터럽트가 뜬 것을 감지하고 인터럽트 서비스 루틴으로가서 어떤 인터럽트 인지 판단한후에 그에 맞는 일을 진행시킨다.

이와 같은 개략적인 인터럽트 서비스 방식에서 이슈가 되는 몇가지 문제는 다음과 같다.

우선, 인터럽트를 어떻게 인에이블시킬 것인가 하는 것인데 그와 같은 방법으로는 클럭(clock)과 동기가 되게 인에이블 시키는 방법과 비동기적으로 인에이블 시키는 방법이 있다.

또한, 인터럽트를 언제 클리어 시킬까 하는 것인가 하는 것인데 그와 같은 방법으로는 약속된 클럭 개수 만큼 대기하고 있다가 클리어 시키는 방법과 외부의 호스트가 칩 내부에 있는 인터럽트 상태 레지스터들을 읽으면서 클리어시키는 방법이 있다.

그리고, 인터럽트 라인을 몇개나 사용할 수 있는가 하는 것인데 그와 같은 방법으로는 인터럽트 라인을 한개 혹은 여러개를 사용할 수 있는가에 따라 인터럽트를 처리하는 방법이 달라질 수 있다.

이하, 첨부된 도면을 참조하여 종래 멀티플 인터럽트를 설명하기로 한다.

도 1은 종래 멀티플 인터럽트 처리 장치를 나타낸 블록 구성도이다.

종래 멀티플 인터럽트 처리 장치는 도 1에 나타낸 바와 같이, 마이크로프로세서나 처리기의 내부에 상태 정보를 간직하도록 설계된 상태 레지스터(1)와, 끼어들기의 허용 또는 금지를 제어하는 마스크 레지스터(2)로 구성된 인터럽트 처리 모듈(10)로 이루어진다.

이와 같은 종래 인터럽트 처리 모듈(10)을 이용한 멀티플 인터럽트 처리는 다음과 같다.

인터럽트 처리 모듈(10)에는 N개의 인터럽트 소스(인터럽트 소스 1 내지 인터럽트 소스 N)와 클럭(Clock)이 입력으로 들어오고 외부의 호스트 쪽으로는 인터럽트 신호가 출력된다.

인터럽트 소스 1 내지 인터럽트 소스 N은 Clock의 한 주기 동안만 발생되며, 인터럽트 처리 모듈(10)에서는 이 발생된 인터럽트를 모아서 마스크 레지스터(2)와 비교해서 인터럽트를 인에이블 시킬 것인지를 결정한다.

이때, 외부의 호스트와 인터페이스하기 위해서는 데이터 라인(Data Line)(인터럽트 상태 레지스터(1) 값을 호스트가 읽어 가거나 인터럽트 마스크 레지스터(2)에 원하는 값을 써 넣기 위하여)과 어드레스 라인(Address Line)등이 필요하다.

종래 멀티플 인터럽트 처리 장치에 있어서는 칩의 핀(pin)수가 한정되어 있어서 인터럽트 라인을 하나 밖에 사용할 수 없는 경우에는 인터럽트 상태 레지스터를 호스트에서 읽어가면 곧바로 인터럽트 상태 레시지터를 클리어시켜 주었는데 인터럽트 상태 레지스터를 호스트에서 읽어갈 때 동시에 인터럽트 소스에서 다른 인터럽트가 발생할 경우에는 동시에 발생한 인터럽트는 무시될 수 있는 문제가 있었다.

본 발명은 상기한 바와 같은 종래 멀티플 인터럽트 처리 장치의 문제점들을 해결하기 위하여 안출한 것으로 인터럽트 처리 모듈에 각각의 인터럽트 소스에서 발생한 인터럽트를 모아서 처리하기 위한 블럭을 하나 더 구성하여 동시에 발생하는 인터럽트를 효과적으로 처리할 수 있는 멀티플 인터럽트 처리 방법을 제공하는데 그 목적이 있다.

도 1은 종래 인터럽트 처리 장치를 나타낸 블록 구성도

도 2는 본 발명 인터럽트 처리 장치를 나타낸 블록 구성도

도 3은 본 발명 인터럽트 발생 타이밍도

도 4는 본 발명 인터럽트 클리어 제 1 타이밍도

도 5는 본 발명 인터럽트 클리어 제 2 타이밍도

도 6은 도 2에 나타낸 바와 같은 인터럽트 블록에서의 인터럽트 처리를 초고속 집적 회로 하드웨어 기술 언어 코드로 나타낸 도면

*도면의 주요부분에 대한 부호의 설명*

11 : 제 1 상태 레지스터 12 : 제 2 상태 레지스터

13 : 마스크 레지스터 20 : 인터럽트 처리 모듈

본 발명 멀티플 인터럽트 처리 방법은 순차적으로 발생하는 복수개의 인터럽트 소스들의 상태 정보를 제 1 상태 레지스터에 저장하는 단계, 상기 제 1 상태 레지스터에 저장되는 상기 인터럽트 소스들의 상태 정보를 임의의 클럭만큼 딜레이시켜 제 2 상태 레지스터에 저장하는 단계, 상기 제 1, 제 2 상태 레지스터에 저장된 상기 인터럽트 소스들의 상태 정보를 비교한후 상기 인터럽트를 처리하는 단계로 이루어진다.

이하, 첨부된 도면을 참조하여 본 발명 멀티플 인터럽트 처리 방법을 설명하기로 한다.

도 2는 본 발명 인터럽트 처리 장치를 나타낸 블록 구성도이다.

본 발명 인터럽트 처리 장치는 순차적으로 발생하는 복수개의 인터럽트 소스들의 상태 정보를 저장하는 제 1 상태 레지스터(11)와, 상기 제 1 상태 레지스터 (11)에 저장되는 상기 인터럽트 소스들의 상태 정보를 임의의 클럭(Clock)만큼 딜레이시켜 저장하는 제 2 상태 레지스터(12)와, 끼어들기의 허용 또는 금지를 제어하는 마스크 레지스터(13)로 구성된 인터럽트 처리 모듈(20)로 이루어진다.

이와 같은 본 발명 인터럽트 처리 장치를 이용한 인터럽트 처리 방법을 설명하기로 한다.

인터럽트 처리 모듈(20)에는 N개의 인터럽트 소스(인터럽트 소스 1 내지 인터럽트 소스 N)와 클럭이 입력으로 들어오고 외부의 호스트 쪽으로는 인터럽트 신호가 출력되고, 인터럽트 소스 1 내지 인터럽트 소스 N이 클럭의 한 주기 동안만 발생되는 것은 종래와 동일하다.

하지만, 인터럽트 처리 모듈(20)에 클럭의 한 주기 동안에 임의의 개수의 인터럽트가 발생되면 인터럽트 처리 모듈(20)에서는 이 발생된 인터럽트들을 모아서 인터럽트 마스크 레지스터(13)와 비교해서 인터럽트를 인에이블 시킬 것인지 말것인지를 결정하게 된다.

이때, 상기 인터럽트들은 제 1 상태 레지스터(11) 뿐만 아니라 제 2 상태 레지스터(12)로도 입력되도록 하는데 이때는 상기 제 1 상태 레지스터(11)에 입력되는 시간보다 임의의 클럭(예를 들면 1 클럭)만큼 딜레이되어 인터럽트 소스가 입력되도록 한다.

그리고, 상기 제 2 상태 레지스터(12)에서는 각각의 인터럽트 소스를 저장한다음 마스크 레지스터(13)와 상기 인터럽트 소스에 대한 인터럽트를 인에이블 시킬 것인가를 비교, 결정한다.

비교 결과 인에이블 시킬것으로 결정되면 외부의 호스트는 제 2 인터럽트 상태 레지스터(12)를 읽어가고 자동적으로로 인터럽트를 클리어시킨다.

도 3은 본 발명 인터럽트 발생 타이밍도이고, 도 4는 본 발명 인터럽트 클리어 제 1 타이밍도이다.

클럭의 한 주기동안 복수개의 인터럽트 소스에서 복수개의 인터럽트가 발생하면(인터럽트 소스 1-N), 제 1 상태 레지스터의 인터럽트 상태 신호(IRQStatusC)가 하이(High)로 표시되고 인터럽트도 동시에 하이(High)가 되는 것을 알 수 있다.

이때, 제 2 상태 레지스터의 인터럽트 상태 신호(IRQStatusD)는 한 클럭 뒤에 하이(High)가 된다.

종래의 경우에는 인터럽트 상태 레지스터를 읽어가면 곧바로 인터럽트 상태 레지스터를 클리어 시켜 주었는데 이렇게 하면 멀티플 상태의 인터럽트 상태 레지스터를 읽어 갈때 동시에 인터럽트 소스에서 다른 인터럽트가 발생되면 그때 발생되는 인터럽트는 무시될 수 있다. 이것을 방지하기 위하여 제 2 상태 레지스터의 인터럽트 상태 신호(IRQStatusD)를 제 1 상태 레지스터의 인터럽트 상태 신호 (IRQStatusC)보다 1 클럭 뒤에 하이가 되도록 하는 것이다.

이때, 제 2 상태 레지스터의 IRQStatusD라는 것을 하나 더 두고 클리어 (Clear) 신호가 떳을 때 제 1 상태 레지스터의 IRQStatusC와 배타적 논리합 (exclusive OR) 연산하면 인터럽트를 빼먹지 않을 수 있는 것이다.

인터럽트가 뜬다는 것은 그 비트에 해당하는 마스크 레지스터가 '1'(High)인 경우에 한 한다. 또한 인터럽트는 제 1 상태 레지스터의 값들중 어느 한 비트만이라도 '1'이 되면 인에이블 된다(도 6의 VHDL 코드중에서 nIRQ＜=OrVector (IRQStatusC) 참조).

즉, 도 4에 나타낸 바와 같은 인터럽트 클리어 타이밍도를 살펴보면 외부의 호스트가 인터럽트 신호를 인지하고 칩내부에 있는 인터럽트 상태 레지스터를 읽어갈때의 타이밍도이다. 호스트가 상태 레지스터를 읽는 순간에 클리어 신호가 발생되고 그에 따라 IRQStatusC와 IRQStatusD를 배타적 논리합하여 그 결과 값을 제 1 상태 레지스터에 저장하고 이렇게 하여 IRQStatusC와 IRQStatusD의 값이 같을 경우 '0'으로 되고,결과적으로 인터럽트는 클리어된다.

도 5는 본 발명 인터럽트 클리어 제 2 타이밍도이다.

본 발명 인터럽트 클리어 제 2 타이밍도는 IRQStatusD를 사용하지 않은 경우를 비교하고자 하는 것으로, 우선 외부의 호스트 쪽으로 인터럽트가 발생한 상태이고 호스트가 상태 레지스터를 읽어 간다고 할 경우, 호스트가 상태 레지스터를 읽어가기 바로 전의 클럭에서 어떤 모듈이 인터럽트를 발생시켰다면 클리어 신호와 동시에 그 모듈에 할당된 IRQStatuC 레지스터(도 2에서의 제 1 상태 레지스터)의 비트가 '1'(하이)로 될 것이다.(도 5의 21번)

이때, IRQStatusD라는 것이 없으면 곧바로 22으로 나타낸 바와 같이 IRQStatuC 레지스터가 클리어('0'(LOW)으로) 되어서 결과적으로 그 인터럽트를 호스트에 알려줄 수 없게 된다(호스트로 가는 상태 레지스터의 값은 클리어의 21로 나타낸 시점의 값이 된다. 즉, 새로 뜬 인터럽트의 정보는 실려 있지 않게 된다.).

그러나, IRQStatuD 레지스터(제 2 상태 레지스터)가 있는 경우에는 IRQStatuC 레지스터와 IRQStatuD 레지스터를 배타적 논리합 하면 결과적으로 IRQStatuC에는 그 비트가 '1'로 남아 있게 된다. 즉 인터럽트는 클리어되지 않고 계속 인에이블 상태로 되어서 호스트가 계속해서 인터럽트를 처리할 수 있도록 한다.

도 6은 도 2에 나타낸 바와 같은 인터럽트 블록에서의 인터럽트 처리를 초고속 집적 회로 하드웨어 기술 언어(VHSIC hardware description language) 코드로 나타낸 도면이다.

도 6에서보면 IRQSize라는 변수가 있는데 이것은 인터럽트 소스의 개수이다.

본 발명에 따른 멀티플 인터럽트 처리 방법에 있어서는 다음과 같은 효과가 있다.

첫째, 칩의 핀수가 한정되어 있어 인터럽트 라인을 하나 밖에 사용할 수 없는 경우에 발생하는 모든 인터럽트와 특히 동시에 발생한 인터럽트에 대하여 빼먹지 않고 효과적으로 인터럽트 처리를 할 수 있다.

둘째, SD(Standard Definition) 원 칩(One Chip)과 같이 칩 안에 있는 여러 모듈(트랜지스터, 디코더, VDP(Video Display Processor)등)에서 인터럽트를 발생시킬 경우 인터럽트 처리 블록에서 이 인터럽트를 외부의 호스트가 빼먹지 않고 모두 처리할 수 있다.

Claims (4)

1. 순차적으로 발생하는 복수개의 인터럽트 소스들의 상태 정보를 제 1 상태 레지스터에 저장하는 단계;

   상기 제 1 상태 레지스터에 저장되는 상기 인터럽트 소스들의 상태 정보를 임의의 클럭만큼 딜레이시켜 제 2 상태 레지스터에 저장하는 단계;

   상기 제 1, 제 2 상태 레지스터에 저장된 상기 인터럽트 소스들의 상태 정보를 비교한후 상기 인터럽트를 처리하는 단계로 이루어지는 것을 특징으로 하는 멀티플 인터럽트 처리 방법.
2. 제 1 항에 있어서. 상기 제 1, 제 2 상태 레지스터에 저장된 상기 인터럽트 소스들의 상태 정보를 비교한후 상기 제 1 상태 레지스터에 저장한다음 상기 인터럽트를 처리하는 것을 특징으로 하는 멀티플 인터럽트 처리 방법.
3. 제 1 항에 있어서 상기 제 1, 제 2 상태 레지스터에 저장된 상기 인터럽트 소스들의 상태 정보를 비교한후 상기 인터럽트를 처리할 때 상기 제 1, 제 2 상태 레지스터의 값이 하이 (High)일 경우에 상기 인터럽트를 처리함과 동시에 상기 인터럽트를 클리어하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 멀티플 인터럽트 처리 방법
4. 제 3 항에 있어서, 상기 인터럽트를 처리하기 바로 전에 임의의 인터럽트 소스에서 새로운 인터럽트가 발생하면 상기 인터럽트와 상기 임의의 인터럽트를 처리하기 위한 인에이블 동작을 계속적으로 실시하는 것을 특징으로 하는 멀티플 인터트 처리 방법.