KR20000053485A - 집적회로 패키지 - Google Patents

집적회로 패키지 Download PDF

Info

Publication number
KR20000053485A
KR20000053485A KR1020000001612A KR20000001612A KR20000053485A KR 20000053485 A KR20000053485 A KR 20000053485A KR 1020000001612 A KR1020000001612 A KR 1020000001612A KR 20000001612 A KR20000001612 A KR 20000001612A KR 20000053485 A KR20000053485 A KR 20000053485A
Authority
KR
South Korea
Prior art keywords
chip
sensitive adhesive
heat spreader
adhesive
pressure
Prior art date
Application number
KR1020000001612A
Other languages
English (en)
Other versions
KR100330614B1 (ko
Inventor
디블에릭피
존슨에릭에이
필립스레이몬드에이2세
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR20000053485A publication Critical patent/KR20000053485A/ko
Application granted granted Critical
Publication of KR100330614B1 publication Critical patent/KR100330614B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

금속 열 분산기(heat spreader)를 반도체 칩에 본딩시키는 향상된 본딩 시스템을 제공하는 것으로서, 적용된 두 가지의 점착제 시스템은 높은 결합강도를 보이는 제 1 점착제와 높은 열 전도성을 보이는 제 2 점착제를 포함한다.

Description

집적회로 패키지{METHOD OF IMPROVED CAVITY BGA CIRCUIT PACKAGE}
본 발명은 특히 볼 그리드 어레이(Ball Grid Array : BGA)와 함께 사용되는 열 분산기 상호접속부(Heat Spreader Interconnection)에 대한 칩의 열 성능을 향상시키기 위한 것이다.
알려진 바와 같이, 현대의 집적회로 패키지는 종종 금속 열 분산기 또는 싱크(Sink)에 결합된 반도체 칩을 포함한다. 전형적으로 금속 열 분산기는 에폭시 수지 또는 플라스틱으로 만들어진 회로화 칩 캐리어(Circuitiged Chip Carrier)에 또는 그 위에 부착된다. 회로화 캐리어의 개구부는 칩의 뒷면 또는 비활성 측면이 전형적으로 에폭시와 함께 열 분산기에 직접 결합되도록 해준다. 어떤 다른 에폭시 또는 수지 덩어리가 사용되어 칩뿐만아니라 칩을 캐리어 상의 리드(Lead)에 전기 접속시키기 위해 존재하는 어떠한 금속 와이어라도 캡슐형으로 밀봉시켜준다.
칩 캐리어/열 분산기 조립체는 볼 그리드 어레이(BGA)를 구비할 수 있다. 알려진 바와 같이, BGA는 디바이스가 전자 시스템에서 다른 디바이스로 접속 및 통신되도록 해준다. 디바이스를 또 다른 회로 카드에 접속시키기 위해, 듀얼-인-라인(Dual-in-line) 패키지와는 달리 BGA는 상기 접속을 이루기 위해 솔더 범퍼 어레이(an Array of Solder Bumps)를 사용한다. 핀 접속은 매우 높은 밀도에서는 수행하기 어렵지만 BGA로는 가능하다. 부가적으로 회로 라인의 길이는 핀형 접속부보다 BGA에서 더 짧으며, 이것은 캐쉬(Cache)로서 사용된 SRAM을 위해 특히 중요하다. I/O에 대한 커패시턴스와 원가는 PGA에 대한 BGA의 또 다른 장점이다.
플라스틱으로 만들어진 베이스를 갖는 BGA는 종종 열 성능이 중요시되는 용도에 선택된다. 플라스틱은 일반적으로 열 성능이 나쁘다. 칩의 냉각능을 향상시키기 위하여 BGA는 칩을 "칩다운(Chip down)" 방향에 장착할 수 있도록 해주는 공동(Cavity)을 가질 수 있다. BGA의 "칩다운" 방향은 칩/BGA 조립체를 열 분산기에 직접 접속시켜 주고, 직접 접속의 부분으로서의 열 분산기는 칩을 지지하는 캐리어 상면에 점착되어 있다. 열 분산기는 종종 디바이스의 열 소산 소자로서만 작용하겠지만, 성능을 향상시키기 위해 열 싱크를 열 분산기에 부착할 수 있다.
칩을 금속 열 분산기에 안정하게 결합시키기 위해 점착제가 사용된다. 금속 열 분산기의 기능이 칩의 작동에 의해 발생된 열을 소산시키는 것이므로 점착제는 높은 열 전도성을 가질 것이 필요하다. 점착제는 또한 열 분산기의 금속에 높은 결합강도를 가져야 한다.
점착제는 우수한 열전도성, 칩에 대한 우수한 점착성 결함강도 및 금속에 우수한 점착강도를 가져야 한다. 상기와 같은 각각의 특성을 원하는 정도까지 보이는 점착제는 비교적 극소수이다. 칩이 커지는 경향과 사이즈 뿐 아니라 소비전력의 점에서 보면 상기 요건은 갈수록 엄격해지고 있다. 따라서 상기 요건 모두를 만족시키는 하나의 점착제를 선택한다는 것은 매우 어렵게 되고 있다.
높은 열 전도성을 보이는 점착제는 상당량 충전되어 칩과 열 분산기간의 기계적 점착성을 나쁘게 한다. 또한 열 분산기는 전형적으로 다른 금속으로 도금되거나 또는 표면 마무리를 보존하기 위해 염화물로 처리할 수 있는 구리로 만들어진다. 상기한 표면처리는 종종 점착제에 대한 계면 결합강도를 감소시킨다. 점착제의 결과적인 감소를 완화시키기 위해 보다 우수한 점착 특성을 갖는 보조 점착 층을 추가할 수 있다. 이 추가 점착 층은 전체 결합 두께를 증가시키고 또 계면저항을 추가시킴으로써 결합의 열 저항을 일정하게 증가시킨다.
따라서 패키지의 열 저항을 상당히 증가시키지는 않고 증가된 스트레스를 수용할 수 있는 공동 BGA로 사용할 수 있으며, 제조하기 간단하고 저렴하며 신규하고 향상된 본딩 시스템이 필요하게 되는 것이다.
본 발명에 따라서 향상된 본딩 시스템이 금속 열 분산기를 반도체 칩에 결합시키기 위해 제공되는데, 형성된 결합은 칩 부착의 강한 기계적 일체성과 계면결합을 보증해주는 한편, 결합의 열 성능을 향상시켜준다. 단일 점착제는 두 개의 서로 다른 표면을 점착시키고, 또 높은 열 전도성과 증가된 결합강도를 함께 제공하는데 항상 적정할 수는 없기 때문에 각각 독특한 특성을 가진 두 가지의 점착 시스템을 사용하여 종래의 점착 문제를 극복한다. 본 발명의 한 실시예에서, 열 전도성은 낮지만 기계적 결합강도는 높은 제 1 점착제가 열 분산기와 같은 열 소산 소자와 칩 사이의 높은 계면 스트레스 영역에 점착되어 있고, 열 전도성은 높지만 결합강도는 낮은 제 2 점착제가 칩의 나머지 접속표면에 점착되어 있다.
즉 한 실시예에서, 열 분산기의 접속표면의 제 1 부분은 강한 결합력을 제공하는 제 1 점착제로 코팅되고, 칩 바로 근처에 위치하는 접속표면의 제 2 부분은 제 1 점착제에 의해 코팅되지 않고 남게 된다. 이러한 제 2 부분에는 증가된 열 전도성을 제공하는 제 2 점착제를 적용한다. 칩이 열 분산기에 부착되면, 칩의 나머지 부분은 제 2 점착제에 의해 점착된다. 따라서 칩과 열 분산기의 접속계면은 계면의 제 1 부분이 증가된 결합강도와 유연성을 보증하고, 제 2 점착제는 칩으로부터 분산기로의 열 전도성을 향상시키도록 형성된다.
도 1은 본 발명의 제 1 실시예의 개략적인 단면도,
도 2는 본 발명의 제 2 실시예의 개략적인 단면도,
도 3은 칩이 볼 그리드 어레이에 의해 지지된 본 발명의 한 실시예의 개략적인 단면도.
도면의 주요 부분에 대한 부호의 설명
10 : 열 분산기/칩 조립체 12 : 열 분산기
14 : 칩 16 : 제 1 점착제
18 : 제 2 점착제 20,22 : 접속표면
24 : 볼 그리드 어레이 26 : 칩 캐리어
28 : 공동 30 : 본드
32 : 글로브
본 발명은 특히 볼 그리드 어레이(Ball Grid Array : BGA) 상호접속부를 갖는 집적회로 패키지의 사용과 형성 시에 열 분산기와 하나 또는 그 이상의 칩 사이에 향상된 상호접속부를 제공한다. 또한 본 발명은 우수한 점착강도와 낮은 열 저항을 보이는 두 가지 점착제를 사용하여 칩을 열 분산기에 점착하는 것을 제공한다. 특히 점착제는 열 분산기의 접속표면에 적용하는데, 칩의 접속표면의 제 1 부분은 전도성이 낮은 점착제와 접촉하여 점착되고, 칩의 접속표면의 제 2 부분은 전도성이 높은 점착제와 접촉하여 점착된다.
도 1은 본 발명의 향상된 열 분산기와 칩의 조립체(10)를 도시한 것이다. 열 분산기(12)는 칩의 작동 중에 발생된 열을 소산시키기 위한 것이다. 열 분산기(12)는 구리와 같은 고전도성 금속으로 형성되지만, 고전도성으로 알려진 다른 금속, 예로서 후에 아노다이징(Anodizing) 또는 크롬산염 치환처리와 같이 전형적으로 표면 처리되는 알루미늄이나 니켈 등도 사용할 수 있는 것으로 본다. 도 1에서 칩(14)은 열 분산기에 점착되어 있다.
칩(14)의 작동 중에는 열이 발생한다. 이 열은 기능을 적절하게 지속시키기 위해서 칩(14)으로부터 소산되어야 한다. 열을 소산시키는 중에도 칩(14)은 열 분산기(12)에 여전히 안정하게 결합되어 있어야 한다. 그렇지 않으면, 칩과 열 분산기간의 결합에 균열이 생기고 피로가 쌓여 결국 고장나게 된다. 열 분산기(12)와 칩(14)을 열 전도성은 감소시키지 않으면서 서로 안정하게 부착시켜 주는 결합력을 얻기 위하여 두 가지의 점착제를 사용하고 또 열 분산기(12)의 특정 구역에만 적용한다. 제 1 점착제(16)는 전도성은 낮지만 결합강도는 높다. 이러한 점착제의 일례는 구리에 바람직하게 결합되는 마스터본드 슈프림(Masterbond Supreme) 10 AOHT이다. 높은 결합강도로 인하여 열 분산기와 제 1 점착제간의 계면에서의 이판현상(Delamination)이 현저히 감소되어 계면 스트레스에 대한 수용능이 커진다.
제 2 점착제(18)는 에이블본드(Ablebond) 965-1L과 같은 고전도성 점착제이다. 제 2 점착제와 기타 상당량 충전된 에폭시는 칩(14)의 작동 중에 발생된 열을 용이하게 열 분산기(12)에 전도시킨다. 제 2 점착제(18)는 열 전도성을 위한 것이지만, 상기 종류의 점착제는 제 1 점착제와 같이 금속 열 분산기(12)에 점착되는 것이 아니다. 즉 제 1 점착제(16)는 강한 결합력을 위해 적용하고, 제 2 점착제(18)는 열 전도성을 향상시키기 위해 적용하는 것이다.
도 1에 도시된 바와 같이, 제 1 및 제 2 점착제는 열 분산기의 접속표면(20)에 적용하되 양자의 점착제가 열 분산기(12)와 칩(14)에 접촉하여 강한 결합력과 높은 열 전도성을 갖는 조립체를 형성하도록 한다. 조립체를 형성하기 위하여, 열 분산기의 접속표면(20)은 제 2 점착제(18)가 코팅되는 영역을 제외하고는 제 1 점착제(16)로 코팅한다. 도 1의 실시예에서, 제 1 점착제(16)의 코팅은 제 2 점착제(18)의 코팅 주위를 둘러싸고 있다. 즉 칩(14)을 열 분산기(12)에 점착하면, 칩(14)의 접속표면(22)의 외부 가장자리 부분은 제 1 점착제 (16)와 접촉하여 점착되고, 칩(14)의 접속표면(22)의 나머지 중앙부분은 제 2 점착제(18)로 코팅된 열 분산기(12)의 접속표면(20)의 영역에 점착된다.
도 2에 도시된 다른 실시예에서, 제 1 점착제(16)는 열 분산기(12)의 접속표면(20)의 일부에 적용하여 코팅되지 않은 열 분산기 접속표면(20)의 내부 부분은 제 2 점착제(18)가 적용될 수 있도록 하고 있다. 제 2 점착제를 위해 지정된 접속영역은 이에 따라서 코팅되고, 칩(14)은 점착제와 접촉하도록 놓는다. 제 2 점착제(18)는 칩(14)이 놓일 때, 제 2 점착제의 일부가 제 1 점착제(16) 위로 흘러 올라오거나 또는 그 상면으로 압출되도록 적용한다. 즉 이 실시예에서는 칩(14)이 제 2 점착제(18)와 실질적으로 접촉하여 점착되고, 다시 열 분산기(12)와 제 1 점착제(16)의 상면에 점착된다.
도 3은 본 발명의 특수용도를 도시한 것이다. 도시된 바와 같이, 칩에 대한 열 분산기의 향상된 상호접속부가 명확성을 기하기 위해 생략했지만 전술한 바와 같이 적용한 것으로 해석하면 되는 점착제 층을 가지면서 볼 그리드 어레이(BGA)와 함께 사용되고 있음을 알 수 있다. BGA는 통상적인 표면장착 제품이다. BGA는 종종 고대역폭 부품의 표면장착용으로 사용되고 있다. 열 성능이 중요시되는 용도에서는 공동(28)을 갖는 패키지가 이용된다.
도 3에 잘 도시된 바와 같이, BGA(24)는 통상의 수단에 의해 칩 캐리어(26)에 부착되어 있다. 칩 캐리어(26)는 FR4와 같은 글라스-에폭시 또는 어떠한 다른 잘 알려진 캐리어 물질로 형성될 수 있다. 칩 캐리어(26)는 공동을 가지고 있고, 그 공동을 통하여 칩이 열 분산기(12)에 부착된다.
본 발명의 향상된 공동 BGA 조립체를 형성하기 위하여, 칩(14)은 전술한 바와 같이 열 분산기(12)에 결합한다. 고강도 제 1 점착제(16)는 칩의 접속표면의 일부를 결합시키고, 고전도성 점착제는 칩의 접속표면의 나머지 부분을 결합시킨다. 이 실시예에서, 열 분산기(12)는 금속판이다. 다음에 칩(14)은 보호용 캡슐형인 글로브(32, Glob)에 캡슐형으로 밀봉될 수 있는 와이어 본드(30)에 의해 칩 캐리어의 프린트 회로기판에 와이어링된다. 이에 따라서 향상된 열 성능을 갖는 BGA가 본 발명에 의해 제공되는 것이다.
반도체 칩을 열 싱크에 점착시키는데 사용되는 열 점착제는 잘 알려져 있으며, 그와 같은 어떠한 점착제도 제 1 및 제 2 점착제를 형성하는데 본 발명에 따라서 사용될 수 있다. 잘 알려진 열 점착제로는 에폭시 수지, 아크릴 수지 및 실리콘 수지를 예로 들 수 있다. 이러한 수지는 전형적으로 은, 알루미늄, 질산 알루미늄 또는 열 전도성을 향상시키는 기타 입자, 섬유 또는 합성물과 같은 열 전도성 충전제를 더 많이 또는 더 적게 하여 함께 충전된다. 물론 제 1 접착제(16)는 전술한 바와 같이 칩 또는 다이(14)와 열 분산기(12)간의 향상된 전반적 결합강도를 조장하기 때문에, 제 1 점착제(16)는 열 분산기(12)에 높은 결합강도를 보이는 것으로 선택해야 한다.
특정 패키지 디자인에서 당면하게되는 계면 스트레스와 열 부하에 대한 조건은 결합될 칩과 열 분산기의 성질과 사이즈에 따라 변하기 때문에, 제 1 점착제(16)와 제 2 점착제(18)를 형성하는데 선택된 점착제의 결합강도와 열 전도성에 대한 특별한 요구조건은 없다. 그러나 중요한 것은 제 2 점착제(18)는 제 1 점착제(16)에 비해 높은 열 전도성을 갖는 것으로 선택해야하는 것이며, 제 2 점착제(18)의 결합강도는 그 차이로 인하여 거의 절충될 것으로 인정된다. 제 2 점착제(18)의 열 전도성은 제 1 점착제(16)에 비해 적어도 약 10%, 바람직하게는 적어도 약 25%, 더욱 바람직하게는 적어도 약 50% 높다.
본 발명에 따라서 두 가지의 별개의 점착제가 사용되기 때문에, 제 1 점착제는 제 2 점착제에 비해 열 전도성에 대해서는 관련이 적은 것으로 선택할 수 있으며, 마찬가지로 제 2 점착제는 제 1 점착제에 비해 결합강도에 대해서는 관련이 적은 것으로 선택할 수 있다. 그 결과, 특정 용도에 사용하기 위한 특수한 점착제 시스템을 디자인하는 데에는 융통성이 좋아진다. 이것은 각각의 점착제 시스템을 기하학적 위치의 관점에서 주문식 디자인이 가능하기 때문이며, 두 가지의 서로 다른 점착제를 적정치의 결합강도를 제공하기 위해 적용하여 전반적 점착성 결합부의 열 전도성을 최대화할 수 있는 것이다. 더욱이 두 가지의 점착제는 종래 기술의 디자인처럼 우수한 결합강도 뿐 아니라 우수한 열 전도성을 가질 필요가 없으므로, 특정 용도에 사용하기 위한 점착제를 선택하는 관점에서는 선택 폭이 넓어진다. 이로써 종래 기술에 비해 더 강하고 더 값싼 본딩 시스템을 개발할 수 있게 된다.
본 발명의 적합한 실시예에서, 특수 집적회로 패키지에서의 제 1 및 제 2 점착제는 에폭시 수지로 형성된다. 에폭시 수지, 특히 열 에폭시 수지 점착제(높은 열 전도성을 보이는 에폭시 수지 점착제)는 해당 분야에서 잘 알려져 있다. 이러한 점착제의 일부는 특히 실리콘으로 만들어진 반도체 칩에 대해 높은 결합강도를 보이는 것으로 알려져 있으며, 또 다른 것은 금속에 대해 높은 결합강도를 보이는 것으로 알려져 있다. 본 발명에는 어떠한 점착제도 사용할 수 있다. 적합한 에폭시 점착제의 예는 965 에폭시, 8213 에폭시 및 240 에폭시이다. 에폭시 965는 애블레스틱(Ablestik)에서 시판하는 잘 알려진 은 금속충전 열 에폭시 수지이다. 에폭시 8213은 높은 열 전도성과 낮은 열 팽창 계수를 위해 임의로 구리분말로 충전된 높은 유리 전이온도와 낮은 습기 흡수력을 보이는 브로미네이티드 에폭시 크레오졸 노발락(Brominated Epoxy Creosol Novalac)이다. 에폭시 240은 딕소트로픽(thixotropic) 솔벤트 기본 에폭시 노발락 수지이다.
이상 본 발명을 단 몇 가지의 실시예를 참조하여 상세히 설명했지만, 이들은 첨부된 특허청구범위의 영역을 제한하거나 한정하는 것이 아니다. 당업자는 부가적인 수정과 그에 따른 장점을 용이하게 발견할 수 있을 것이다. 따라서 본 발명은 가장 넓은 관점에서 특정 세부사항, 대표장치 또는 상술한 실시예에 제한되지 않으며, 발명적 개념의 정신과 영역 내에서는 그에 대한 수정이 이루어질 수 있다.
높은 열 전도성과 높은 결합강도를 각각 갖는 서로 다른 두 가지의 점착제를 사용하여 점착함으로써 패키지의 열 저항을 상당히 증가시키지는 않고 증가된 스트레스를 수용할 수 있는 공동 BGA로 사용할 수 있으며, 제조하기 간단하고 저렴하며 신규하고 향상된 본딩 시스템을 제공할 수 있게 된다.

Claims (10)

  1. 칩 접속표면(a Chip Connection Surface)을 갖는 반도체 칩과, 열 분산기 접속표면(a Heat-Spreader Connection Surface)를 갖는 금속 열 분산기와, 그리고 상기 칩을 상기 열 분산기에 점착시키는 점착성 본드를 포함하는 집적회로 패키지에 있어서,
    상기 점착성 본드가 상기 칩 접속표면의 제 1 부분과 상기 열 분산기 접속표면의 제 1 부분에 부착된 제 1 점착제와, 그리고 상기 칩 접속표면의 제 2 부분과 상기 열 분산기 접속표면의 제 2 부분에 부착된 제 2 점착제를 포함하되, 상기 제 2 점착제는 상기 제 1 점착제에 비해 높은 열 전도성과 낮은 결합강도를 갖는 집적회로 패키지.
  2. 제 1 항에 있어서,
    공동(a Cavity)을 갖는 상기 열 분산기에 부착된 칩 캐리어와, 상기 칩을 수용하는 칩 수용공동을 형성하기 위해 상기 캐리어 공동과 통신하는 공동을 가지며, 상기 칩에 부착된 볼 그리드 어레이(a Ball Grid Array)와, 그리고 상기 칩을 상기 칩 캐리어에 부착시키는 본딩 패드를 더 포함하는 집적회로 패키지.
  3. 제 2 항에 있어서,
    상기 칩은 캡슐밀봉형 물질로 된 글로브(a Glob)에 의해 상기 칩 캐리어에 더 부착되어 있는 집적회로 패키지.
  4. 제 3 항에 있어서,
    상기 열 분산기는 상기 캐리어 상에 지지된 접점 패드인 집적회로 패키지.
  5. 제 1 항에 있어서,
    상기 제 1 점착제 층은 에폭시 수지로 형성되는 집적회로 패키지.
  6. 제 5 항에 있어서,
    상기 제 2 점착제 층은 에폭시 수지로 형성되는 집적회로 패키지.
  7. 반도체 칩, 금속 열 분산기 및 그 사이의 점착제 덩어리를 포함하는 집적회로 패키지에 있어서,
    상기 점착제 덩어리는 제 1 점착제와, 제 1 점착제보다 열 전도성은 높고 결합강도는 낮은 제 2 점착제를 포함하며, 상기 점착제 덩어리는 상기 제 1 점착제가 상기 칩을 상기 열 분산기에 점착시키는 제 1 구역과, 상기 제 2 점착제가 상기 칩을 상기 열 분산기에 점착시키는 제 2 구역을 규정하는(Define) 집적회로 패키지.
  8. 제 7 항에 있어서,
    상기 제 2 점착제의 열 전도성은 상기 제 1 점착제의 열 전도성보다 적어도 10% 높은 집적회로 패키지.
  9. 제 8 항에 있어서,
    상기 제 2 점착제의 열 전도성은 상기 제 1 점착제의 열 전도성보다 적어도 25% 높은 집적회로 패키지.
  10. 제 9 항에 있어서,
    상기 제 2 점착제의 열 전도성은 상기 제 1 점착제의 열 전도성보다 적어도 50% 높은 집적회로 패키지.
KR1020000001612A 1999-01-27 2000-01-14 집적회로 패키지 KR100330614B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/238,872 US6040631A (en) 1999-01-27 1999-01-27 Method of improved cavity BGA circuit package
US09/238,872 1999-01-27
US9/238,872 1999-01-27

Publications (2)

Publication Number Publication Date
KR20000053485A true KR20000053485A (ko) 2000-08-25
KR100330614B1 KR100330614B1 (ko) 2002-03-29

Family

ID=22899674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000001612A KR100330614B1 (ko) 1999-01-27 2000-01-14 집적회로 패키지

Country Status (6)

Country Link
US (1) US6040631A (ko)
KR (1) KR100330614B1 (ko)
CN (1) CN1123925C (ko)
HK (1) HK1029660A1 (ko)
MY (1) MY115937A (ko)
SG (1) SG89309A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995476B2 (en) * 1998-07-01 2006-02-07 Seiko Epson Corporation Semiconductor device, circuit board and electronic instrument that include an adhesive with conductive particles therein
JP2001144230A (ja) * 1999-11-11 2001-05-25 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6621168B2 (en) * 2000-12-28 2003-09-16 Intel Corporation Interconnected circuit board assembly and system
US20040061222A1 (en) * 2002-09-30 2004-04-01 Jin-Chuan Bai Window-type ball grid array semiconductor package
US6867977B2 (en) * 2002-12-30 2005-03-15 Intel Corporation Method and apparatus for protecting thermal interfaces
US20060060980A1 (en) * 2004-09-22 2006-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Ic package having ground ic chip and method of manufacturing same
US20060065387A1 (en) * 2004-09-28 2006-03-30 General Electric Company Electronic assemblies and methods of making the same
US20060273441A1 (en) * 2005-06-04 2006-12-07 Yueh-Chiu Chung Assembly structure and method for chip scale package
KR100871710B1 (ko) * 2007-04-25 2008-12-08 삼성전자주식회사 플립 칩 패키지 및 그 패키지 제조방법
JP5418367B2 (ja) * 2010-03-30 2014-02-19 富士通株式会社 プリント配線板ユニットおよび電子機器
KR20120040536A (ko) * 2010-10-19 2012-04-27 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP5562898B2 (ja) * 2011-04-28 2014-07-30 株式会社東芝 半導体装置およびその製造方法
US20130154123A1 (en) * 2011-12-20 2013-06-20 Infineon Technologies Ag Semiconductor Device and Fabrication Method
EP3106438A1 (en) 2015-06-19 2016-12-21 Veolia Water Solutions & Technologies Support Water softening treatment using in-situ ballasted flocculation system
US10083896B1 (en) * 2017-03-27 2018-09-25 Texas Instruments Incorporated Methods and apparatus for a semiconductor device having bi-material die attach layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4903118A (en) * 1988-03-30 1990-02-20 Director General, Agency Of Industrial Science And Technology Semiconductor device including a resilient bonding resin
JPH06283650A (ja) * 1993-03-26 1994-10-07 Ibiden Co Ltd 半導体装置
JP2974552B2 (ja) * 1993-06-14 1999-11-10 株式会社東芝 半導体装置
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
US5844168A (en) * 1995-08-01 1998-12-01 Minnesota Mining And Manufacturing Company Multi-layer interconnect sutructure for ball grid arrays

Also Published As

Publication number Publication date
MY115937A (en) 2003-09-30
CN1262524A (zh) 2000-08-09
SG89309A1 (en) 2002-06-18
KR100330614B1 (ko) 2002-03-29
US6040631A (en) 2000-03-21
HK1029660A1 (en) 2001-04-06
CN1123925C (zh) 2003-10-08

Similar Documents

Publication Publication Date Title
US6285075B1 (en) Integrated circuit package with bonding planes on a ceramic ring using an adhesive assembly
KR100330614B1 (ko) 집적회로 패키지
US7566591B2 (en) Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US6051888A (en) Semiconductor package and method for increased thermal dissipation of flip-chip semiconductor package
US6657311B1 (en) Heat dissipating flip-chip ball grid array
US6317326B1 (en) Integrated circuit device package and heat dissipation device
US6621160B2 (en) Semiconductor device and mounting board
US20170271292A1 (en) High power semiconductor package subsystems
US20040087061A1 (en) Structure and process for reducing die corner and edge stresses in microelectronic packages
JP2008543055A (ja) バックサイド・ヒートスプレッダを用いる集積回路ダイ取り付け
US6084299A (en) Integrated circuit package including a heat sink and an adhesive
US7176563B2 (en) Electronically grounded heat spreader
US6770513B1 (en) Thermally enhanced flip chip packaging arrangement
JP2958380B2 (ja) 半導体装置
US20090079062A1 (en) Semiconductor package and electronic device
JPS6161449A (ja) マルチチップ集積回路パッケ−ジ
JPH06334286A (ja) 回路基板
US20030071347A1 (en) Semiconductor chip packaging device and method of manufacturing the same
KR100203932B1 (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
US6265769B1 (en) Double-sided chip mount package
JP3561671B2 (ja) 半導体装置
JP3372498B2 (ja) 半導体装置
JPH10275879A (ja) 半導体パッケージ
JPH02291154A (ja) ヒートシンク付セラミックパッケージ
KR19990044862A (ko) 열전달 증강 부착 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050124

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee