KR20000052050A - 반도체 소자의 게이트 전극 제조 방법 - Google Patents
반도체 소자의 게이트 전극 제조 방법 Download PDFInfo
- Publication number
- KR20000052050A KR20000052050A KR1019990002851A KR19990002851A KR20000052050A KR 20000052050 A KR20000052050 A KR 20000052050A KR 1019990002851 A KR1019990002851 A KR 1019990002851A KR 19990002851 A KR19990002851 A KR 19990002851A KR 20000052050 A KR20000052050 A KR 20000052050A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- gate
- interface
- semiconductor device
- layers
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 150000002500 ions Chemical class 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 3
- 241000293849 Cordylanthus Species 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 23
- 238000010438 heat treatment Methods 0.000 description 5
- 210000003323 beak Anatomy 0.000 description 4
- 239000012528 membrane Substances 0.000 description 3
- 150000004677 hydrates Chemical class 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- -1 ion ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 게이트 전극을 제조하는 방법에 관한 것으로, 반도체 기판을 열산화하여 게이트 산화막을 성장시키고, 그 위에 연속하여 두 층의 폴리 실리콘막을 증착한 다음, 동시에 패터닝하여 이중막 구조의 게이트 전극 패턴을 형성한다. 다음, 인, 붕소, 질소, 비소 및 그 수화물 등의 이온 불순물을 반도체 기판 및 게이트 전극 패턴에 주입하고, 열처리하여 주입된 이온을 확산시키면, 게이트 전극의 상부막과 하부막의 경계면에 분포하던 이온들이 하부막 쪽으로 확산되어 게이트 전극 패턴에 전극으로서의 역할을 할 수 있게 되고, 반도체 기판에 주입된 이온은 소스 및 드레인 영역을 구획한다. 게이트 전극의 상부막과 하부막의 경계가 외부 공기와 접하는 부분에서는 게이트 전극의 폴리 실리콘의 일부가 산화되어 버즈 비크 영역이 형성될 수 있지만, 게이트 산화막과 게이트 전극의 하부막의 경계면에서는 확산된 이온의 농도가 균일하게 제어되므로, 버즈 비크가 발생하지 않는다.
Description
본 발명은 반도체 소자의 게이트 전극의 제조 방법에 관한 것이다.
일반적으로 반도체 소자의 게이트 전극은 반도체 기판 위에 산화막을 매개로 하여 형성되어 있는데, 이 게이트 전극과 반도체 기판 사이에 인가된 바이어스에 의해서 반도체 기판 표면에 전류의 통로인 채널이 형성되고, 소멸되는 형태로 반도체 소자가 제어된다.
반도체 소자의 게이트 전극의 재료로는 알루미늄 등의 금속 또는 도핑된 폴리 실리콘이 사용된다.
그러면, 종래의 실리콘 게이트 전극을 형성하는 방법을 도 1a 및 도 1b를 참조하여 설명한다.
먼저, 도 1a에서와 같이, 단결정 실리콘 기판(10)을 열산화하여 게이트 산화막(20)을 열 성장시킨다. 열 성장된 게이트 산화막(20) 상부에 반도체 소자의 게이트 전극으로 이용하기 위한 폴리실리콘막을 형성한 다음, 일반적인 리소그래피 (lithography) 공정에 의해 패터닝하여 폴리실리콘 패턴(30)을 형성한다. 다음, 반도체 기판(10)에 소스/드레인 영역을 형성하고 폴리실리콘 패턴(30)을 게이트 전극으로 사용하기 위하여, 인(P), 붕소(B), 질소(N) 또는 비소(As) 등의 불순물 이온을 도핑(doping)한다. 이 단계에서, 주입된 이온은 폴리실리콘 패턴(30)의 표면으로 이동하여 패턴(30)의 표면 저항을 낮춘다.
다음, 도 1b에 도시한 바와 같이, 열처리 공정을 실시하여 주입한 이온을 확산시킴으로서, 반도체 소자의 실리콘 게이트 전극(31)과 소스/드레인 영역(1, 2)을 완성한다. 이때, 주입된 이온은 게이트 전극(31)과 게이트 산화막(20)의 계면 주위에 집중적으로 모이므로, 이후 산화물 형성 및 열처리 시에 게이트 산화막(20)의 성장을 촉진시키는 역할을 한다. 게이트 산화막(20)의 성장은 게이트 전극(31)의 가장자리로부터 안쪽으로 파고 들어오는 형태로 진행되어 게이트 전극(31) 가장자리의 하부의 게이트 산화막(20)이 부풀어 오른 모양의 버즈 비크(bird's beak)가 생기는데, 이는 게이트 전극(31)의 유효 길이(d1)를 감소시킨다. 초미세 소자가 집적화되어 있는 반도체 장치 등에서는 이러한 유효 길이의 감소는 소자의 특성에 치명적이다.
본 발명의 과제는 게이트 전극의 유효 길이가 줄어듦 없이 게이트 전극을 형성하여 소자 특성의 저하를 막는 것이다.
도 1a 및 도 1b는 종래의 기술에 따라 반도체 소자의 게이트 전극을 제조하는 방법을 도시한 공정 순서도이고,
도 2a 내지 도 2c는 본 발명의 실시에에 따라 반도체 소자의 게이트 전극을 제조하는 방법을 도시한 공정 순서도이다.
이러한 과제를 해결하기 위하여, 본 발명에서는 게이트 전극을 이중층의 폴리 실리콘으로 형성한다.
본 발명의 실시예에 따른 반도체 소자의 게이트 전극의 제조 방법에서는 반도체 기판 상에 게이트 산화막을 형성하고, 그 위에 제1 폴리 실리콘막과 제2 실리콘막을 연속하여 증착하고 패터닝하여 이중 적층 구조의 게이트 전극 패턴을 형성한다. 다음, 반도체 기판의 일부 및 게이트 전극 패턴에 이온을 주입한 후, 주입된 이온을 열 확산시켜 각각 소스 및 드레인 영역과 게이트 전극을 형성한다.
여기에서, 제1 폴리 실리콘막은 제2 폴리 실리콘막보다 얇게 형성하는 것이 바람직하다. 또한, 주입되는 이온은 붕소, 인, 비소, 질소 또는 그들의 수화물일 수 있다.
이처럼, 게이트 전극을 이중 적층 구조의 실리콘 박막으로 형성하면, 이온 주입 공정에 이은 후속 열처리 공정시 게이트 산화막의 성장 촉진에 의한 버즈 비크가 발생하는 것이 방지되기 때문에, 게이트 전극의 유효 길이가 감소되지 않는다.
그러면, 첨부된 도면을 참조로 하여 본 발명에 따른 바람직한 실시예를 본 발명의 기술이 속하는 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 자세하게 설명한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따라 반도체 소자의 게이트 전극을 제조하는 방법을 나타낸 공정 순서도이다.
먼저, 도 2a에서와 같이, 단결정 실리콘 반도체 기판(100)을 열산화하여 SiO2막인 게이트 산화막(200)을 성장시킨다. 다음, 열 성장된 게이트 산화막(200) 상부에 제1 폴리 실리콘막과 제2 폴리 실리콘막을 연속적으로 형성하고, 동시에 패터닝하여 이중막(310, 320) 구조의 게이트 전극을 형성한다. 이때, 하부막(310)은 상부막(320)에 비해 얇게 형성하는 것이 바람직하다.
다음, 도 2b에서와 같이, 인, 붕소, 질소, 비소 및 그 수화물 등의 이온 불순물을 반도체 기판(100) 및 게이트 전극에 주입한다. 주입된 이온은 게이트 전극의 상부막(320)의 표면 쪽으로 이동한다. 특히, 상부막(320)과 하부막(310)의 경계면 쪽으로 많이 이동하여 두 막의 경계면에서의 이온 농도가 증가한다.
다음, 도 2c에 도시한 바와 같이, 주입된 이온을 열처리 공정을 실시하여 확산시킴으로써, 반도체 기판(100) 내에 소스 및 드레인 영역(101, 102)을 형성한다. 이 단계에서, 게이트 전극의 상부막(320)과 하부막(310)의 경계면에 분포하던 이온들이 하부막(310) 쪽으로 확산되어 하부막(310) 또한, 전도성을 띄게 되는데, 외부 공기와 접하는 두 막(310, 320)의 경계에서는 게이트 전극의 폴리 실리콘의 일부가 산화되어 버즈 비크 영역(330)이 형성된다.
그러나, 게이트 산화막(200)과 게이트 전극의 하부막(311)의 경계면에서는 확산된 이온의 농도가 균일하게 제어되므로, 버즈 비크가 발생하지 않는다.
따라서, 게이트 전극의 유효 길이(d2)는 감소되지 않는다.
이와 같이, 본 발명에서는 반도체 소자의 게이트 전극을 이중 적층 구조의 실리콘 박막으로 형성함으로써, 이온 주입 공정에 이은 후속 열처리 공정시 게이트 산화막의 성장 촉진에 의한 버즈 비크가 발생하는 것을 방지한다. 결과적으로, 게이트 전극의 유효 길이가 감소되지 않으며, 반도체 소자의 특성을 저하시키는 문제를 제거할 수 있고, 원하는 크기의 초미세형 게이트를 효과적으로 형성할 수 있다.
Claims (3)
- 반도체 기판 상에 게이트 산화막을 형성하는 단계,상기 게이트 산화막 위에 제1 폴리 실리콘막과 제2 실리콘막을 연속하여 증착하는 단계,상기 제1 및 제2 폴리 실리콘막을 패터닝하여 이중 적층 구조의 게이트 전극 패턴을 형성하는 단계,상기 반도체 기판의 일부 및 상기 게이트 전극 패턴에 이온을 주입하는 단계, 및주입된 상기 이온을 열 확산시켜 상기 반도체 기판 및 상기 게이트 전극 패턴에 각각 소스 및 드레인 영역과 게이트 전극을 형성하는 단계를 포함하는 반도체 소자의 게이트 전극 제조 방법.
- 제1항에 있어서,상기 이온은 붕소, 인, 비소, 질소 또는 그들의 수화물인 반도체 소자의 게이트 전극 제조 방법.
- 제1항에서,상기 제1 폴리 실리콘막은 상기 제2 폴리 실리콘막보다 얇게 형성하는 반도체 소자의 게이트 전극 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990002851A KR20000052050A (ko) | 1999-01-29 | 1999-01-29 | 반도체 소자의 게이트 전극 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990002851A KR20000052050A (ko) | 1999-01-29 | 1999-01-29 | 반도체 소자의 게이트 전극 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000052050A true KR20000052050A (ko) | 2000-08-16 |
Family
ID=19572697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990002851A KR20000052050A (ko) | 1999-01-29 | 1999-01-29 | 반도체 소자의 게이트 전극 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000052050A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160071558A (ko) * | 2014-12-11 | 2016-06-22 | 현대다이모스(주) | 다단 수동 변속기 |
-
1999
- 1999-01-29 KR KR1019990002851A patent/KR20000052050A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160071558A (ko) * | 2014-12-11 | 2016-06-22 | 현대다이모스(주) | 다단 수동 변속기 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4103415A (en) | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain | |
US4210993A (en) | Method for fabricating a field effect transistor | |
EP0586835A1 (en) | High speed, low gate/drain capacitance dmos device | |
KR930010987B1 (ko) | 반도체 장치의 소자분리방법 | |
KR860000706A (ko) | 반도체 장치 및 그 제조방법 | |
US6383884B1 (en) | Method of manufacturing semiconductor device | |
EP0077737A2 (en) | Low capacitance field effect transistor | |
EP0671760A2 (en) | A method of fabricating a semiconductor device using high dose implantation | |
JPS6184868A (ja) | 不揮発性半導体記憶装置 | |
KR910003098B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
KR20000052050A (ko) | 반도체 소자의 게이트 전극 제조 방법 | |
JPH11238871A (ja) | 半導体装置 | |
KR960006689B1 (ko) | 반도체소자의 ldd 제조방법 | |
KR100255151B1 (ko) | 플래쉬 이이피롬 셀 제조 방법 | |
JP3818452B2 (ja) | 半導体素子の製造方法 | |
JP2674112B2 (ja) | 半導体装置の製造方法 | |
KR100192596B1 (ko) | 매몰형 트랜지스터 및 그 제조방법 | |
JP2695812B2 (ja) | 半導体装置 | |
JPS6384162A (ja) | 半導体装置の製造方法 | |
KR930011542B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
KR0129234B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
KR100230388B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR100190383B1 (ko) | 콘택홀 식각시 필드 산화막의_식각손상을 방지하기 위한 반도체 소자 제조방법 | |
KR0161384B1 (ko) | 얇은 접합을 갖는 반도체 장치의 제조방법 | |
JPH11243188A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |