KR20000051490A - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20000051490A KR20000051490A KR1019990001988A KR19990001988A KR20000051490A KR 20000051490 A KR20000051490 A KR 20000051490A KR 1019990001988 A KR1019990001988 A KR 1019990001988A KR 19990001988 A KR19990001988 A KR 19990001988A KR 20000051490 A KR20000051490 A KR 20000051490A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- wiring layer
- regions
- region
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims description 22
- 239000010410 layer Substances 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000012535 impurity Substances 0.000 claims abstract description 34
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 238000002161 passivation Methods 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치 및 그 제조방법에 관한 것으로, 이와 같은 반도체 장치는 반도체 기판에 정의된 접지영역과, 상기 접지영역에 대응하는 상기 기판의 바닥면을 공지된 전극연마시스템으로 전극연마하여 형성된 홀(hole)과, 상기 기판 바닥의 상면 및 상기 홀내에 형성된 메탈층을 포함한다. 상기 메탈층은 상기 기판 전면에 형성된 접지메탈라인과 연계하여(link) 접지로서 역할을 한다.
Description
본 발명은 반도체 장치에 관한 것으로, 특히 고집적(high integration) 및 고성능(high performance) 소자에 적합하도록 한 반도체 장치 및 그 제조방법에 관한 것이다.
도 1 은 종래기술에 따른 반도체 장치로서, 도 1a는 반도체 장치의 단면도이고, 도 1b는 도 1a의 등가회로도이다.
도 1a 및 도 1b 를 참조하면, p웰 및 n웰이 형성된 반도체 기판(1)은 제 1 및 제 2 트랜지스터영역(T1)(T2)으로 이루어진 활성영역과 제 1 및 제 2 필드영역(F1)(F2)으로 이루어진 필드영역으로 정의된다. 상기 제 1 트랜지스터영역(T1)은 상기 p웰에 속하고, 상기 제 2 트랜지스터영역(T2)은 상기 n웰에 속한다. 상기 제 1 및 제 2 필드영역(F1)(F2)의 기판(1)에 로코스(LOCOS:Local Of Silicon) 구조의 필드산화막(2a)(2b)이 각각 형성된다. 상기 필드영역(F1)(F2)은 상기 로코스구조의 필드산화막(2a)(2b)을 대신하여 에스티아이(STI:Shallow Trench Isolation)구조의 필드산화막(미도시)이 형성될 수 있다.
상기 제 1 및 제 2 트랜지스터영역(T1)(T2)에 대응하는 기판(1)상의 소정부분에 게이트산화막(3a)(3b)이 개재된 게이트전극(4a)(4b)이 각각 형성되고, 상기 게이트전극(4a)(4b) 양측의 상기 제 1 및 제 2 트랜지스터영역(T1)(T2)에 제 1 및 제 2 도전형의 불순물이 도핑된 불순물영역(5a)(5b)이 별도의 공정으로 각각 형성되고, 상기 불순물영역(5a)(5b)들은 소스 및 드레인영역으로서 역할을 한다. 상기 제 1 도전형은 n형이고, 상기 제 2 도전형은 그와 반대되는 p형이다.
상기 구조 전체 표면에 상기 불순물영역(5a)(5b)에 대응하는 기판(1)의 표면을 노출시키는 복수개의 콘택홀(6a)을 가진 층간절연막(6)이 형성되고, 상기 층간절연막(6)의 상면 및 상기 콘택홀(6a)내에 1, 제 2 및 제 3 배선층패턴(7a)(7b)(7c)들이 형성된다.
동 도면에 도시된 바와 같이, 상기 제 1 배선층패턴(7a)은 GND 라인으로, 상기 제 2 배선층패턴(7b)은 Vout 라인으로, 상기 제 3 배선층패턴(7c)은 VDD라인으로, 그리고, 상기 게이트전극(4a)(4b)는 Vin 라인으로 각각 사용된다.
상기 구조의 전체표면상에 그 표면을 오염 및 스크래치(scratches)로부터 막기 위해, 상기 배선층패턴(7a)(7b)(7c)들의 일부 표면을 노출시키는 복수개의 개구부(또는 본딩패드부)(8a)를 가진 보호막패턴(8)이 형성된다. 여기서, 상기 개구부(8a)들에 의해 노출된 배선층패턴(7a)(7b)(7c)들을 본딩패드(9a)(9b)(9c)라 한다. 상기 본딩패드(9a)(9b)(9c)중 제 2 배선층(7b)에 대응하는 본딩패드(9b)는 접지(ground)에 연결된다.
상기한 바와 같은 종래 반도체 장치는 기판에 집적되는 반도체 소자의 크기가 작아지고, 그 수가 고집적화 되어감에 따라 각 소자의 전극에 연결되는 본딩패드의 수 또한 증가함으로서 그들이 기판상에 차지하는 면적이 증가하고,
전원 및 접지에 연결되는 본딩패드와 전기적으로 연결된 배선라인에서의 전압강하가 발생하여 제조된 소자의 동작특성이 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위해 기판 전면에 접지라인으로서 역할을 하는 배선층과 연계하는 메탈층을 동 기판의 바닥면에 형성함으로서 접지라인에서의 전압강하를 방지하여 소자의 동작특성을 안정시키는 반도체 장치 및 그 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 장치는 트랜지스터영역 및 접지영역으로 이루어진 활성영역과 필드영역이 정의된 반도체 기판과; 상기 필드영역의 기판에 필드산화막과; 상기 트랜지스터영역에 대응하는 기판상의 소정부분에 게이트산화막을 개재시켜 형성된 게이트전극과; 상기 게이트전극 양측의 상기 각 트랜지스터영역에 제 1 및 제 2 도전형의 불순물이 각각 도핑되어 형성된 불순물영역과; 상기 불순물영역과 접지영역에 대응하는 기판의 표면이 노출되도록 상기 구조의 전체표면에 형성된 복수개의 콘택홀을 가진 층간절연막과; 상기 층간절연막의 상면 및 상기 콘택홀내에 형성된 1, 제 2 및 제 3 배선층패턴과; 상기 배선층패턴에 각각 대응하는 본딩패드를 형성하기 위해 상기 구조의 전체표면상에 형성된 복수개의 개구부를 가진 보호막패턴과; 상기 접지영역에 대응하는 상기 기판의 바닥면에 형성된 홀과; 상기 기판의 바닥의 상면 및 상기 홀내에 메탈층으로 구성된 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 제조방법은 트랜지스터영역 및 접지영역으로 이루어진 활성영역과 필드영역이 정의된 반도체 기판을 준비하는 공정과; 상기 필드영역에 필드산화막을 각각 형성하는 공정과; 상기 트랜지스터영역에 대응하는 상기 기판의 표면에 게이트산화막을 개재시켜 게이트전극을 각각 형성하는 공정과; 상기 트랜지스터영역의 게이트전극 양측에 제 1 및 제 2 도전형의 불순물영역을 각기 별도의 공정으로 각각 형성하는 공정과; 상기 접지영역에 제 2 도전형의 이온확산층을 각각 형성하는 공정과; 상기 구조의 전체표면에 상기 불순물영역과 이온확산층에 대응하는 기판의 표면을 노출시키는 복수개의 콘택홀을 가진 상기 층간절연막을 형성하는 공정과; 상기 층간절연막의 상면 및 콘택홀내에 배선층을 증착하고, 상기 배선층을 식각하여 제 1, 제 2 및 제 3 배선층패턴들을 형성하는 공정과; 상기 구조의 전체표면상에 보호막(미도시)을 증착하고, 상기 배선층패턴에 각각 대응하는 본딩패드가 형성되도록 상기 보호막을 식각하여 복수개의 개구부를 가진 보호막패턴을 형성하는 공정과; 상기 접지영역에 대응하는 상기 기판의 바닥면에 전극연마시스템을 이용한 전극연마법으로 홀을 형성하는 공정과; 상기 기판의 바닥의 상면 및 상기 홀내에 메탈층을 형성하는 공정을 이루어진 것을 특징으로 한다.
도 1 은 종래기술에 따른 반도체 장치로서, 도 1a는 반도체 장치의 단면도이고, 도 1b는 도 1a의 등가회로도이다.
도 2 는 본 발명에 따른 반도체 장치로서, 도 2a는 반도체 장치의 단면도이고, 도 2b는 도 2a의 등가회로도이다.
도 3a 내지 도 3e는 도 2 에 도시된 반도체 장치의 제조공정단면도.
도 4 는 전극연마시스템의 구성을 보여주는 개략도.
*도면의주요부분에대한부호설명*
10: 반도체 기판T11,T12: 활성영역
G11: 접지영역F11,F12: 필드영역
11:패드산화막12: 마스크층(mask layer)
21,22: 필드산화막31,32: 게이트산화막
41,42: 게이트전극51,52: 불순물영역
61: 이온확산층70: 층간절연막
71: 콘택홀(contact hole)81,82,83: 배선층패턴
91:보호막패턴92: 개구부(opening)
93: 본딩패드(bonding pad)100 :홀(hole)
101 :메탈층(metal layer)
도 2 는 본 발명에 따른 반도체 장치로서, 도 2a는 반도체 장치의 단면도이고, 도 2b는 도 2a의 등가회로도이다.
도 2a 및 도 2b를 참조하면, 제 1 및 제 2 트랜지스터영역(T11)(T12)으로 이루어진 활성영역, 접지영역(G11) 및 필드영역(F11)(F12)이 정의된 반도체 기판(10)내에 p웰 및 n웰이 공지된 이온주입법을 통해 각기 별도의 공정단계로 각각 형성되고, 상기 필드영역(F11)(F12)의 기판(10)에 로코스(LOCOS:Local Of Silicon) 구조의 필드산화막(21)(22)이 각각 형성되고, 상기 제 및 제 2 트랜지스터영역(T11)(T12)은 상기 p웰 및 n웰에 각각 속하며, 상기 접지영역(G11)은 필드영역(F11)과 필드영역(F12)사이에 정의된다. 상기 필드영역(F11)(F12)은 상기 로코스구조의 필드산화막(21)(22)을 대신하여 에스티아이(STI:Shallow Trench Isolation)구조의 필드산화막(미도시)이 형성될 수 있다. 나중에, 상기 제 1 트랜지스터영역(T11)에는 NMOS 트랜지스터가, 상기 제 2 트랜지스터영역(T12)에는 PMOS 트랜지스터가 각각 형성될 것이다.
상기 제 1 및 제 2 트랜지스터영역(T11)(T12)에 대응하는 기판(10)상의 소정부분에 게이트산화막(31)(32)이 개재된 게이트전극(41)(42)이 각각 형성되고, 상기 게이트전극(41) 양측의 상기 제 1 트랜지스터영역(T11)에 제 1 도전형의 불순물이 도핑된 불순물영역(51)이 형성되고, 상기 게이트전극(42) 양측의 상기 제 2 트랜지스터영역(T12)에 제 2 도전형의 불순물이 각각 도핑된 불순물영역(52)이 형성된다. 상기 불순물영역(51)(52)들은 소스 및 드레인영역으로서 각각 역할을 한다. 상기 제 1 도전형은 n형이고, 상기 제 2 도전형은 p형이다.
상기 구조 전체 표면에 상기 불순물영역(51)(52)과 상기 접지영역(G11)에 대응하는 상기 기판(10)의 표면을 노출시키는 복수개의 콘택홀(71)을 가진 층간절연막(70)이 형성되고, 상기 층간절연막(70)의 상면 및 상기 콘택홀(71)내에 1, 제 2 및 제 3 배선층패턴(81)(82)(83)들이 형성된다. 상기 층간절연막(70)은 SOG(spin on glass), BPSG(boron phosphorous silicate glss) 및 PE-TEOS(plasma enhanced tetra-ethyl-orthosilicate) 등으로 구성된다.
동 도면에 도시된 바와 같이, 상기 제 1 배선층패턴(81)은 Vout 라인으로, 상기 제 2 배선층패턴은 GND 라인으로, 상기 제 3 배선층패턴(83)은 VDD라인으로 각각 사용되고, 상기 게이트전극(41)(42)은 Vin 라인으로 사용된다. 특히, 상기 접지영역(G11)은 상기 접지메탈라인인 제 2 배선층패턴(82)에 연결된다.
상기 구조의 전체표면상에 그 표면을 오염 및 스크래치(scratches)로부터 막기 위해, 상기 배선층패턴(81)(82)(83)들의 일부 표면을 노출시키는 복수개의 개구부(또는 본딩패드부)(92)를 가진 보호막패턴(91)이 형성된다. 상기 보호막패턴(91)은 PSG(phosphosilica glass), 실리콘산화물 및 실리콘질화물 또는 이들의 조합으로 구성되고, 상기 개구부(92)에 의해 노출된 배선층패턴(81)(82)(83)의 부분을 본딩패드(93)(94)(95)라 하고, 그 중 본딩패드(94)는 접지로서 역할을 한다.
그리고, 상기 접지영역(G11)에 대응하는 상기 기판(10)의 바닥면에 전극연마시스템을 이용한 전극연마법에 의해 홀(100)이 형성되며, 상기 기판(10)의 바닥의 상면 및 상기 홀(100)내에 메탈층(101)이 형성된다. 상기 메탈층(101)은 상기 제 2 배선층(82)과 전기적으로 연결되고, 그와 마찬가지로 GND 라인으로서 역할을 한다.
도 3a 내지 도 3e 는 도 2 에 도시된 반도체 장치의 제조공정단면도이다.
도 3a 를 참조하면, 그 내부에 p웰 및 n웰을 가지는 반도체 기판(10)상에 열산화방법에 의해 100∼200Å 정도 두께의 패드산화막(11)을 형성하고, 이 패드산화막(11)상에 화학기상증착방법으로 질화실리콘을 1000∼2000Å 정도 두께로 증착하여 마스크층(12)을 형성한다. 상기 마스크층(12) 및 패드산화막(11)을 상기 기판(10)의 일부표면이 노출되도록 사진식각방법으로 패터닝하여 제 1 및 제 2 트랜지스터영역(T11)(T12)으로 이루어진 활성영역, 접지영역(G11) 및 필드영역(F11)(F12)을 각각 정의한다.
상기 p웰 및 n웰은 공지된 이온주입법을 통한 각기 별도의 공정단계로 각각 형성된다. 여기서, 이들의 형성공정에 대해서는 도시하지 않는다. 상기 제 1 및 제 2 트랜지스터영역(T11)(T12)은 상기 p웰 및 n웰에 각각 속한다. 상기 필드영역(F11)(F12)은 상기 로코스구조의 필드산화막(21)(22) 뿐만 아니라 에스티아이(STI:Shallow Trench Isolation)구조의 필드산화막(미도시)이 각각 형성된다.
도 3b 를 참조하면, 상기 마스크층(12) 및 패드산화막(11)을 제거한 후, 상기 제 1 및 제 2 트랜지스터영역(T11)(T12)에 대응하는 상기 기판(10)의 표면에 열산화방법으로 40∼100Å 정도 두께의 게이트산화막(31)(32)을 각각 형성한다. 그리고, 상기 필드영역(F11)(F12) 및 게이트산화막(31)(32)상에 불순물이 도핑된 비정실리콘 또는 다결정실리콘(미도시)을 화학기상증착방법으로 증착하고, 상기 실리콘이 상기 트랜지스터영역(T11)(T12)의 소정부분에만 잔류하도록 사진식각방법으로 패터닝하여 게이트전극을(41)(42) 각각 형성한다.
또한, 상기 트랜지스터영역(T11)(T12)의 게이트전극(41)(42) 양측에 제 1 및 제 2 도전형의 불순물이 도핑된 소스 및 드레인영역으로 이용되는 불순물영역(51)(52)을 각기 별도의 공정으로 각각 형성하고, 상기 접지영역(G11)에 제 1 도전형의 불순물이 도핑된 이온확산층(61)을 형성한다. 상기 제 1 도전형은 n형이고, 상기 제 2 도전형은 p형이다.
상기 불순물영역(51)은 상기 접지영역(G11) 및 제 2 트랜지스터영역(T12) 의 기판(10)상에 제 1 포토레지스트패턴(미도시)을 형성한 후, 상기 제 1 포토레지스패턴을 마스크로 하여 제 1 도전형의 불순물을 상기 트랜지스터영역(T12)에 이온주입함으로서 형성되고, 상기 불순물영역(52) 및 상기 이온확산층(61)은 상기 불순물영역(51)을 형성하기 위한 상기 제 1 포토레지스트패턴을 제거하고, 다시 상기 제 1 트랜지스터영역(T11)의 기판(10)상에 제 2 포토레지스트패턴(미도시)을 형성한 후, 상기 접지영역(G11) 및 제 2 트랜지스터영역(T12)에 제 2 도전형의 불순물을 이온주입함으로서 형성된다. 그 다음, 마스크로 사용된 상기 제 2 포토레지스트패턴을 제거한다.
도 3c 를 참조하면, 상기 구조의 전체표면에 상기 불순물영역(51)(52)과 이온확산층(61)에 대응하는 기판(10)의 표면을 노출시키는 복수개의 콘택홀(71)을 가진 상기 층간절연막(70)을 형성하고, 상기 층간절연막(70)의 상면 및 콘택홀(71)내에 배선층(미도시)을 증착하고, 메탈리제이션 마스크(metallization mask)를 이용하여 상기 배선층을 식각하여 제 1, 제 2 및 제 3 배선층패턴(81)(82)(83)들을 형성한다. 상기 층간절연막(70)은 SOG, BPSG 및 PE-TEOS 등으로 구성된다.
여기서, 도 2b와 마찬가지로, 동 도면에 도시된 바와 같이, 상기 제 1 배선층패턴(81)은 Vout 라인으로, 상기 제 2 배선층패턴은 GND 라인으로, 상기 제 3 배선층패턴(83)은 VDD라인으로, 상기 게이트전극(41)(42)은 Vin 라인으로 각각 사용된다. 특히, 상기 접지영역(G11)의 이온확산층(61)은 상기 제 2 배선층패턴(82)에 연결된다.
도 3d 를 참조하면, 상기 구조의 전체표면상에 보호막(미도시)이 증착되고, 식각마스크를 사용하여 상기 보호막을 식각하여 상기 배선층패턴(81)(82)(83)들의 일부 표면을 노출시키는 복수개의 개구부(또는 본딩패드부)(92)를 가진 보호막패턴(91)이 형성된다.
상기 보호막패턴(91)은 상기 전체표면을 오염 및 스크래치(scratches)로부터 막기 위해 형성되고, 상기 보호막패턴(91)은 PSG, 실리콘산화물 및 실리콘질화물 또는 이들의 조합으로 구성되고, 상기 개구부(92)에 의해 노출된 배선층패턴(81)(82)(83)의 일부를 본딩패드(93)(94)(95)라 하고, 그 중 본딩패드(94)는 접지로서 역할을 한다.
마지막으로, 도 3e 를 참조하면, 상기 접지영역(G11)에 대응하는 상기 기판(10)의 바닥면에 전극연마시스템을 이용한 전극연마법으로 홀(100)을 형성하고, 상기 기판(10)의 바닥의 상면 및 상기 홀(100)내에 메탈층(101)을 형성한다.
상기 메탈층(101)은 상기 제 2 배선층(82)과 전기적으로 연결되고, 그와 마찬가지로 GND 라인으로서 역할을 한다.
상기 전극연마시스템은, 도 4 를 참조하면, 상기 전극연마시스템은 반응튜브(reaction tube), 에칭용액(etching solution), 전극(electrode), 전류원(constant current source), 그리고 상기 기판(10)으로 구성되고, 상기 실리콘에칭용액이 상기 반응튜브 및 상기 기판(10)에 의해 제한된 공간내에 담겨지고, 상기 기판(10)의 바닥이 상기 공간내부를 향하도록 상기 반응튜브의 일단에 부착되고, 상기 전류원이 상기 기판(10)의 메탈층(제 1 배선층) 및 상기 전극에 연결된다.
이를 이용한 상기 홀의 형성은 상기 접지메탈라인(제 1 배선층)을 통해 기판(10) 전면에서 전류를 공급하면, 실리콘에칭용액에 노출된 접지영역에 대응하는 기판(10)의 바닥면이 다공성의 실리콘으로 만들어지고, 상기 다공성의 영역을 자기정합으로 선택적 식각함으로서 이루어진다.
상기 전극연마시스템(electropolishing system)을 이용한 전극연마법으로 실리콘기판의 바닥면에 홀을 형성하는 기술은 본 발명의 양수인(assignee)에 양도된 미국특허번호 5,565,084에 상세히 개시되어 있다.
상기한 바와 같은 본 발명에 따른 반도체 장치 및 그 제조방법은
첫번째, 기판 전면에 접지라인으로서 역할을 하는 배선층과 연계하는 메탈층을 동 기판의 바닥면에 형성함으로서 접지라인에서의 전압강하를 방지하여 소자의 동작특성을 안정시키고,
두번째, 소자의 고집적화에 따른 본딩패드의 증가를 억제함으로서, 본딩패드가 기판상에서 차지하는 면적을 억제하고,
세번째, 외부와의 전기적 연결을 위해 본딩패드에 본딩되는 와이어의 수가 감소함으로서, 패키지의의 면적이 줄어드는 효과가 있다.
Claims (7)
- 트랜지스터영역(T11)(T12) 및 접지영역(G11)으로 이루어진 활성영역과 필드영역(F11)(F12)이 정의된 반도체 기판(10)과;상기 필드영역(F11)(F12)의 기판(10)에 필드산화막(21)(22)과;상기 트랜지스터영역(T11)(T12)에 대응하는 기판(10)상의 소정부분에 게이트산화막(31)(32)을 개재시켜 형성된 게이트전극(41)(42)과;상기 게이트전극(41)(42) 양측의 상기 각 트랜지스터영역(T11)(T12)에 제 1 및 제 2 도전형의 불순물이 각각 도핑되어 형성된 불순물영역(51)(52)과;상기 불순물영역(51)(52)과 접지영역(G11)에 대응하는 기판(10)의 표면이 노출되도록 상기 구조의 전체표면에 형성된 복수개의 콘택홀(71)을 가진 층간절연막(70)과;상기 층간절연막(70)의 상면 및 상기 콘택홀(71)내에 형성된 제 1, 제 2 및 제 3 배선층패턴(81)(82)(83)과;상기 배선층패턴(81)(82)(83)에 각각 대응하는 본딩패드(93)(94)(95)를 형성하기 위해 상기 구조의 전체표면상에 형성된 복수개의 개구부(92)를 가진 보호막패턴(91)과;상기 접지영역(G11)에 대응하는 상기 기판(10)의 바닥면에 형성된 홀(100)과;상기 기판(10)의 바닥의 상면 및 상기 홀(100)내에 메탈층(101)으로 구성된 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서, 상기 제 1 배선층패턴(81)은 Vout 라인으로, 상기 제 2 배선층패턴은 GND 라인으로, 상기 제 3 배선층패턴(83)은 VDD라인으로 각각 역할을 하는 것을 특징으로 하는 반도체 장치.
- 제 2 항에 있어서, 상기 제 2 배선층패턴(82)은 상기 각 불순물영역(51)(52) 중 적어도 하나 이상에 연결된 것을 특징으로 하는 반도체 장치.
- 제 2 항에 있어서, 상기 제 2 배선층패턴(82)은 상기 접지영역(G11)의 이온확산층(61)에 연결된 것을 특징으로 하는 반도체 장치.
- 제 2 항에 있어서, 상기 제 2 배선층패턴(82)에 대응하는 본딩패드(94)는 접지(ground)에 연결된 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서, 상기 메탈층(101)은 상기 제 1 배선층(81)과 연계하여 GND 라인으로서 역할을 하는 것을 특징으로 하는 반도체 장치.
- 트랜지스터영역(T11)(T12) 및 접지영역(G11)으로 이루어진 활성영역과 필드영역(F11)(F12)이 정의된 반도체 기판(10)을 준비하는 공정과;상기 필드영역(F11)(F12)에 필드산화막(21)(22) 각각 형성하는 공정과;상기 트랜지스터영역(T11)(T12)에 대응하는 상기 기판(10)의 표면에 게이트산화막(31)(32)을 개재시켜 게이트전극을(41)(42) 각각 형성하는 공정과;상기 트랜지스터영역(T11)(T12)의 게이트전극(41)(42) 양측에 제 1 및 제 2 도전형의 불순물영역(51)(52)을 각기 별도의 공정으로 각각 형성하는 공정과;상기 접지영역(G11)에 제 2 도전형의 이온확산층(61)을 각각 형성하는 공정과;상기 구조의 전체표면에 상기 불순물영역(51)(52)과 이온확산층(61)(62)에 대응하는 기판(10)의 표면을 노출시키는 복수개의 콘택홀(71)을 가진 상기 층간절연막(70)을 형성하는 공정과;상기 층간절연막(70)의 상면 및 콘택홀(71)내에 배선층(미도시)을 증착하고, 상기 배선층을 식각하여 제 1, 제 2 및 제 3 배선층패턴(81)(82)(83)들을 형성하는 공정과;상기 구조의 전체표면상에 보호막(미도시)을 증착하고, 본딩패드(93)(94)(95)가 형성되도록 상기 보호막을 식각하여 복수개의 개구부(또는 본딩패드부)(92)를 가진 보호막패턴(91)을 형성하는 공정과;상기 접지영역(G11)에 대응하는 상기 기판(10)의 바닥면에 전극연마시스템을 이용한 전극연마법으로 홀(100)을 형성하는 공정과;상기 기판(10)의 바닥의 상면 및 상기 홀(100)내에 메탈층(101)을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990001988A KR100280553B1 (ko) | 1999-01-22 | 1999-01-22 | 반도체 장치 및 그 제조방법 |
| US09/487,227 US6611030B1 (en) | 1999-01-22 | 2000-01-19 | Cmosfet with conductive, grounded backside connected to the wiring layer through a hole that separates the Mosfets |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990001988A KR100280553B1 (ko) | 1999-01-22 | 1999-01-22 | 반도체 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000051490A true KR20000051490A (ko) | 2000-08-16 |
| KR100280553B1 KR100280553B1 (ko) | 2001-01-15 |
Family
ID=19572084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990001988A KR100280553B1 (ko) | 1999-01-22 | 1999-01-22 | 반도체 장치 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6611030B1 (ko) |
| KR (1) | KR100280553B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067890B2 (en) * | 2004-09-29 | 2006-06-27 | Agere Systems Inc. | Thick oxide region in a semiconductor device |
| DE102006018027A1 (de) * | 2006-04-19 | 2007-10-25 | Robert Bosch Gmbh | Mikromechanisches Bauelement mit Waferdurchkontaktierung sowie entsprechendes Herstellungsverfahren |
| EP3032578B1 (en) | 2008-03-19 | 2021-01-13 | IMEC vzw | Method for fabricating through-substrate vias and corresponding semiconductor device |
| US8815730B1 (en) * | 2013-07-03 | 2014-08-26 | Texas Instruments Incorporated | Method for forming bond pad stack for transistors |
| JP6571414B2 (ja) * | 2015-06-30 | 2019-09-04 | エイブリック株式会社 | 半導体装置 |
| US11830833B2 (en) * | 2020-07-24 | 2023-11-28 | Innolux Corporation | Electronic substrate and electronic device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4978639A (en) * | 1989-01-10 | 1990-12-18 | Avantek, Inc. | Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips |
| US5827747A (en) * | 1996-03-28 | 1998-10-27 | Mosel Vitelic, Inc. | Method for forming LDD CMOS using double spacers and large-tilt-angle ion implantation |
| US6052017A (en) * | 1997-06-30 | 2000-04-18 | Stmicroelectronics, Inc. | Method and circuit for enabling rapid flux reversal in the coil of a write head associated with a computer disk drive, or the like |
| US6297533B1 (en) * | 1997-12-04 | 2001-10-02 | The Whitaker Corporation | LDMOS structure with via grounded source |
-
1999
- 1999-01-22 KR KR1019990001988A patent/KR100280553B1/ko not_active IP Right Cessation
-
2000
- 2000-01-19 US US09/487,227 patent/US6611030B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6611030B1 (en) | 2003-08-26 |
| KR100280553B1 (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6611024B2 (en) | Method of forming PID protection diode for SOI wafer | |
| KR101201489B1 (ko) | Ｓｏｉ 디바이스 제조 방법 | |
| KR0163402B1 (ko) | 전기적 활성 트렌치 사용 병합 바이폴라/cmos 기술을 사용하는 반도체 구조물 및 그 제조 방법 | |
| US6207484B1 (en) | Method for fabricating BiCDMOS device and BiCDMOS device fabricated by the same | |
| EP0369336A2 (en) | Process for fabricating bipolar and CMOS transistors on a common substrate | |
| US6677194B2 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| US7649218B2 (en) | Lateral MOS transistor and method for manufacturing thereof | |
| KR100280553B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US5643832A (en) | Semiconductor device and method for fabrication thereof | |
| KR100293052B1 (ko) | 반도체 소자 제조 방법 | |
| US6657263B2 (en) | MOS transistors having dual gates and self-aligned interconnect contact windows | |
| US6153918A (en) | Semiconductor device with improved planarity and reduced parasitic capacitance | |
| US6933196B2 (en) | Isolation structure and method for semiconductor device | |
| JPH09181197A (ja) | Ｃｍｏｓアナログ半導体装置及びその製造方法 | |
| US5696009A (en) | High voltage metal-oxide semiconductor (MOS) fabrication method | |
| KR100305402B1 (ko) | 반도체소자의 제조방법 | |
| JP2840488B2 (ja) | 半導体集積回路とその製造方法 | |
| US20020033536A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100460405B1 (ko) | 히트 싱크를 갖는 실리콘-온-절연체 정전기 방전 보호장치 | |
| US6878581B1 (en) | Electrostatic discharge protection structure and a method for forming the same | |
| KR100480577B1 (ko) | 버티드콘택을갖는반도체장치및그제조방법 | |
| JP2796724B2 (ja) | 半導体装置の製造方法 | |
| KR100671691B1 (ko) | 바이폴라 트랜지스터의 제조 방법 및 이를 이용한 반도체소자의 제조 방법 | |
| KR20040014508A (ko) | 금속 비트 라인 컨택트 제조 방법 및 메모리 셀 | |
| KR101051813B1 (ko) | 시모스 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20131023 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20151020 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20161024 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20171025 Year of fee payment: 18 |
|
| LAPS | Lapse due to unpaid annual fee |