KR20000046477A - 강유전체 박막의 제조방법 - Google Patents

강유전체 박막의 제조방법 Download PDF

Info

Publication number
KR20000046477A
KR20000046477A KR1019980063163A KR19980063163A KR20000046477A KR 20000046477 A KR20000046477 A KR 20000046477A KR 1019980063163 A KR1019980063163 A KR 1019980063163A KR 19980063163 A KR19980063163 A KR 19980063163A KR 20000046477 A KR20000046477 A KR 20000046477A
Authority
KR
South Korea
Prior art keywords
sbt
thin film
manufacturing
srbi2tax
layer
Prior art date
Application number
KR1019980063163A
Other languages
English (en)
Inventor
김태영
정지원
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980063163A priority Critical patent/KR20000046477A/ko
Publication of KR20000046477A publication Critical patent/KR20000046477A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01083Bismuth [Bi]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체 메모리에서 사용되는 비스무스 층상구조(Bi-layered structure) 강유전체(SrBi2Ta2O9, SrBi2Nb2O9, SrBi2Ti2O9, SrBi2TaxNb2-xO9) 박막을 증착하는 방법에 관한 것이다. 본 발명은 비스무스 층상구조 강유전체 박막을 비휘발성 메모리인 강유전체 메모리에 사용하는 경우에 우수한 강유전성과 집적공정상에서의 안정성을 확보할 수 있도록 하기 위해 박막내에 기공(porosity)이 없는 매우 치밀한 조직의 박막을 증착할 수 있도록 하는 기술에 대한 것이다.

Description

강유전체 박막의 제조방법
강유전체 메모리 집적회로에서 사용되는 강유전체 금속산화물은 현재 PbZrXTi1-XO3로 대표되는 페로프스카이트(perovskite)계 물질과 SrBi2Ta2O9로 대표되는 비스무스 층상구조(Bi-layered structure)물질이 주로 사용되고 있으며, 강유전체 금속산화물 박막을 증착하는데에 있어서는 경제성과 공정의 용이함의 이유로 일반적으로 액상 유기화합물 전구체(liquid precursor)를 기판상에 스핀 코팅(spin-coating)하는 화학용액 증착법(Chemical Solution Deposition, 이하 CSD라 한다))으로 증착하는 것이 일반적이다. 강유전체 메모리 소자의 신뢰성과 저전압 작동 측면에서 우수한 특성을 나타내고 있는 SrBi2Ta2O9박막을 포함한 비스무스 층상구조(Bi-layered structure) 강유전체(SrBi2Ta2O9, SrBi2Nb2O9, SrBi2Ti2O9, SrBi2TaxNb2-xO9 , 이하 SBT계라 한다) 박막들은 액상전구체를 이용한 증착법 즉, US Patent 5,612,082에서 실시한 방법과 동일한 방식으로 증착한 경우, 매우 기공(Porosity)이 많은 미세구조를 갖는다는 것이 일반적으로 알려져 있다.이러한 기공들을 갖는 박막은 메모리 소자를 위해 식각공정을 하는 경우에 박막 내부에 존재하는 빈 공간으로 인해 불균일성을 가지게 되고 결과적으로는 균일한 소자를 만들기가 어려워진다. 또한 이들 강유전체를 이용해 캐패시터(capacitor)를 제작하는 경우 박막 내부의 기공으로 인해 그만큼의 강유전성의 손실을 가져오게 되며 집적도를 높일 경우 개별 캐패시터의 특성도 같지 않게 된다. 한편 이러한 SBT 강유전체의 기공문제는 유기화합물 액체를 이용한 화학적 증착방법(CVD)상에서 전형적인 것으로서 보고되어 왔다. 일반적인 종래의 증착방법은 원하는 두께의 박막을 얻기 위해 SBT를 포함하는 콜로이드 상태의 유기화합물 액체를 기판에 스핀코팅등 기계적인 코팅방법으로 균일하게 바른 후 건조과정을 거쳐 비정질 상태의 박막을 만든다. 이 때 최종적으로 원하는 두께를 미리 상정하여 한꺼번에 콜로이드 용액을 기판위에 올리고 건조공정을 거치면 박막내 휘발성 물질의 휘발후에 박막이 원하는 두께보다 줄어들뿐 아니라 내부에 너무 많은 결함을 포함할 수 있으므로 다수의 얇은 층에 대해 다수의 동일한 건조과정을 거쳐 최종적인 두께에 이르는 방식을 택하는 것이 일반적이다. 즉 최종두께보다 훨씬 적은 두께의 최초 비정질 층을 만든 후, 다시 그 위에 SBT 원료인 콜로이드 용액을 바르고 건조공정을 거친 후 비정질층을 쌓고 하는 방식으로 이 과정을 수차례 반복하여 최종두께를 만든다. 그 후 한번의 결정화 열처리(crystallization anneal)을 고온에서 실행하여 결정질 박막을 형성하는 방법을 사용한다. 도1에 나타난 플로우차트가 이를 모식적으로 보여주고 있다. 도 5 및 도7은 이와 같은 방법으로 만들어진 전형적인 SrBi2Ta2O9 박막의 SEM(Scanning Electron Microscopy)사진이다. 박막내에 많은 기공 존재함을 볼 수 있는데 이러한 기공은 소자의 수명 및 작동에 좋지 않은 영향을 미치며 집적도가 높아질수록 치명적인 결함으로 작용한다. 이러한 결함에 대해 다수의 보고서 (Jpn.J.Appl.Phys., Vol.34(1995) p5096-5099, T.Atsuki et.al., Mitsubish Materials Corp.) 들이 그 문제점을 해결하고자 하였으나 아직까지 이에 대해 획기적으로 개선한 결과는 보고되어 있지 않다.
본 발명은 상기와 같은 문제점을 개선하고자 창안한 것으로, 액상 유기화합물 전구체(liquid precursor)를 사용하는 제조 공정에서 생기는 SBT 박막내부의 공공을 제거하기 위해 상기 종래의 공정순서를 변형하여 결함이 없는 SBT 결정박막의 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래의 방법에 의한 증착법의 플로우차트,
도 2는 본 발명에 의한 증착법의 플로우차트,
도 3은 첫번째 실시예
도 4는 두번째 실시예
도 5는 종래 방법에 의해 증착된 전형적인 SBT의 표면상태(surface morphology)를 나타내고 있는 SEM 사진
도 6은 본 발명에 의해 제작된 강유전체 SBT의 표면상태
도 7은 종래방법에 의한 SBT박막의 SEM 단면사진
도 8은 본 발명에 의한 SBT박막의 SEM 단면사진
도 9는 종래 방법에 의한 SBT박막의 강유전 특성
도 10은 본 발명에 의한 SBT박막의 강유전 특성
도 11은 얇은 두께의 효과를 나타내는 SBT(1700Å)의 SEM 평면사진
도 12는 얇은 SBT박막 (1700Å)의 강유전 특성
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 SBT박막의 제조 방법은, 기판 상에 SBT 박막을 제조하는 방법에 있어서, (가) 상기 기판 위에 Sr, Bi 및 Ta을 포함하는 졸상태의 SBT전구체를 코팅하는 단계; (나) 상기 SBT전구체를 건조하여 비정질 SBT층을 만드는 단계; 및 (다) 상기 비정질 SBT층을 열처리하여 결정화시키는 단계;를 포함하는 SBT 박막 단위 제조 공정을 원하는 SBT 박막의 두께를 얻을 때 까지 복수회 반복 수행하는 것을 특징으로 한다.
또한, 상기 (나) 단계에서 건조는 300℃~750℃ 사이에서 이루어지고, 상기 (다) 단계에서 상기 열처리는 750℃ 이상에서 이루어지는 것이 바람직하다.
또한, (다) 단계는 상기 (가) 단계 및 (나) 단계의 공정을 두 번 이상 되풀이 한 후 실시할 수도 있는데, 상기 (가) 단계 및 (나) 단계의 공정후에는 (다) 단계 공정을 반드시 되풀이 하는 것이 바람직하다.
또한 상기 SBT 전구체는 Bi, Nb 및 Ti을 추가로 포함할 수 있다. 그 경우 SrBi2Ta2O9, SrBi2Nb2O9, SrBi2Ti2O9, SrBi2TaxNb2-xO9등 다양한 SBT 계열의 박막에 본 발명을 적용할 수 있다.
이하 도면을 참조하면서 본 발명에 따른 SBT 박막의 제조 방법을 예를 들어 상세하게 설명한다.
도 1은 종래 방법에 대한 SBT 박막의 순서도이며 도2는 본 발명에 따른 순서도를 나타낸다. 종래방법인 도1에 따르면 먼저 기판위에 원하는 두께보다 얇은 층의 SBT 액상 유기화합물 전구체를 스핀코터(Spin coater)등의 방법으로 도포한 후 건조공정을 거쳐 비정질 박막을 만든 다음, 다시 전구체를 코팅하고 건조공정을 하는 방식으로 해서 첫번째 비정질층 위에 2번째 비정질 층을 쌓는 방식으로 다수의 비정질 층을 원하는 두께까지 쌍아 올린다. 그리고 최종적으로 원하는 두께에 이르면 이를 열처리하여 전체를 한꺼번에 결정질로 변환시킨다. 이 때 만들어진 SBT 결정박막은 내부에 많은 기공을 갖는 박막이며 이를 메모리로 구현한 경우, 소자의 집적도가 높아질수록 치명적인 결함으로 작용할 것이므로 본 발명자를 위시하여 많은 당업자들이 이런 공공을 제거하기 위해 후속 열처리 조건등을 변화시키며 노력하였으나 아직까지 성공을 보고한 경우가 없다. 이에 본 발명자는 도2처럼 새로운 방식을 제시하여 이 문제를 해결하게 되었다. 즉, 매 비정질 층에 대해 각각의 결정화 열처리를 행하여 처음부터 결정화시킨 다수의 결정층을 원하는 두께까지 올리는 방식을 택한 것이다(도2). 이하 실시예를 들어 설명하고자 한다.
만약 최종적으로 원하는 SBT 결정질 박막의 두께가 2400Å이며 3개의 층으로 최종 두께를 얻는 경우, 먼저 800Å 두께의 비정질 SBT 박막을 만들 수 있도록 하기 위해 졸(Sol)상태, 즉 콜로이드 상태인 SBT 전구체(Precursor)를 스핀코터로 기판위에 스핀코팅한다. SBT 전구체로는 일반적으로 알려져 있는 Strontium Acetate (또는 Strontium 2-ethylhexanoate), Bismuth 2-ethylhexanoate, Tantalum ethoxide에 xylene을 용매로 한 것을 사용할 수 있다. 그 다음 산소분위기 하에서 이를 건조하여 휘발성 유기용매를 휘발시키면 비정질의 SBT 박막이 반들어진다. 건조는 약 350℃부터 결정화 온도 직전인 750℃ 내 어느 온도 영역에서도 가능하다. 그 후 건조된 SBT 비정질 박막을 열처리하여 결정화시킨다. 열처리 온도는 750℃ 이상에서 행하는데 이렇게 되면 최초 층이 결정화된 SBT로 변하여 남게 된다. 그 후 다시 위와같이 졸상태의 SBT 전구체를 스핀코팅하고 건조 후, 열처리하는 과정을 2회 걸쳐 반복하게 되면 최종적으로 다수의 결정화된 SBT층이 쌓여서 최종 두께를 갖는 결정질 SBT 박막을 얻게 된다. 이러한 공정은 기판위에 하부전극인 Pt등의 금속층위에서 행할 수도 있다. 이때 최종 두께의 SBT위에 추가로 상부전극을 만들면 SBT캐패시터가 형성되며 이를 메모리에 사용할 수 있게 된다. 그림 3은 이러한 공정을 통해 만들어진 캐패시터층을 나타낸다. 도 3의 1번 층은 Pt로 대표되는 하부전극층을 나타내며 2번 층은 첫번째 결정화된 SBT 층이며 3번과 4번 층은 2번층과 같이 결정화된 SBT층이 그 위에 연속적으로 증착된 것을 나타낸다. 한편 5번 층은 상부전극이다. 이러한 과정에서 도 4에는 예시된 바와 같이 중간의 2번째 결정화 열처리를 생략하고 3번의 코팅에 대해 2번의 결정화 열처리를 실시하는 예를 나타내었다. 도5는 종래기술에 의해 만들어진 SBT층의 평면 SEM 사진으로 내부에 많은 공간이 존재함을 보여주고 있으며 도 6은 본 발명에 의한 SBT의 SEM 사진으로 빈 공간이 거의 없는 완벽한 상태가 만들어짐을 보여 주고 있다. 도 7 및 도 8은 각각의 시편에 대한 단면사진으로 종래기술의 도7에 비해 본 발명에 따른 도 8이 기공이 형성되지 않은 매우 치밀한 조직으로 되어 있음을 알 수 있다. 이러한 본 발명에 의한 개선의 효과는 각각의 박막의 두께가 얇으면 얇을 수록 효과가 좋으며 또한 모든 코팅층에 대해 각각의 결정화 처리를 행하는 경우에 더욱 잘 나타나는 것으로 실험결과 밝혀졌다(도11). 즉 800Å으로 3개의 층을 만들어 2400Å을 만들기 보다는 4개나 다섯개의 얇은 층이 좀 더 효과적이다. 그러나 생산단가가 이에 따라 상승하므로 현장에서는 이를 적절히 조절할 필요가 있다.
한편 이런 치밀한 조직은 소자의 전기적 성질을 향상시킨다. 본 발명에 의해 증착된 SrBi2Ta2O9박막에 전압을 걸어주었을 때 종래기술에 의한 박막보다 낮은 전압에서 스위칭이 일어나며 높은 잔류분극을 나타내는 것을 알 수 있다. 예를 들어 5V를 인가한 본 발명에 의한 박막의 잔류분극은 △P = P* - P^=19μC/㎠ 이며 Vc = 0.69V이었다. 도 9는 종래의 방법에 의해 만들어진 박막의 히스테레시스루프(Hysteresis loop)를 보여주는 것이며 도 10은 본 발명에 따른 소자의 히스테레시스루프(Hysteresis loop)로 도 9에 비해 보다 높은 잔류분극과 낮은 스위칭 임계전압을 보이고 있음을 알 수 있다. 도 12는 각각의 두께가 보다 얇은 시편에 대한 히스테레시스루프(Hysteresis loop)로 도 10에 비해 향상된 성질을 보여주고 있다.
이상 설명한 바와 같이 종래의 한꺼번에 실시하는 결정화 열처리방법이 아닌 매회의 코팅시에 결정화 열처리까지 끝내고 이과정을 원하는 두께를 얻을 때까지 반복하므로써 매우 치밀하고 내부 및 표면에 기공이 없는 우수한 SBT 박막을 얻을 수 있다.

Claims (6)

  1. 기판 상에 SBT 박막을 제조하는 방법에 있어서,
    (가) 상기 기판 위에 Sr, Bi 및 Ta을 포함하는 졸상태의 SBT전구체를 코팅하는 단계;
    (나) 상기 SBT전구체를 건조하여 비정질 SBT층을 만드는 단계; 및
    (다) 상기 비정질 SBT층을 열처리하여 결정화시키는 단계;를
    포함하는 SBT 박막 단위 제조 공정을 원하는 SBT 박막의 두께를 얻을 때 까지 복수회 반복 수행하는 것을 특징으로 하는 SBT 박막 제조방법.
  2. 제1항에 있어서,
    상기 SBT 박막은 SrBi2Ta2O9, SrBi2Nb2O9, SrBi2Ti2O9및 SrBi2TaxNb2-xO9중 어느 하나인 것을 특징으로 하는 SBT 박막제조 방법.
  3. 제1항에 있어서,
    상기 (나) 단계에서 건조는 300℃~750℃ 사이에서 이루어지는 것을 특징으로 하는 SBT 박막의 제조방법.
  4. 제1항에 있어서,
    상기 (다) 단계에서 상기 열처리는 750℃ 이상에서 이루어지는 것을 특징으로 하는 SBT 박막의 제조방법.
  5. 제1항에 있어서,
    최초의 상기 SBT 박막 단위 제조 공정 이전에 상기 기판 상에 하부전극을 증착하는 단계; 및 최후의 상기 SBT 박막 단위 제조 공정 이후에 상기 SBT 박막 상에 상부전극을 증착하는 단계;를 더 포함하는 것을 특징으로 하는 SBT 박막 제조방법.
  6. 제5항에 있어서,
    상기 상부전극 및 하부전극은 Pt로 형성하는 것을 특징으로 하는 SBT 박막의 제조방법.
KR1019980063163A 1998-12-31 1998-12-31 강유전체 박막의 제조방법 KR20000046477A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980063163A KR20000046477A (ko) 1998-12-31 1998-12-31 강유전체 박막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980063163A KR20000046477A (ko) 1998-12-31 1998-12-31 강유전체 박막의 제조방법

Publications (1)

Publication Number Publication Date
KR20000046477A true KR20000046477A (ko) 2000-07-25

Family

ID=19569769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980063163A KR20000046477A (ko) 1998-12-31 1998-12-31 강유전체 박막의 제조방법

Country Status (1)

Country Link
KR (1) KR20000046477A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394668B2 (en) 2010-03-26 2013-03-12 Samsung Electronics Co., Ltd. Oxide thin film, methods of manufacturing oxide thin film and electronic devices including oxide thin film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394668B2 (en) 2010-03-26 2013-03-12 Samsung Electronics Co., Ltd. Oxide thin film, methods of manufacturing oxide thin film and electronic devices including oxide thin film
US9053979B2 (en) 2010-03-26 2015-06-09 Samsung Electronics Co., Ltd. Oxide thin film, methods of manufacturing oxide thin film and electronic devices including oxide thin film

Similar Documents

Publication Publication Date Title
US5825057A (en) Process for fabricating layered superlattice materials and making electronic devices including same
US5614018A (en) Integrated circuit capacitors and process for making the same
EP0616723B1 (en) Process for fabricating layered superlattice materials
US6194227B1 (en) Method of producing a bismuth layer structured ferroelectric thin film
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
JPH0855967A (ja) 強誘電体薄膜キャパシタの製造方法
CA2215052A1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
KR100476030B1 (ko) 강유전체 박막을 갖는 반도체 장치 및 그의 제조방법
JPH0817939A (ja) 半導体装置及びその製造方法
US6338970B1 (en) Ferroelectric capacitor of semiconductor device and method for fabricating the same
US6437380B1 (en) Ferroelectric device with bismuth tantalate capping layer and method of making same
JP2007184622A (ja) 高キャパシタンス薄膜キャパシタの製造方法
US6309896B1 (en) Method of manufacturing a ferroelectric film
JPH09129827A (ja) 強誘電体キャパシタ
JP4488661B2 (ja) 強誘電体キャパシタの製造方法
KR20000046477A (ko) 강유전체 박막의 제조방법
KR20000003484A (ko) 반도체 장치의 캐패시터 형성 방법
US6327135B1 (en) Thin film capacitors on gallium arsenide substrate
Mizutani et al. Dielectric properties of highly (001)-plane oriented SrBi4Ti4O15 thin films
JP2000067648A (ja) 強誘電体膜の形成方法
US20010018132A1 (en) Method for producing very thin ferroelectric layers
KR100470834B1 (ko) 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택 제조방법
KR20010036043A (ko) 반도체 장치의 고유전막 형성 방법
KR100288501B1 (ko) 비스무쓰 층상 산화물 강유전체 박막의 제조방법
KR19980082687A (ko) 다층 구조를 이용한 강유전체 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination