KR20000045489A - 다수의 서브 시스템간 통신 방법 및 그 장치 - Google Patents

Abstract

다수의 보드로 이루어진 시스템에 있어서 듀얼 포트램과 인터럽트를 이용하여 각 보드간의 통신을 효율적으로 수행하기 위한 다수 보드간 통신 방법 및 장치에 관한 것이다. 본 발명은 듀얼 포트램을 각 보드에 장착하고 각 보드의 듀얼 포트램을 단일 통신버스에 연결하여 전송을 원하는 보드는 어느 것이든지 마스터가 될 수 있으며, 마스터 보드(슬레이브 보드)가 데이터를 전송하고자 할 때는 슬레이브 보드(마스터 보드)측 듀얼 포트램을 직접 액세스하여 기록하고 이를 수신하는 슬레이브 보드(마스터 보드)는 자신의 듀얼 포트램을 억세스하여 데이터를 읽어가게 된다. 이러한 데이터 송수신은 인터럽트에 의해 그 타이밍이 제어된다.

Description

다수의 서브 시스템간 통신 방법 및 그 장치

본 발명은 다수의 서브 시스템으로 이루어지는 시스템에 있어서 각 서브 시스템간의 통신을 효율적으로 수행하기 위한 방법 및 그 장치를 제공하고자 하는 것으로, 좀 더 구체적으로는 다수의 보드로 구성된 시스템에서 단일의 통신버스를 통해 듀얼 포트램을 액세스함에 의하여 각 보드간의 통신을 효율적이고 고속으로 수행하고자 하는 것이다.

종래의 듀얼 포트램을 이용한 다수의 보드간 통신은 마스터 보드가 양 방향에서 데이터 독출/기록이 가능한 듀얼 포트램을 가지고 있어서, 예를 들어 마스터 보드에서 슬레이브 보드로 통신하는 경우에는 마스터 보드가 듀얼 포트램으로 데이타를 기록하면 슬레이브 보드는 마스터 보드의 듀얼 포트램을 액세스하여 데이터를 독출하여 통신을 하는 방식을 사용하여 왔다.

이 방식은 슬레이브 보드간 통신이 필요할 경우 듀얼 포트램을 가지고 있는 마스터로 고정된 보드가 통신을 원하는 슬레이브 보드들간에 통신을 중개해야 하므로 보드간 통신이 빈번할 경우에는 마스터 보드의 작업이 가중되는 문제가 발생하였다.

본 발명은 이러한 문제점을 해결하고자 하는 것으로, 전체 시스템을 구성하는 서브 시스템간의 통신을 고속이고 효율적으로 수행하고자 하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위해, 본 발명은 양 방향에서 독출/기록이 가능한 듀얼 포트램을 각 보드에 장착하고 각 보드의 듀얼 포트램을 단일한 통신버스에 연결하여 전송을 원하는 보드는 어느 것이든지 마스터가 될 수 있으며, 마스터 보드가 데이터를 전송하고자 할 때는 슬레이브 보드측 듀얼 포트램을 직접 액세스하여 기록하고, 이를 수신하는 슬레이브 보드는 자신의 듀얼 포트램을 액세스하여 데이터를 독출함에 의하여 보드간의 통신이 이루어지도록 한다.

이러한 데이터의 송수신은 인터럽트에 의하여 처리되는데, 버스가 휴지(idle : 통신버스가 사용되지 않는 상태) 상태일 때 발생하는 인터럽트(B_INT)에 의해서 데이터의 전송이 개시되고, 전송 완료 후에는 데이터를 수신하라는 인터럽트(L_INT)에 의하여 슬레이브 보드의 데이터 수신이 이루어진다.

이에 따라 본 발명은 다수의 서브 시스템마다 통신을 위한 듀얼 포트램을 보유하고 있고, 이들 듀얼 포트램이 모두 단일한 통신버스에 연결되어 있어서 통신 신호 라인이 간단하면서도 전송을 원하는 보드의 CPU는 인터럽트(B_INT)가 발생할 때까지 다른 작업을 수행하는 것이 가능하여 통신 버스를 사용하기 위해 대기할 필요가 없어 시스템 효율을 높일 수 있고, 데이터의 송신과 수신이 동시에 발생하지 않으므로 동일한 어드레스의 억세스에 의한 데이터의 손실을 방지할 수 있는 잇점이 있다.

도 1은 본 발명의 일 실시예에 따른 다수의 보드간 통신방법을 도시한 흐름도.

도 2는 도 1의 통신방법에 있어서 인터럽트 처리 루틴의 일 실시예를 도시한 흐름도.

도 3은 본 발명의 일 실시예에 따른 다수의 보드간 통신 장치의 구성을 도시한 블럭도.

< 도면의 주요부분에 대한 부호의 설명 >

1 : CPU 2 : 듀얼 포트램

3 : 듀얼 포트램 제어기 4 : 인터럽트 제어기

5: 통신 버스 6 : 디코더

7, 8, 9, 10 : 버퍼 11 : 마스터 보드

12 : 슬레이브 보드

상기와 같이 동작되도록 하는 본 발명의 통신 장치는 다수의 보드로 이루어진 시스템에서 각 보드간의 통신을 위한 통신장치로, 각 보드가 통신할 수 있는 공통의 통신버스(5)를 포함하고;

상기 각 보드들은:

중앙처리부(CPU)와;

통신되는 데이터를 저장하고 중개하는 듀얼 포트램과;

상기 CPU와 외부의 통신버스의 신호를 분석하여 통신을 제어하는 듀얼 포트램 제어기를 포함하는 것을 특징으로 한다.

또한 본 발명은 다수의 보드로 구성된 시스템에서 특정한 마스터 보드가 슬레이브 보드로 데이터를 전송하는 방법을 포함하며, 상기 전송 방법은:

CPU(1)가 전송될 데이터를 특정 메모리 영역에 저장하는 단계와;

CPU(1)가 듀얼 포트램 제어기(3)에 데이터 전송을 요구하는 단계;

듀얼 포트램 제어기(3)가 통신 버스(5)의 휴지 상태를 판단하여 휴지상태이면 통신 버스(5)를 확보하는 단계;

듀얼 포트램 제어기(3)가 CPU(1)에 인터럽트를 거는 단계;

CPU(1)가 상기 인터럽트의 종류를 판별하여 데이터 전송 루틴에 관련된 인터럽트인가를 판단하는 단계;

데이터가 전송될 슬레이브 보드(11)를 선택하는 단계;

전송 인터럽트를 실행함에 의하여 상기 특정 메모리 영역의 데이터를 선택된 슬레이브 보드(11)의 듀얼 포트램으로 전송하는 단계;

듀얼 포트램 제어기(3)가 데이터 전송 완료를 검출하여 이를 슬레이브 보드(11)에 알리고 통신 버스(5)를 반환하는 단계로 이루어지는 것을 특징으로 한다.

또한 본 발명은 다수의 보드로 구성된 시스템에서 특정한 마스터 보드가 슬레이브 보드로부터 데이터를 수신하는 방법을 포함하며, 상기 수신 방법은:

슬레이브 보드(11)로부터 데이터 전송 완료 신호를 검출하여 인터럽트를 개시시키는 단계와;

인터럽트 종류를 판별하여 데이터 수신에 관련된 것이면 수신에 관련된 해당 인터럽트 루틴을 실행하여 내부의 듀얼 포트램(2)에 이미 전송되어 있는 데이터를 CPU(1)의 특정 메모리 영역으로 읽어들이는 단계로 이루어지는 것을 특징으로 한다.

상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다.

도 3은 본 발명의 일 실시예에 따른 다수의 보드간 통신 장치의 구성을 도시한 블록도이며, 이의 동작 과정은 도 1 및 도 2를 참조하여 설명한다.

마스터 보드(11)는 통신 버스(5)에 버퍼(7,8,9,10)를 통해 연결된 듀얼 포트램(2)을 통해 슬레이브 보드(12) 중 하나와 통신을 한다.

듀얼 포트램(2)은 임의의 양방향에서 액세스 가능한 메모리가 될 수 있고, 하나의 메모리에 중재 논리 회로(arbitration logic circuit)를 부가하여 구성된 메모리가 될 수도 있다.

마스터 보드(11) 및 슬레이브 보드(12)는 그 실질적인 구성에 있어서 대동소이하며 통신과정을 설명하기 위한 편의상 관심의 대상이 되는 보드를 마스터 보드(11)로 지정하고 이 보드와 통신하는 보드를 슬레이브 보드(12)로 지정한 것일 뿐 특별한 구성상의 차이로 인해 명명된 것은 아니다.

따라서 본 발명은 마스터 보드(11)가 슬레이브 보드(12)로부터 데이터를 전송하는 방법과 수신하는 방법에 대해서만 기술하고 있으며, 이에 의해 모든 통신을 수행하는 것이 가능한 것임은 당업자에게 자명한 것이다.

통신 버스(5)는 공통 버스로 일반적인 어드레스 및 데이터를 위한 버스를 통칭한 것이다. 버퍼(7)는 어드레스 버퍼이고, 통신 버스(5) 중 어드레스 버스 부분에 연결되며, 디코더(6)는 이 어드레스를 디코딩하여 해당 듀얼 포트램의 오른쪽 부분을 액세스 가능하도록 선택하는 신호(R_CS)를 발생한다.

즉 특정한 보드의 듀얼 포트램은 각각 고유한 메모리 맵상의 어드레스 범위가 지정되어 있으므로 각각의 보드마다 디코더(6)가 있어서 모든 어드레스를 디코딩하여 현재 수행되고 있는 통신이 자신의 보드상의 듀얼 포트램에 해당하는지를 판별하여 자신이 속한 보드의 듀얼 포트램이 선택되면 선택신호(R_CS)가 발생되는 것이다.

이제 첨부된 도면을 참조하여 본 발명의 일 실시예의 동작을 당업자가 이해할 수 있을 정도로 자세히 기술한다.

우선 데이터를 전송하고자 하는 보드(마스터 보드(11))의 CPU(1)는 슬레이브 보드(12)로 전송할 데이터를 인터럽트 처리 루틴에 알려진 위치의 메인 메모리(미도시)에 저장한다(S01).

CPU(1)는 듀얼 포트램 제어기(3)에 데이터의 전송을 요구한다. 전송을 요구하는 과정은 다음과 같다. 듀얼 포트램 제어기(3)는 어드레스를 받아들여 4개의 신호를 디코드하여 만들어내는데, 듀얼 포트램의 좌측을 억세스하기 위한 신호(L_CS#), 통신 버스로 통하는 어드레스 버퍼(7)를 열어주는 신호(SLV_CS#), 내부적으로 전송요구 신호로 사용하기 위한 것과 내부의 전송 완료 신호로 사용하기 위한 것이다.

따라서 CPU(1)는 전송 요구 어드레스, TS#, DBG#를 출력하고, 듀얼 포트램 제어기(2)는 전송요구 어드레스를 받아들여 전송요구가 있음을 인지하고 AACK#, TA#를 출력한다. CPU(1)는 AACK#, TA# 신호를 확인함으로써 전송요구가 인지되었음을 알게된다. 이후 CPU(1)는 데이터의 전송을 위하여 대기하지 않고 주어진 다른 작업을 수행할 수 있다(S02).

듀얼 포트램 제어기(3)는 전송 요구가 있는지를 계속 감시하다가(S03), 전송요구가 있으면 버스 휴지 인터럽트 마스크를 ON하여 이후에 통신 버스가 휴지 상태가 되면 B_INT# 신호가 인에이블될 수 있게 해준다(S04). 듀얼 포트램 제어기(02)는 BUS_IDLE# 상태를 계속 감시하다가(S05), 인에이블되면 BUS_IDLE# 을 디스에이블시켜 통신버스의 사용을 예약한다(S06).

듀얼 포트램 제어기(3)는 버스 사용 예약이 끝나면 B_INT# 신호를 인에이블하여 버스 휴지 인터럽트를 발생시키고 인터럽트 제어기는 이를 받아들여 IRQ# 를 인에이블함으로써 CPU(1)에 인터럽트를 요구한다(S07). CPU(1)는 수행하던 다른 작업을 중단하고 인터럽트를 승인한다(S08).

인터럽트 제어기(4)는 버스 휴지 인터럽트 마스크를 OFF(비활성)함으로써 전송 요구 전까지는 B_INT# 신호가 디스에이블될 수 있게 해준다(S09). 단계(S08)을 종료한 후 CPU(1)는 인터럽트 처리 루틴을 통하여 다음과 같이 슬레이브 보드(11) 내에 있는 듀얼 포트램에 데이터를 전송한다.

우선 인터럽트의 종류를 판단한다(S22). 인터럽트 종류가 B_INT#일 경우, 듀얼 포트램 제어기(2)는 인에이블된 CPU(1)의 TS#를 검출/유지한다(S24). CPU(1)가 어드레스 전송을 시작하면 듀얼 포트램 제어기(2)는 어드레스를 디코드하여 SLV_CS#를 인에이블한다. 이때 버퍼(7)는 CPU(1)의 WR#에 의해서 버스의 방향이 CPU(1)측에서 통신버스(5) 측으로 정해진다.

또한 SLV_CS의 인에이블에 의해서 버퍼(7) 출력이 열리게 되어 어드레스가 통신버스(5)로 출력된다. 여기에서 슬레이브 보드의 R_WR#은 항상 인에이블되어 있다(S25). 듀얼 포트램 제어기(3)는 인에이블된 CPU(1)의 DBG#를 검출/유지한다(S26). CPU(1)가 데이터 전송을 시작하면 듀얼 포트램 제어기(2)는 검출된 DBG#의 신호와 이미 생성되어 있는 SLV_CS#를 논리적으로 AND 연산하여 SLV_OE#을 인에이블한다.

버퍼(6)는 WR# 신호에 의해서 버스의 방향이 아니라 CPU(1) 측에서 통신버스(5) 측이 되고 SLV_OE# 의 인에이블에 의해서 버퍼(6) 출력이 열리게 되어 데이터가 통신버스(5)로 출력된다.

그 다음 듀얼 포트램 제어기(3)는 슬레이브 보드의 듀얼 포트램의 억세스 시간만큼 이 상태를 유지한 후(S28), CPU(1)에 AACK#와 TA#를 전송하여 어드레스 및 데이터를 전송하였음을 알린다. 이때 SLV_CS#와 SLV_OE#는 디스에이블된다(S29, S30).

이와 같은 방법으로 CPU(1)는 전송하고자 하는 모든 데이터를 전송하고(S31), 슬레이브 보드(11)의 L_INT#을 인에이블시킨 다음 전송 완료 어드레스를 전송하고(S11), 인터럽트 처리 루틴에서 리턴한다(S32). 듀얼 포트램 제어기(3)는 전송이 완료되었는지를 계속 감시하다가, 전송 완료 어드레스가 인지되면 BUS_IDLE# 신호를 디스에이블하고 전송 요구 신호를 대기한다(S12).

다음으로 마스터 보드(11)가 슬레이브 보드(12)로부터 데이터를 수신하는 경우에 대해 기술한다.

슬레이브 보드(12)는 데이터 전송 완료와 함께 마스터 보드(11)의 L_INT#을 인에이블 시킨다(슬레이브 보드의 S11). 이에 따라 인터럽트 제어기(4)는 CPU(1)에 인터럽트를 요구(IRQ#)하고 CPU(1)는 수행하던 다른 작업을 중지하고 인터럽트를 승인한다(S08).

단계 S08을 종료한 후 CPU(1)는 인터럽트 처리 루틴을 통하여 다음과 같이 데이터를 전송한다.

우선 인터럽트의 종류를 판단한다(S33). 인터럽트 종류가 L_INT#일 경우, 듀얼 포트램 제어기(3)는 인에이블된 CPU(1)의 TS#를 검출/유지한다(S35). L_INT#이 아니면 에러를 리턴한다.

CPU(1)가 어드레스 전송을 시작하면 듀얼 포트램 제어기(3)는 어드레스를 디코드하여 L_CS#를 인에이블한다. 이로써 듀얼 포트램(2)은 CPU(1)로부터 어드레스를 입력받는다(S36). 듀얼 포트램 제어기(3)는 인에이블된 CPU(1)의 DBG#를 검출/유지한다(S37).

CPU(1)가 데이터 전송을 시작하면 듀얼 포트램 제어기(3)는 검출된 DBG#의 신호와 이미 생성되어 있는 L_CS#을 논리적으로 AND하여 L_OE#를 인에이블한다. 항상 디스에이블되어있는 L_WR#에 의해서 데이터의 방향이 듀얼 포트램(2)측에서 CPU(2)측이 되고 L_OE#의 인에이블에 의해서 듀얼 포트램(2)에서 데이터가 출력된다(S38).

그 다음 듀얼 포트램 제어기(3)는 듀얼 포트램(2)의 액세스 시간만큼 이 상태를 유지한 후(S39), CPU(1)에 AACK#, TA#를 전송하여 어드레스 및 데이터를 수신하였음을 알린다. 이때 L_CS#와 L_OE#는 디스에이블된다(S40, S41).

이와 같은 방법으로 CPU(1)는 수신하고자 하는 모든 데이터를 수신하고(S42), 인터럽트 처리 루틴에서 복귀한다(S43). 디코더(6)는 통신 버스(5)상에 연결되어 있는 각 보드들을 구별할 수 있도록 수신되는 어드레스를 각 보드 별로 다르게 디코드한다. L_BUSY#, R_BUSY#는 듀얼 포트램(2)의 우측과 좌측의 어드레스가 동일하고 동시에 액세스될 때 양측에 모두 발생하는 신호이나 본 장치에서는 수신과 송신이 동시에 발생하지 않으므로 사용하지 않는다.

본 발명은 다수의 듀얼 포트램을 단일한 통신 버스에 연결하여 보드간 통신 신호 라인을 간소화함과 동시에 전송을 원하는 보드의 CPU는 버스 휴지 인터럽트가 발생할 때까지 다른 작업을 수행할 수 있으므로 CPU가 통신 버스를 사용하기 위하여 대기할 필요가 없어 작업효율을 높일 수 있고, 데이터의 송신과 수신이 동시에 발생하지 않으므로 동일한 어드레스의 억세스에 의한 데이터 손실을 방지할 수 있는 잇점이 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (3)

1. 다수의 보드로 이루어진 시스템에서 각 보드간의 통신을 위한 통신장치에 있어서,

   상기 통신장치는 각 보드가 통신할 수 있는 공통의 통신버스(5)를 포함하고; 상기 각 보드들은 중앙처리부(CPU)(1)와;

   통신되는 데이터를 저장하고 중개하는 듀얼 포트램(3)과;

   상기 CPU(1)와 외부의 통신버스(5)의 신호를 분석하여 통신을 제어하는 듀얼 포트램 제어기(2)를 포함하는 것을 특징으로 하는 통신 장치.
2. 다수의 보드로 구성된 시스템에서 특정한 마스터 보드가 슬레이브 보드로 데이터를 전송하는 방법에 있어서,

   CPU(1)가 전송될 데이터를 특정 메모리 영역에 저장하는 단계와;

   CPU(1)가 듀얼 포트램 제어기(3)에 데이터 전송을 요구하는 단계;

   듀얼 포트램 제어기(3)가 통신 버스(5)의 휴지 상태를 판단하여 휴지상태이면 통신 버스(5)를 확보하는 단계;

   듀얼 포트램 제어기(3)가 CPU(1)에 인터럽트를 거는 단계;

   CPU(1)가 상기 인터럽트의 종류를 판별하여 데이터 전송 루틴에 관련된 인터럽트인가를 판단하는 단계;

   데이터가 전송될 슬레이브 보드(11)를 선택하는 단계;

   전송 인터럽트를 실행함에 의하여 상기 특정 메모리 영역의 데이터를 선택된 슬레이브 보드(11)의 듀얼 포트램으로 전송하는 단계;

   듀얼 포트램 제어기(3)가 데이터 전송 완료를 검출하여 이를 슬레이브 보드(11)에 알리고 통신 버스(5)를 반환하는 단계로 이루어지는 것을 특징으로 하는 다수의 서브 시스템간 데이터 전송 방법.
3. 다수의 보드로 구성된 시스템에서 특정한 마스터 보드가 슬레이브 보드로부터 데이터를 수신하는 방법에 있어서,

   슬레이브 보드(11)로부터 데이터 전송 완료 신호를 검출하여 인터럽트를 개시시키는 단계와;

   인터럽트 종류를 판별하여 데이터 수신에 관련된 것이면 수신에 관련된 해당 인터럽트 루틴을 실행하여 내부의 듀얼 포트램(2)에 이미 전송되어 있는 데이터를 CPU(1)의 특정 메모리 영역으로 읽어들이는 단계로 이루어지는 것을 특징으로 하는 데이터 수신 방법.