KR20000045366A - 반도체소자의 저장전극 제조방법 - Google Patents
반도체소자의 저장전극 제조방법 Download PDFInfo
- Publication number
- KR20000045366A KR20000045366A KR1019980061924A KR19980061924A KR20000045366A KR 20000045366 A KR20000045366 A KR 20000045366A KR 1019980061924 A KR1019980061924 A KR 1019980061924A KR 19980061924 A KR19980061924 A KR 19980061924A KR 20000045366 A KR20000045366 A KR 20000045366A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- etching
- lower electrode
- photoresist pattern
- thin film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000003860 storage Methods 0.000 title claims abstract description 28
- 239000010408 film Substances 0.000 claims abstract description 53
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 35
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 238000004544 sputter deposition Methods 0.000 claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 10
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 55
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 8
- 239000007772 electrode material Substances 0.000 description 11
- 239000006227 byproduct Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체소자의 저장전극 제조방법에 관한 것으로, DRAM(dynamic RAM) 및 FeRAM(ferroelectric RAM) 소자의 제조공정에서 전극물질로 사용되는 Pt막, Ir막, IrO2막, Ru막 또는 RuO2막의 식각공정시 상기 전극물질의 상부에 하부전극으로 예정되는 부분을 보호하는 감광막 패턴을 형성하고, 상기 감광막 패턴을 건식식각하여 상기 전극물질과 약 1 : 1 정도의 식각선택비를 갖도록한 다음, 상기 감광막 패턴을 식각마스크로 사용하여 상기 전극물질을 스퍼터링방법으로 식각하되, 상기 식각공정후 하부전극의 식각면이 라운드(round)하게 형성되도록함으로써 스퍼터링방법으로 증착되는 유전체막이 균일한 두께로 형성되게 하고, 식각부산물(by-product)에 의해 임계치수(critical dimension, CD)가 과도하게 증가하거나 전기적으로 취약한 펜스(fence)가 발생하는 것을 방지하여 소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.
Description
본 발명은 반도체소자의 저장전극 제조방법에 관한 것으로서, 특히 고유전물질을 사용하는 캐패시터의 형성공정에서 Pt막, Ir막, IrO2막, Ru막 또는 RuO2막을 전극물질로 형성한 다음, 상기 전극물질의 식각공정시 식각마스크로 사용되는 감광막 패턴의 두께를 건식식각공정으로 조절한 후, 상기 감광막 패턴을 식각마스크로 사용하여 스퍼터링 식각방법으로 식각하여 저장전극의 식각면을 라운드하게 형성함으로써 상기 전극물질의 식각면에 식각부산물이 적층되어 펜스를 이루는 것을 방지하여 소자의 특성 및 신뢰성을 향상시킬 수 있는 기술에 관한 것이다.
일반적으로, 반도체소자의 고집적화가 증가됨에 따라 캐패시터의 고정전용량이 요구되고 있다. 이를 해결하기 위해 캐패시터의 유전상수가 높은 물질을 사용하거나 유전체막의 두께를 얇게 하거나 저장전극의 표면적을 증대시키는 방법 등이 대두되고 있다. 이를 해결하기 위한 방안 중의 하나로서 높은 유전상수를 갖는 물질을 적용하려는 시도가 이루어지고 있다.
상기와 같이 유전상수가 높은 물질인 강유전체막은 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remanent polarization) 상태를 갖는 강유전체로 박막화하여 전원이 꺼진 상태에서도 데이타를 기억하는 비휘발성(nonvolatile)메모리인 FeRAM 소자 개발에 적용되고 있다.
이하, 첨부된 도면을 참고로 하여 종래기술을 설명하기로 한다.
도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 저장전극 제조방법을 도시한 단면도이다.
먼저, 소정의 하부구조물이 형성되어 있는 반도체기판(11) 상부에 저장전극 콘택(도시안됨)를 구비하는 층간절연막(13)을 형성한다.
다음, 상기 구조 상부에 Ti 또는 TiN 막 등을 사용하여 확산방지막(15)을 형성하고, 상기 확산방지막(15) 상부에 하부전극용 Pt막(17)을 형성한다.
그 다음, 상기 Pt막(17) 상부에 저장전극으로 예정되는 부분을 보호하는 감광막 패턴(18)을 형성한다. (도 1a참조)
다음, 상기 감광막 패턴(18)을 식각마스크로 사용하여 상기 Pt막(17) 및 확산방지막(15)을 식각한다. 이때, 상기 식각공정으로 인하여 상기 감광막 패턴(18), Pt막 및 확산방지막(15)의 측벽에 식각부산물(19)가 증착된다. (도 1b 및 도 1c참조)
그 다음, 상기 감광막 패턴(18)과 식각부산물(19)을 제거하는 세정공정을 실시한다.
상기와 같이 종래기술에 따른 반도체소자의 저장전극 제조방법은, 유전율이 높은 BST, PZT, SBT막 등을 사용하는 경우에는 Pt막, Ir막, IrO2막, Ru막 또는 RuO2막을 전극물질로 사용하였으나, 감광막 패턴을 식각마스크로 사용하여 이온에 의한 스퍼터링식각방법으로 식각공정을 실시하면 화학반응에 의해 휘발성의 부산물을 형성하지 못하고, 상기 전극물질의 식각면에 식각된 식각부산물이 재증착되어 펜스를 형성한다. 이때, 식각마스크의 높이가 낮을수록 상기 식각부산물이 재증착될 확률이 적게 되므로, 상기 식각마스크의 높이를 낮추어야 하지만 식각공정시 요구되는 식각공정변수는 감광막 패턴에 대한 특정한 식각선택비를 갖기 때문에 식각마스크로 사용하기 위하여 최소한의 높이를 가지는 감광막을 형성해야 하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 고유전물질을 유전 체막으로 사용하는 캐패시터 형성공정에서 전극물질을 식각하는 공정시 하부전극으로 예정되는 부분을 보호하는 감광막 패턴을 형성하고, 상기 감광막 패턴을 상기 전극물질과 약 1 : 1의 식각선택비에 맞는 높이로 건식식각한 다음, 상기 감광막 패턴을 식각마스크로 Cl2가스를 이용한 스퍼터링방법으로 식각하여 식각면이 라운드한 저장전극을 형성함으로써 스퍼터방법으로 균일한 두께를 갖는 유전체막을 형성하고, 저장전극의 식각면에 식각부산물이 재증착되어 펜스를 형성되는 것을 방지하고, 임계치수가 증가되는 것을 방지하며 그에 따른 소자의 특성 및 신뢰성을 향상시키는 반도체소자의 저장전극 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c 는 본 발명에 따른 반도체소자의 저장전극 제조방법을 도시한 단면도.
도 2 는 본 발명에 따른 반도체소자의 저장전극 제조방법에 의해 형성된 저장전극의 SEM사진.
<도면의 주요부분에 대한 부호 설명>
11 : 반도체기판 13 : 층간절연막
15 : 확산방지막 17 : Pt막
18 : 감광막 패턴 19 : 식각부산물
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 제조방법은,
소정의 하부구조물이 형성되어 있는 반도체기판 상부에 저장전극 콘택이 구비된 층간절연막을 형성하는 공정과,
상기 층간절연막 상부에 확산방지막 및 하부전극용 박막을 형성하는 공정과,
상기 하부전극용 박막 상부에 저장전극으로 예정되는 부분을 보호하는 감광막 패턴을 형성하는 공정과,
상기 감광막 패턴을 상기 하부전극용 박막과 1 : 1의 식각선택비를 고려하여 적절한 두께가 되도록 소정 두께 건식식각하는 공정과,
상기 감광막 패턴을 식각마스크로 사용하여 상기 하부전극용 박막을 Cl2가스를 이용한 스퍼터링방법으로 식각하여 하부전극을 형성하되, 상기 하부전극의 식각면을 라운드하게 형성하는 공정과,
상기 감광막 패턴을 제거하는 공정과,
상기 하부전극의 상부에 유전체막을 스퍼터링방법으로 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2 는 본 발명에 따른 반도체소자의 저장전극 제조방법에 의해 형성된 저장전극의 SEM사진이다.
먼저, 반도체기판(도시안됨) 상에 소자분리 산화막(도시안됨)과 게이트산화막(도시안됨)을 형성하고, 게이트전극(도시안됨)과 소오스/드레인전극(도시안됨)으로 구성되는 모스 전계효과 트랜지스터를 형성하고 전체표면을 평탄화시킨 후, 상기 구조 상부에 저장전극 콘택을 구비하는 층간절연막을 형성한다.
다음, 상기 층간절연막 상부에 Ti 또는 TiN 막 등을 사용하여 확산방지막(도시안됨)을 형성한다.
그 다음, 상기 확산방지막 상부에 하부전극용 박막(도시안됨)을 형성한다. 상기 하부전극용 박막은 Pt막, Ir막, IrO2막, Ru막 또는 RuO2막을 사용하여 1500 ∼ 2500Å 두께로 형성한다.
다음, 상기 하부전극용 박막 상부에 하부전극으로 예정되는 부분을 보호하는 감광막 패턴(도시안됨)을 형성한다. 이때, 상기 감광막 패턴은 상기 하부전극용 박막에 대하여 약 1 : 1 의 식각선택비를 갖기 때문에 하부전극을 형성하기 위한 식각공정후 식각부산물의 증착을 최소화로 하기 위하여 상기 감광막 패턴을 2000 ∼ 3000Å 두께로 형성하여야 한다. 그러나, 상기 감광막 패턴은 약 4000Å 두께 이하로 형성하기 어려우므로 상기 감광막 패턴의 두께를 조절하기 위해 O2가스를 이용하여 건식식각하여 2000 ∼ 3000Å 두께로 형성한다. 이때, 상기 감광막 패턴의 측벽으로의 임계치수(critical dimension, CD)의 손실을 방지하기 위하여 상기 O2가스이외에 CO, Ar, Cl2또는 CHF3가스를 첨가하여 인-시튜(in-situ)로 식각한다.
그 다음, 상기 감광막 패턴을 식각마스크로 사용하여 상기 하부전극용 박막을 Cl2가스를 이용한 스퍼터링방법으로 식각하여 상기 하부전극용 박막의 식각면을 라운드하게 형성한다. 이때, 상기 감광막 패턴과 하부전극용 박막의 식각선택비를 약 1 : 1로 조절하기 위하여 상기 Cl2가스를 2 ∼ 10sccm 정도의 소량을 사용한다. 상기 식각공정은 0.1 ∼ 1MHz의 저주파 RF 파워를 사용하여 DC 셀프 바이어스(self-bias)를 증가시키고, 1 ∼ 10mtorr의 압력하에서 스퍼터링된 하부전극용 박막을 신속하게 배출되도록하여 식각률을 향상시킨다.
그리고, 상기 Cl2가스를 사용하는 경우에는 웨이퍼가 놓이는 하부전극(bottom electrode)의 온도를 25 ∼ 350℃로 유지하여 상기 하부전극용 박막이 상기 Cl2가스와 화학반응을 일으켜 식각률을 향상시키도록 한다.
그 후, 상기 감광막 패턴을 제거하고 세정공정을 실시한다.
다음, 상기 구조 상부에 BST, PZT 또는 SBT 등을 스퍼터링방법으로 증착한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 제조방법은, DRAM 및 FeRAM 소자의 제조공정에서 전극물질로 사용되는 Pt막, Ir막, IrO2막, Ru막 또는 RuO2막의 식각공정시 상기 전극물질을 형성한 다음, 하부전극으로 예정되는 부분을 보호하는 감광막 패턴을 형성하고, 상기 감광막 패턴을 건식식각하여 상기 전극물질과 약 1 : 1 정도의 식각선택비에 적당한 높이로 낮춘 다음, 상기 감광막 패턴을 식각마스크로 사용하여 상기 전극물질을 스퍼터링방법으로 식각하되, 상기 식각공정후 하부전극의 식각면이 라운드하게 형성되도록함으로써 스퍼터링방법으로 증착되는 유전체막이 균일한 두께로 형성되게 하고, 식각부산물에 의해 임계치수가 과도하게 증가하거나 전기적으로 취약한 펜스가 발생하는 것을 방지하여 소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 이점이 있다.
Claims (8)
- 소정의 하부구조물이 형성되어 있는 반도체기판 상부에 저장전극 콘택이 구비된 층간절연막을 형성하는 공정과,상기 층간절연막 상부에 확산방지막 및 하부전극용 박막을 형성하는 공정과,상기 하부전극용 박막 상부에 저장전극으로 예정되는 부분을 보호하는 감광막 패턴을 형성하는 공정과,상기 감광막 패턴을 상기 하부전극용 박막과 1 : 1의 식각선택비를 고려하여 적절한 두께가 되도록 소정 두께 건식식각하는 공정과,상기 감광막 패턴을 식각마스크로 사용하여 상기 하부전극용 박막을 Cl2가스를 이용한 스퍼터링방법으로 식각하여 하부전극을 형성하되, 상기 하부전극의 식각면을 라운드하게 형성하는 공정과,상기 감광막 패턴을 제거하는 공정과,상기 하부전극의 상부에 유전체막을 스퍼터링방법으로 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 저장전극 제조방법.
- 제 1 항에 있어서,상기 하부전극용 박막은 Pt막, Ir막, IrO2막, Ru막 또는 RuO2막을 사용하여 형성하는 것을 특징으로 하는 반도체소자의 저장전극 제조방법.
- 제 1 항에 있어서,상기 감광막 패턴의 건식식각공정은 주식각가스로 O2가스를 사용하고, CO, Ar, Cl2또는 CHF3가스를 첨가하여 인-시튜로 실시하는 것을 특징으로 하는 반도체소자의 저장전극 제조방법.
- 제 1 항에 있어서,상기 감광막 패턴은 식각선택비를 고려하여 소정 두께 건식식각하여 2000 ∼ 3000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 제조방법.
- 제 1 항에 있어서,상기 스퍼터링방법으로 식각하는 공정은 상기 하부전극용 박막이 상기 감광막 패턴과 1 : 1의 식각선택비를 갖도록 2 ∼ 10sccm의 Cl2가스를 사용하여 실시하는 것을 특징으로 하는 반도체소자의 저장전극 제조방법.
- 제 5 항에 있어서,상기 Cl2가스를 사용하여 식각할 때 웨이퍼가 놓이는 하부전극의 온도를 25 ∼ 350℃로 유지하는 것을 특징으로 하는 반도체소자의 저장전극 제조방법.
- 제 1 항에 있어서,상기 스퍼터링방법으로 식각하는 공정은 0.1 ∼ 1MHz의 저주파 RF 파워를 사용하여 실시하는 것을 특징으로 하는 반도체소자의 저장전극 제조방법.
- 제 1 항에 있어서,상기 스퍼터링방법으로 식각하는 공정은 1 ∼ 10mtorr의 압력하에서 실시하는 것을 특징으로 하는 반도체소자의 저장전극 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061924A KR20000045366A (ko) | 1998-12-30 | 1998-12-30 | 반도체소자의 저장전극 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061924A KR20000045366A (ko) | 1998-12-30 | 1998-12-30 | 반도체소자의 저장전극 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000045366A true KR20000045366A (ko) | 2000-07-15 |
Family
ID=19568620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980061924A KR20000045366A (ko) | 1998-12-30 | 1998-12-30 | 반도체소자의 저장전극 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000045366A (ko) |
-
1998
- 1998-12-30 KR KR1019980061924A patent/KR20000045366A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777305B2 (en) | Method for fabricating semiconductor device | |
| JP4746357B2 (ja) | 半導体装置の製造方法 | |
| US6054391A (en) | Method for etching a platinum layer in a semiconductor device | |
| US6764896B2 (en) | Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching | |
| KR20010005076A (ko) | 플라즈마 펄스를 이용한 강유전체 메모리 소자 제조 방법 | |
| KR100224730B1 (ko) | 반도체장치의 패턴 형성방법 및 이를 이용한 커패시터 제조방법 | |
| US7015049B2 (en) | Fence-free etching of iridium barrier having a steep taper angle | |
| US20040150923A1 (en) | Hardmask with high selectivity for Ir barriers for ferroelectic capacitor manufacturing | |
| KR20000045366A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR100190055B1 (ko) | 반도체 장치의 백금전극 제조방법 | |
| KR100329612B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100329759B1 (ko) | 강유전체 캐패시터 형성 방법 | |
| KR100337926B1 (ko) | 반도체소자의저장전극형성방법 | |
| KR100334528B1 (ko) | 강유전체램의캐패시터제조방법 | |
| KR100333660B1 (ko) | 강유전체 캐패시터 형성 방법 | |
| KR100333641B1 (ko) | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 | |
| KR20000042490A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR19990055813A (ko) | 반도체소자의 전하저장전극 형성방법 | |
| KR100801314B1 (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR20020014229A (ko) | 백금 전극을 구비하는 캐패시터 형성 방법 | |
| KR19990080855A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20010018060A (ko) | 강유전체 커패시터의 상부 전극을 노출하는 콘택홀 형성방법 | |
| KR20010004293A (ko) | 상하부 전극간 단락을 방지할 수 있는 강유전체 캐패시터 형성방법 | |
| KR20020009696A (ko) | 포토레지스트 패턴 측벽에 증착되는 폴리머를 제거할 수있는 패턴 형성 방법 및 그를 이용한 강유전체 캐패시터형성 방법 | |
| KR20030054310A (ko) | 반도체 소자의 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |