KR20000045241A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20000045241A
KR20000045241A KR1019980061799A KR19980061799A KR20000045241A KR 20000045241 A KR20000045241 A KR 20000045241A KR 1019980061799 A KR1019980061799 A KR 1019980061799A KR 19980061799 A KR19980061799 A KR 19980061799A KR 20000045241 A KR20000045241 A KR 20000045241A
Authority
KR
South Korea
Prior art keywords
lead
chip
lead frame
semiconductor package
tape
Prior art date
Application number
KR1019980061799A
Other languages
English (en)
Inventor
이현규
양승호
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980061799A priority Critical patent/KR20000045241A/ko
Publication of KR20000045241A publication Critical patent/KR20000045241A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지 구조에 관한 것으로서, 칩과 리드프레임의 인너리드를 연결하는 구조를 달리하여 전체적인 크기를 줄이기 위해 작은 사이즈의 칩(chip)을 사용하더라도 패키징이 원활하게 이루어지도록 함과 함께 패키징된 상태에서의 전체적인 두께도 박형화되도록 하는데 있다.
이를 위해 본 발명은 아웃터 리드(11)와 인너리드(12) 그리고 패들(13)로 이루어진 리드프레임과, 상기 리드프레임을 이루는 패들(13) 상면에 안착된 칩(14)과, 하부면에 구리로된 패턴(15a)이 이격된 상태로 복수개 형성되어 상기 패턴을 통해 칩(14)과 리드 와이어의 인너 리드(11)를 전기적으로 연결하는 리드 테이프(15)와, 상기 칩(14) 및 리드 테이프(15)를 일체로 감싸도록 봉지되어 외부영향으로 부터 칩(14)과 리드 테이프(15)를 보호하는 몰드 바디(16)로 구성된 것이다.

Description

반도체 패키지
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 전체적인 크기를 줄이기 위해 작은 사이즈의 칩(chip)을 사용하더라도 패키징이 원활하게 이루어지도록 함과 함께 패키징된 상태에서의 전체적인 두께도 박형화되도록 한 것이다.
종래 반도체 패키지는 아웃터 리드(out lead)(1)와 인너 리드(inner lead)(2) 그리고 패들(padle)(3)로 이루어진 리드 프레임(lead frame)이 구비되고, 상기 리드 프레임을 이루는 패들(3) 상면에는 에폭시(epoxy)에 의해 본딩된 상태로 칩(chip)(4)이 안착되며, 상기 칩과 리드 프레임의 인너 리드(2)가 와이어(5)로 연결되어 전기적으로 접속되고, 상기 칩(4) 및 와이어(5)는 에폭시 몰딩 콤파운드로 봉지된 몰드 바디(6)에 의해 외부로 부터 보호된 구조이다.
이와같은 구조를 갖는 종래 반도체 페키지의 패키징 과정을 설명하면 다음과 같다.
칩(4)을 리드 프레임의 패들(3) 위에 올려 놓고 에폭시 수지물을 이용해 고정하는 칩 본딩(chip bonding)을 실시한 다음 상기 칩 위의 본딩 패드(bonding pad)와 리드 프레임의 인너 리드(2)를 와이어(5)로서 전기적으로 연결시키는 와이어 본딩(wire bonding)을 실시한다.
상기에서 리드 프레임의 인너 리드(2) 끝단에는 은막(Ag paste)(7)이 입혀져 있는데, 이는 와이어 본딩 작업시 와이어(5)가 상기 인너 리드(2)에 잘 접착되도록 하기 위해서이다.
계속해서 칩(4) 및 본딩된 와이어(5)를 외부적인 영향으로 부터 보호하도록 몰딩재인 에폭시 볼딩 콤파운드로 봉지하여 몰드 바디(6)를 형성하는 몰딩(Molding)을 수행하고, 이후 리드 프레임의 타이 바(Tie bar) 및 댐 바(Dam Bar)를 자르는 트리밍(triming) 및 리드 프레임의 아웃터 리드(1)를 소정의 형상으로 성형하는 포밍(forming)을 차례로 수행한다.
상기 트리밍 및 포밍 후에는 최종적으로 솔더링(soldering)을 실시하므로서 도 1과 같은 반도체 패키지가 만들어 진다.
한편 상기한 구조의 종래 반도체 패키지는 외부로 부터의 전기적 신호가 리드 와이어의 아웃터 리드(1)를 통해 주어지면 이 신호는 계속해서 인너 리드(2)로 통하고, 상기 인너 리드까지 통하여진 전기적 신호는 와이어(5)를 통해 칩(4)으로 전달되는 신호전달 체계를 수행한다.
그러나 이와같은 종래 반도체 패키지는 칩과 리드 프레임의 인너 리드가 와이어로 연결된 구조이므로 반도체 패키지의 전체적인 사이즈가 소형화되어 가고 있는 추세임에 따라 칩 사이즈 또한 작아지고 있음을 감안할 때 상기한 구조에서는 작아지는 칩 사이즈에 맞게 리드 프레임의 설계도 다시 행하여야 하므로 상기 리드 프레임의 공용화가 안되어 패키징 작업성이 떨어짐과 함게 리드 프레임의 설계에 들어가는 비용이 크게 증가되는 문제점이 있었다.
상기에서 만약 작아진 사이즈의 칩에 맞게 리드 프레임의 설계를 하지 않았을 경우에는 상기 칩과 리드 프레임의 인너 리드를 연결하는 와이어의 길이가 너무 길어져 와이어 본딩 작업에 어려움이 있고, 상기 와이어 본딩 후에는 그 다음 공정에서 여러가지 불량(Wire Sweeping and Wire Shoot 불량)을 일으키게 된다.
또한 칩과 리드 프레임의 인너 리드를 전기적으로 연결시켜 주는 와이어의 높이(h)가 높아 패키지 전체의 높이(H)가 박형화 되지 못하는 문제점도 있었다.
본 발명은 상기 문제점을 해결하기 위하여 안출한 것으로서, 더욱 상세하게는 칩과 리드 프레임의 인너 리드를 연결하는 구조를 달리하여 전체적인 크기를 줄이기 위해 작은 사이즈의 칩(chip)을 사용하더라도 패키징이 원활하게 이루어지도록 함과 함께 패키징된 상태에서의 전체적인 두께도 박형화되도록 하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명 형태에 따르면, 아웃터 리드와 인너 리드 그리고 패들로 이루어진 리드 프레임과, 상기 리드 프레임을 이루는 패들 상면에 안착된 칩과, 하부면에 구리로된 패턴이 이격된 상태로 복수개 형성되어 상기 패턴을 통해 칩과 리드 와이어의 인너 리드를 전기적으로 연결하는 리드 테이프와, 상기 칩 및 리드 테이프를 일체로 감싸도록 봉지되어 외부영향으로 부터 칩과 리드 테이프를 보호하는 몰드 바디로 구성된 반도체 패키지가 제공된다.
도 1은 종래 반도체 패키지를 나타낸 종단면도
도 2는 본 발명 반도체 패키지를 나타낸 종단면도
도 3은 본 발명 반도체 패키지를 구성하는 리드 테이프를 확대하여 나타낸 저면도
도면의 주요부분에 대한 부호의 설명
11. 아웃터 리드 12. 인너 리드
13. 패들 14. 칩
15. 리드 테이프 15a. 패턴
16. 몰드 바디
이하 본 발명을 일 실시예로 도시한 첨부된 도 2 내지 도 3을 참고로 하여 더욱 상세히 설명하면 다음과 같다.
첨부된 도 2는 본 발명 반도체 패키지를 나타낸 종단면도이고, 도 3은 본 발명 반도체 패키지를 구성하는 리드 테이프를 확대하여 나타낸 저면도로서, 본 발명 반도체 패키지는 아웃터 리드(out lead)(11)와 인너 리드(inner lead)(12) 그리고 패들(padle)(13)로 이루어진 리드 프레임(lead frame)이 구비되고, 상기 리드 프레임을 이루는 패들(13) 상면에는 에폭시(epoxy)에 의해 본딩된 상태로 칩(chip)(14)이 안착되며, 상기 칩과 리드 프레임의 인너 리드(12)가 구리(Cu)로된 복수개의 패턴(15a)이 이격된 상태로 하부면에 형성된 리드 테이프(15)에 의해 연결되어 전기적으로 접속되고, 상기 칩(14) 및 리드 테이프(15)는 에폭시 몰딩 콤파운드로 봉지된 몰드 바디(16)에 의해 외부로 부터 보호된 구조이다.
또한 상기 리드 테이프(15)에 형성된 각 패턴(15a)에는 리드 테이프(15)로서 칩(14)과 인너 리드(12)를 연결할 때 전기적 특성이 향상되도록 주석(Sn)이 도금되어 있다.
이와같은 구조를 갖는 본 발명 반도체 패키지의 패키징 과정을 설명하면 다음과 같다.
칩(14)을 리드 프레임의 패들(13) 위에 올려 놓고 에폭시 수지물을 이용해 고정하는 칩 본딩(chip bonding)을 실시한 다음 상기 칩의 상부면과 리드 프레임의 인너 리드(12) 상부면에 접촉된 상태로 도 3과 같은 리드 테이프(15)를 올려 놓고 본딩(bonding)을 실시하면, 상기 리드 테이프의 하부면에 구비된 패턴(15a)이 상기 칩(14)의 본딩 패드(bonding pad)와 리드 프레임의 인너 리드(12)를 전기적으로 연결시켜 준다.
상기에서 리드 프레임의 인너 리드(12) 끝단에는 은막(Ag paste)(17)이 입혀져 있고, 칩(14)의 상부면에는 범퍼(bump)(18)가 형성되어 있는데, 이는 리드 테이프 본딩 작업시 상기 리드 테이프(15)가 인너 리드(12) 및 칩(14)에 잘 접착되도록 하기 위해서이다.
계속해서 칩(14) 및 본딩된 리드 테이프(15)를 외부적인 영향으로 부터 보호하도록 몰딩재인 에폭시 볼딩 콤파운드로 봉지하여 몰드 바디(16)를 형성하는 몰딩(Molding)을 수행하고, 이후 리드 프레임의 타이 바(Tie bar) 및 댐 바(Dam Bar)를 자르는 트리밍(triming) 및 리드 프레임의 아웃터 리드(1)를 소정의 형상으로 성형하는 포밍(forming)을 차례로 수행한다.
상기 트리밍 및 포밍 후에는 최종적으로 솔더링(soldering)을 실시하므로서 도 1과 같은 반도체 패키지가 만들어 진다.
한편 본 발명에서 리드 테이프(15)에 형성된 패턴(15a)에는 주석(Sn)이 도금되어 있으므로 리드 테이프(15)가 칩(14)과 리드 프레임의 인너 리드(12)를 전기적으로 연결할 때 그 연결특성을 향상시켜 주게됨은 이해 가능하다.
상기한 본 발명 반도체 패키지의 신호 전달 과정은 종래에서 기 설명된 과정을 참고하면 이해 가능하리라 생각되므로 생략한다.
이상에서 설명된 바와같은 본 발명은 칩과 리드 프레임의 인너 리드를 복수개의 패턴이 형성된 리드 테이프로서 연결하고 있으므로 전체적인 크기를 줄이기 위해 작은 사이즈의 칩(chip)을 사용할 때 리드 프레임을 상기 칩 사이즈에 맞추지 않더라도 상기 칩과 인너 리드의 전기적 연결을 위한 본딩작업이 편리해 짐에 따라 결국 패키징 작업이 원활하게 행하여 짐과 함께 본딩 작업 후 그 다음 공정을 수행할 때에도 리드 테이프의 패턴이 뒤틀리거나 서로 달라붙게되는 현상이 전혀 일어나지 않게되는 효과가 있다.
또한 칩과 리드 프레임의 인너 리드를 전기적으로 연결시켜 주는 테이프의 높이(h1)가 종래에 사용되던 와이어에 비해 매우 낮아 패키지 전체의 높이(H1)가 박형화 되는 효과도 있다.

Claims (2)

  1. 아웃터리드와 인너리드 그리고 패들로 이루어진 리드 프레임과,
    상기 리드 프레임을 이루는 패들 상면에 안착된 칩과,
    하부면에 구리로된 패턴이 이격된 상태로 복수개 형성되어 상기 패턴을 통해 칩과 리드 와이어의 인너리드를 전기적으로 연결하는 리드 테이프와,
    상기 칩 및 리드 테이프를 일체로 감싸도록 봉지되어 외부영향으로 부터 칩과 리드 테이프를 보호하는 몰드 바디로 구성된 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    리드 테이프의 하부면에 형성된 패턴에 주석이 도금된 것을 특징으로 하는 반도체 패키지.
KR1019980061799A 1998-12-30 1998-12-30 반도체 패키지 KR20000045241A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061799A KR20000045241A (ko) 1998-12-30 1998-12-30 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061799A KR20000045241A (ko) 1998-12-30 1998-12-30 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20000045241A true KR20000045241A (ko) 2000-07-15

Family

ID=19568496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061799A KR20000045241A (ko) 1998-12-30 1998-12-30 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20000045241A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160112345A (ko) 2015-03-19 2016-09-28 삼성전기주식회사 반도체 칩

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160112345A (ko) 2015-03-19 2016-09-28 삼성전기주식회사 반도체 칩

Similar Documents

Publication Publication Date Title
KR940007757Y1 (ko) 반도체 패키지
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
US20030006055A1 (en) Semiconductor package for fixed surface mounting
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
US7247944B2 (en) Connector assembly
US6028356A (en) Plastic-packaged semiconductor integrated circuit
US20040238923A1 (en) Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
US6566739B2 (en) Dual chip package
US7952198B2 (en) BGA package with leads on chip
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
KR100390466B1 (ko) 멀티칩 모듈 반도체패키지
KR20000045241A (ko) 반도체 패키지
JPH11297917A (ja) 半導体装置及びその製造方法
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR100258607B1 (ko) 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
KR100258852B1 (ko) 반도체 패키지의 제조 방법
KR200150930Y1 (ko) 반도체 와이어 본딩장치
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
KR19980058476A (ko) 반도체 패키지 및 그 제조 방법
KR100268922B1 (ko) 반도체패키지및그제조방법
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR100357876B1 (ko) 반도체패키지 및 그 제조 방법
KR20010009374A (ko) 패키지의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid