KR20000044353A - 비동기 전송 모드 교환기에서 스위치 포트 통합장칭 - Google Patents

비동기 전송 모드 교환기에서 스위치 포트 통합장칭 Download PDF

Info

Publication number
KR20000044353A
KR20000044353A KR1019980060850A KR19980060850A KR20000044353A KR 20000044353 A KR20000044353 A KR 20000044353A KR 1019980060850 A KR1019980060850 A KR 1019980060850A KR 19980060850 A KR19980060850 A KR 19980060850A KR 20000044353 A KR20000044353 A KR 20000044353A
Authority
KR
South Korea
Prior art keywords
write enable
port
enable signal
switch
output
Prior art date
Application number
KR1019980060850A
Other languages
English (en)
Inventor
채상수
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980060850A priority Critical patent/KR20000044353A/ko
Priority to US09/472,561 priority patent/US6465989B1/en
Publication of KR20000044353A publication Critical patent/KR20000044353A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H04L49/309—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

본 발명은 비동기 전송 모드 교환기에서 스위치 포트를 통합하는 장치에 관한 것으로, 통합 출력 포트 레지스터로 유효한 통합 출력 포트 정보가 들어오면 현재의 카운터가 지정하는 값으로 라이트 인에이블 신호를 출력하고, 각 라이트 인에이블 신호 생성기는 각 출력 포트 레지스터로부터 입력되는 라이트 인에이블 신호를 취합하여 하나라도 라이트 인에이블 신호가 입력되면, 해당 스위치 포트 어드페스 피포로 라이트 인에이블 신호를 전송하여 입력된 셀이 공통 메모리에 라이트됨과 동시에 어드레스 피포로 공통 메모리의 어드레스를 라이트하게 되어 특정시간이 되면, 이 어드레스가 출력되어 공통 메모리의 리드 어드레스가 되어 셀을 읽어내고 역다중화부를 통해서 스위치 출력 포트로 출력한다. 따라서, 본 발명은 통합 포트를 이용하여 더 빠른 스피드의 가입자를 정합하거나 스위치끼리 연결하여 다단계를 구성할 때 포트의 효율을 높이면서 서로 연결할 수 있다.

Description

비동기 전송 모드 교환기에서 스위치 포트 통합 장치
본 발명은 비동기 전송 모드 교환기의 포트를 결합하는 장치에 관한 것으로, 특히 다양한 결합이 가능하도록 하여 다단식 스위치 구조를 구현하기 위한 스위치 포트를 통합하는 장치에 관한 것이다.
일반적으로 분배 메모리(shared memory) 구조의 비동기 전송 모드 스위치는 크기나 포트의 스피드에 제약이 따른다.
종래 비동기 전송 모드 스위치는 칩으로 구현될 때 n×n스위치에 포트 스피드는 n에 의해 제한적일 수밖에 없다. 그리고, 이러한 종래 스위치 칩을 가지고 스위치 보드를 구성할 때 STM-4c, STM-16c와 같은 포트 스피드보다 빠른 가입자를 정합하는 경우 셀의 순서가 어긋나는 문제점이 발생한다.
따라서, 본 발명의 목적은 비동기 전송 모드 교환기에서 스위치 포트를 통합하는 장치를 제공함에 있다.
본 발명의 다른 목적은 비동기 전송 모드 교환기에서 작은 스위치 칩을 이용하여 다양한 스위치를 구현하는 장치를 제공함에 있다.
본 발명의 또다른 목적은 비동기 전송 모드 교환기에서 링크의 사용 효율을 높일 수 있는 장치를 제공함에 있다.
본 발명의 또다른 목적은 비동기 전송 모드 교환기에서 스위치 포트 속도보다 더 빠른 가입자를 다양하게 정합하는 장치를 제공함에 있다.
이러한 목적들을 달성하기 위한 본 발명은 입력되는 셀로부터 라우팅 정보를 추출하고, 출력 포트 정보를 이용하여 입력된 셀을 제어하는 셀 제어기와, 상기 셀 제어기를 통해 유효한 통합 출력 포트 정보가 들어오면, 현재의 카운터가 지정하는 값으로 라이트 인에이블신호를 출력하는 통합 출력 포트 레지스터와, 해당 스위치 포트의 어드레스 피포로 상기 라이트 인에이블신호를 전송하는 라이트 인에이블 신호 생성기로 구성하는 것을 특징으로 한다.
도 1은 본 발명에 따른 비동기 전송 모드 교환기를 나타내는 도면.
도 2는 본 발명의 실시예에 따른 비동기 전송 모드 교환기에서 스위치 포트 통합 장치의 구성도.
도 3은 본 발명의 구체적인 실시예에 따른 출력 포트 통합 레지스터를 나타내는 도면.
도 4는 본 발명의 구체적인 실시예에 따른 비동기 전송 모드 교환기에서 스위치 통합 장치의 연결도.
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
도 1은 본 발명에 따른 비동기 전송 모드 교환기의 구성도이다.
도 1을 참조하면, 다중화부(110)는 각 입력 포트에서 입력된 셀을 다중화하여 출력한다. 상기 다중화된 셀은 공통 메모리(common memory;120)에 입력 대기된다. 이때, 다중화부(110)는 다중화중에 각 셀의 라우팅 정보를 추출하여 차례로 통합부(bundle block;160)로 입력시킨다. 즉, 분배 메모리 구조에서 입력된 셀들은 다중화부(110)에서 다중화되어 공통 메모리(120)로 입력된다. 외부정합부(140)는 교환기의 운용 관리자가 스위치 포트를 설정할 때 그 데이터를 입력받아 BRM(150)과 통합부(160)로 제공한다. 그러면, 통합부(160)에서는 각 통합 출력 포트의 통합 정보를 보고, 가장 최근에 라이트한 어드레스 피포(Address FIFO)의 다음 어드레스 피포로 라이트 인에이블(Write Enable) 신호를 내보낸다. 아이들 어드레스 풀(Idle Address Pool;180)은 공통 메모리(120)의 아이들 어드레스를 저장하고 있다가 셀이 입력되면, 공통 메모리(120)로 라이트 어드레스(Write Address)를 제공하고, 출력 정보를 저장하는 어드레스 피포로도 입력시킨다. 그리고, 통합부(160)에서 제공한 라이트 인에이블 신호에 의해 해당 출력 포트의 어드레스 피포에 그 어드레스가 저장되고, 셀 출력시간이 되면 모든 어드레스 피포(171∼17n)로부터 동시에 한 개의 출력 어드레스를 읽어내어 다중화한다. 그런후 공통 메모리(120)의 리드 어드레스(Read Address)로 제공되고, 이 어드레스는 다시 아이들 어드레스 풀(180)로 저장된다. 공통 메모리(120)에서 출력된 셀은 역다중화부(130)를 거쳐 해당 출력 포트로 출력된다.
다중화부(110)는 각 입력 포트로 셀이 입력되면, 입력된 셀들을 다중화하여 공통 메모리(120)로 입력하고, 다중화될 때 추출한 셀의 정보(트래픽 클래스, 통합 출력 포트 정보등)를 통합부(160)로 제공한다.
통합부(160)는 아이들 어드레스 풀(180)에서 제공한 어드레스로 셀을 공통 메모리(120)로 라이트하고 그 어드레스를 출력되어야 할 스위치 포트 어드레스 피포에도 라이트한다. 그런후 일정 시간이 경과하면 각 어드레스 피포로부터 동시에 하나의 어드레스를 읽어내서 다중화한 후에 공통 메모리(120)를 리드하기 위한 리드 어드레스로 제공된다. 공통 메모리(120)에서 읽혀진 셀은 역다중화부(130)로 입력되고, 셀들은 읽혀진 순서에 의해 출력 포트로 출력된다.
한편, 입력되는 셀이 멀티캐스트 셀(Multicast Cell)인 경우 통합부(160)는 상기 입력된 셀로부터의 통합 출력 포트 정보 대신 출력 정보가 저장된 MCNo.를 추출하여 통합 출력 포트 정보가 저장된 BRM(150)의 리드 어드레스로 제공하고, 그 입력 셀이 출력되어야 할 통합 출력 포트 정보를 받아들이는 것만이 유니캐스트의 경우와 다르다.
도 2는 도 1에 도시된 통합부(160)의 구성도로서, 통합부(160)는 셀 제어기(210)와 다수의 출력 포트 통합 레지스터(221∼22n)와 다수의 WE생성기(231∼23n)로 구성된다.
도 1 및 도 2를 참조하면, 셀 제어기(210)는 입력된 셀이 유니캐스트 또는 멀티캐스트인지의 여부에 따라 입력된 출력 정보를 해당 출력 포트 통합 레지스터(bundle register)로 입력한다. 즉, 셀 제어기(210)는 유니캐스트 셀이 입력되면, 통합 출력 포트 정보를 해당 통합 출력 포트 레지스터로 보낸다. 또한, 셀 제어기(210)는 멀티캐스트 셀이 입력되면, MCNo.를 BRM(150)으로 출력시켜 해당 MCNo.의 통합 출력 포트 정보를 읽어서 해당 출력 포트 통합 레지스터로 입력시킨다.
그러면, 출력 포트 통합 레지스터(221∼22n)는 셀 제어기(210)로부터 유효 정보가 입력되면, 우선 카운터값을 참조하여 가장 최근에 출력된 어드레스 피포의 다음 어드레스 피포로 라이트 인에이블 신호를 출력시키고 상기 카운터값을 증가시킨다.
이러한 출력 포트 통합 레지스터(221∼22n)에는 각기 몇 개의 포트가 통합되어 있는지에 대한 정보와 통합 출력 포트 정보를 저장하는 레지스터들과 소정 카운팅값으로 상기 레지스터를 가리키기 위한 카운터로 구성된다. 예를 들어, 제1 출력 포트 통합 레지스터(221)는 0∼3번 스위치의 포트가 하나로 통합되어 있으면, 통합 개수가 4이다. 그리고, 제1 출력 포트 통합 레지스터(221)는 도 3에 도시된 것과 같이 카운터의 초기값은 '0'이고, 레지스터0에는 "0", 레지스터1에는 "1", 레지스터2에는 "10", 레지스터3에는 "11"으로 각 출력 스위치 포트의 순서를 지정하고 있다.
라이트 인에이블 신호 생성기(231∼23n)는 각 출력 포트 통합 레지스터(221∼22n)로부터 출력되는 라이트 인에이블(Write Enable) 신호를 취합한다. 그리고, 라이트 인에이블 신호 생성기(231∼23n)는 라이트 인에이블 신호가 하나라도 입력되면, 해당 스위치 포트 어드레스 피포로 라이트 인에이블 신호를 전송한다. 이때, 입력된 셀이 공통 메모리(120)에 라이트됨과 동시에 어드레스 피포로 상기 셀이 라이트된 공통 메모리(120)의 어드레스 번호를 라이트한다. 특정 시간이 되면, 이 어드레스가 출력되어 공통 메모리(120)의 리드 어드레스가 되어 셀을 읽어내고 역다중화부(130)를 통해 스위치 출력 포트로 출력된다.
도 4는 본 발명에 따른 스위치 통합의 구체적인 실시예를 나타낸다.
도 1 내지 도 4를 참조하면, 8×8 스위치(300)의 155Mbps 4포트를 통합하여 622Mbps 포트로 사용한다면, 통합부(160)는 외부정합부(140)를 통해 스위치 초기화시 스위치의 통합 포트 정보를 칩의 출력 포트 통합 레지스터에 라이트한다.
먼저, 제1 출력 포트 통합 레지스터(221)는 통합된 포트 수가 네 개이며, 카운터값이 '0'일 때 0번 레지스터 스위치 포트를 가리키고, 카운터값이 증가할수록 그에 대응하는 물리적 스위치 포트를 가리킨다. 즉, 제1통합 출력 포트 레지스터(221)는 카운터값이 1일 때 1번 레지스터 스위치 포트를 가리키고, 카운터값이 2일 때 2번 레지스터 스위치 포트를 가리키고, 카운터값이 3일 때 3번 레지스터 스위치 포트를 가리킨다.
다음으로 제2 출력 포트 통합 레지스터(222)는 통합된 포트 수가 하나이며, 초기 카운터값이 5번 스위치 포트를 가리킨다.
그 다음으로 제3 출력 포트 통합 레지스터(223)는 통합된 포트 수가 하나이며, 초기 카운터값이 6번 레지스터 스위치 포트를 가리킨다.
그 다음으로 제4 출력 포트 통합 레지스터(224)는 통합된 포트 수가 하나이며, 초기 카운터값이 7번 레지스터 스위치 포트를 가리킨다.
이와 같이 본 발명에 따른 스위치 포트 통합 장치는 8×8 스위치를 5×5로 재구성하여 실제로는 8개의 포트이지만 622Mbps 포트를 가상적으로 구현한다. 즉, 물리적(physical)으로 8×8 스위치에서 0∼3번 출력 포트는 논리적으로 5×5 스위치에서 0번 출력 포트로 간주되어 셀 스위칭한다. 즉, 제1 출력 통합 포트로 출력되는 셀은 물리적인 스위치 포트0∼3으로 출력된다. 이때, 셀은 스위치 포트0으로부터 스위치 포트3로 순차적으로 반복되어 출력되어 순서가 유지된다.
제1통합 출력 포트 레지스터(221)는 유효한 통합 출력 포트 정보가 들어오면, 현재의 카운터가 지정하는 값으로 초기에는 '0'이므로 라이트 인에이블 신호를 첫 번째 레지스터에 저장된 출력 포트 번호에 해당하는 어드레스 피포로 출력시키고 상기 카운터값을 1 증가시킨다.
다음에 제1출력 통합 포트로 출력되려는 셀이 입력되면, 이번에는 카운터값이 '1'이므로 상기 카운터값이 지정하는 레지스터에 저장된 스위치 출력 어드레스 피포로 라이트 인에이블 신호를 전송하고, 카운터는 2로 변경한다. 이때, 입력된 셀이 공통 메모리(120)에 라이트됨과 동시에 어드레스 피포로 공통 메모리(120)의 어드레스를 라이트하게 되어 특정 시간이 되면, 이 어드레스가 출력되어 공통 메모리(120)의 리드 어드레스가 되어 셀을 읽어내고 역다중화부(130)를 통해서 물리적으로 1번인 스위치 출력 포트로 출력된다.
이와 같이 0∼3번 출력 포트는 스위치 내부에서 하나의 통합 포트로 인식하여 셀이 입력되면 순차적으로 할당되어 연속적으로 통합 포트0으로 출력되는 셀의 순서가 깨지지 않도록 출력시키므로써 통합 포트를 이용하여 더 빠른 스피드의 가입자를 정합하든지 아니면 스위치끼리 연결하여 다단계를 구성할 때 포트의 효율을 높이면서 서로 연결할 수 있다.
한편, 멀티캐스트 셀인 경우 출력 정보 대신 MCNo.라는 멀티캐스트 셀의 아이디를 달고, 통합부(160)로 입력되고 이 값을 BRM(150)의 리드 어드레스로 이용하여 해당 셀이 출력되어야 할 통합 포트 정보를 읽어내는 부분만 다르다.
상술한 바와 같이 본 발명은 비동기 전송 모드 교환기에서 여러개의 스위치 포트들을 하나의 포트로 통합하여 사용할 수 있다.
그리고, 본 발명은 비동기 전송 모드 스위치에서 개개의 포트는 독립적이지만 어떤 한 호에서 입력되는 연속 셀 스트림이 통합된 포트들로 순차적으로 출력되어 가입자 정합쪽에서 이 묶음을 하나의 포트로 다중화하면 포트 속도보다 빠른 정합도 가능하다.
따라서, 본 발명은 비동기 전송 모드 교환기에서 스위치 칩을 이용하여 다양한 크기의 대용량 스위치를 만들기 위해서 다단계(multi-stage)로 구현할 경우에 여러개의 포트를 통합하여 사용할 경우 포트의 사용효율을 증대시킬 수 있다.

Claims (4)

  1. 비동기 전송 모드 교환기에서 스위치 포트를 통합하는 장치에 있어서,
    입력되는 셀로부터 라우팅 정보를 추출하고, 출력 포트 정보를 이용하여 입력된 셀을 제어하는 셀 제어기와,
    상기 셀 제어기를 통해 유효한 통합 출력 포트 정보가 들어오면, 현재의 카운터가 지정하는 값으로 라이트 인에이블 신호를 출력하는 출력 통합 포트 레지스터와,
    상기 다수의 출력 통합 포트 레지스터로부터 출력되는 라이트 인에이블 신호를 입력받아 해당 스위치 포트의 어드레스 피포로 상기 라이트 인에이블 신호를 인가하는 라이트 인에이블 신호 생성기로 구성되는 것을 특징으로 하는 비동기 전송 모드 교환기에서 스위치 포트 통합 장치.
  2. 제1항에 있어서, 상기 셀 제어기는,
    상기 입력되는 셀이 멀티캐스트 셀인 경우 상기 멀티캐스트 셀의 아이디(MCNo.)에 대한 통합 출력 포트 정보를 읽어 해당 출력 포트 통합 레지스터로 입력시키는 것을 특징으로 하는 비동기 전송 모드 교환기에서 스위치 포트 통합 장치.
  3. 제1항에 있어서, 상기 라이트 인에이블 신호 생성기는,
    상기 출력 포트 통합 레지스터로부터 출력되는 라이트 인에이블 신호를 취합하여 하나라도 라이트 인에이블 신호가 입력되면, 해당 어드레스 피포로 라이트 인에이블 신호가 인가되는 것을 특징으로 하는 비동기 전송 모드 교환기에서 스위치 포트 통합 장치.
  4. 제3항에 있어서, 상기 어드레스 피포는,
    상기 라이트 인에이블 신호가 인가되면, 상기 입력된 셀이 저장된 공통 메모리의 어드레스를 라이트하는 것을 특징으로 하는 비동기 전송 모드 교환기에서 스위치 포트 통합 장치.
KR1019980060850A 1998-12-30 1998-12-30 비동기 전송 모드 교환기에서 스위치 포트 통합장칭 KR20000044353A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980060850A KR20000044353A (ko) 1998-12-30 1998-12-30 비동기 전송 모드 교환기에서 스위치 포트 통합장칭
US09/472,561 US6465989B1 (en) 1998-12-30 1999-12-27 Apparatus for integrating switch ports in an ATM switching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980060850A KR20000044353A (ko) 1998-12-30 1998-12-30 비동기 전송 모드 교환기에서 스위치 포트 통합장칭

Publications (1)

Publication Number Publication Date
KR20000044353A true KR20000044353A (ko) 2000-07-15

Family

ID=19567608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060850A KR20000044353A (ko) 1998-12-30 1998-12-30 비동기 전송 모드 교환기에서 스위치 포트 통합장칭

Country Status (2)

Country Link
US (1) US6465989B1 (ko)
KR (1) KR20000044353A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009140062A (ja) * 2007-12-04 2009-06-25 Hitachi Ltd ストレージ装置とストレージシステム及びパス情報設定方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144619A (en) * 1991-01-11 1992-09-01 Northern Telecom Limited Common memory switch for routing data signals comprising ATM and STM cells
US5245614A (en) * 1991-04-29 1993-09-14 Codex Corporation Vocabulary memory allocation for adaptive data compression of frame-multiplexed traffic
US5452297A (en) * 1993-12-20 1995-09-19 At&T Corp. Access switches for large ATM networks
US5668798A (en) * 1995-04-05 1997-09-16 International Business Machines Corporation Multiplexed TC sublayer for ATM switch
DE19643584C2 (de) * 1995-10-11 2001-05-10 Mitsubishi Electric Corp Verfahren und Vorrichtung zur Steuerung von Mehrbelegungsverbindungen
SE508284C2 (sv) * 1996-03-15 1998-09-21 Ericsson Telefon Ab L M Metod och anordning för flödesstyrning i paketförmedlande nät
US5931938A (en) * 1996-12-12 1999-08-03 Sun Microsystems, Inc. Multiprocessor computer having configurable hardware system domains
US6178235B1 (en) * 1996-12-13 2001-01-23 Telefonaktiebolaget Lm Ericsson Dynamic traffic distribution

Also Published As

Publication number Publication date
US6465989B1 (en) 2002-10-15

Similar Documents

Publication Publication Date Title
US6327244B1 (en) Packet handler
US5991295A (en) Digital switch
KR0142186B1 (ko) Atm 시스템용 스위칭네트워크 및 스위칭네트워크 모듈
EP0363053B1 (en) Asynchronous time division switching arrangement and a method of operating same
US6259693B1 (en) Cell combination to utilize available switch bandwidth
CA2050655A1 (en) Asynchronous transfer mode switching arrangement providing broadcast mode
US5285444A (en) Multi-stage link switch
US5963552A (en) Low/medium speed multi-casting device and method
US5164937A (en) Packet concentrator and packet switching system
KR20000044353A (ko) 비동기 전송 모드 교환기에서 스위치 포트 통합장칭
JP2824483B2 (ja) Ａｔｍ交換機におけるスイッチ診断方式
KR100355455B1 (ko) 동적 서비스 품질 제어를 갖는 에이티엠 스위치 장치
JP2785850B2 (ja) Ａｔｍ通話路の試験方式
KR100236604B1 (ko) 구내교환 시스템에서의 비동기 전송모드 교환기
KR100256675B1 (ko) 비동기 전달 모드 교환기의 저속 가입자 정합 장치
EP0755139A3 (en) ATM switch address generating circuit
KR100211024B1 (ko) 비동기전달모드 스위치에서의 다중화 장치
JPH0662041A (ja) 同報機能を有するａｔｍスイッチ回路およびその同報出力方法
AU630728B2 (en) Switching network for an atm system
KR100272568B1 (ko) 사설 교환기의 셀 스위칭 장치 및 방법
CA2303895A1 (en) Communication device for transmitting message signals
KR0159365B1 (ko) 바이패싱 기능을 갖는 에이티엠 셀 분배 및 집속장치
KR0131850B1 (ko) 출력 버퍼형 비동기전달모드(atm) 스위칭 장치
KR100241702B1 (ko) 용량 확장형 atm 사설망 교환기
JP2886270B2 (ja) Ａｔｍスイッチ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid