JPH0662041A

JPH0662041A - 同報機能を有するａｔｍスイッチ回路およびその同報出力方法

Info

Publication number: JPH0662041A
Application number: JP21411692A
Authority: JP
Inventors: Masahiro Ashi; 賢浩芦; 正浩 ▲高▼取; Masahiro Takatori; Yukio Nakano; 幸男中野; Takashi Nakajima; 中島　　隆
Original assignee: Hitachi Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Hitachi Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1992-08-11
Filing date: 1992-08-11
Publication date: 1994-03-04
Anticipated expiration: 2015-08-28
Also published as: JP3080787B2

Abstract

(57)【要約】【目的】ＡＴＭスイッチにおいて同報機能を実現する
ことを目的とする。【構成】入力されたセルは多重化部3で多重された
後、空きアドレス管理メモリ9から与えられるアドレス
値に従ってバッファメモリ4に記憶される。書込み制御
部6は、セルのヘッダ部を調べ、セルを出力する出力ハ
イウェイに対応する全てのアドレスメモリに当該アドレ
ス値を記憶する。この際、各アドレスメモリの内容量を
示すカウンタにより、最も内容量の多いアドレスメモリ
に記憶するアドレス値に対してフラグ信号を付加する。
バッファメモリ4の出力側では、各アドレスメモリから
順にアドレス値を１つずつ読み出し、その値をバッファ
メモリ4に与え、セルを出力する。さらに、アドレス値
と同時にフラグ信号が出現した場合は、当該アドレス値
を空きアドレス管理メモリに記憶する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭ伝送装置および
ＡＴＭ交換機に用いるスイッチにおける同報機能の実現
方法に関する。

【０００２】

【従来の技術】ＡＴＭ伝送装置およびＡＴＭ交換機の同
報方式における従来の技術としては、Proceedings of t
he IEEE,Vol.78,No.1,January 1990,「Fast Packet Swi
tch Architecture For Broadband Integrated Services
Digital Networks」p145-146に示されている方法があ
る。上記従来例によれば、受信セルを記憶するバッファ
とは別に、同報セル専用にバッファを設け、同報セルを
同報セル専用バッファに書き込み、同報回数だけ同報セ
ル専用バッファからセルを読み出すことにより同報を行
っている。

【０００３】

【発明が解決しようとする課題】上記従来例に示される
同報機能を実現するためには、前述のように同報セル用
に専用のバッファを設ける必要が有る。また、同報セル
のトラヒック量によっては、大量のセルを蓄積しなけれ
ばならず、同報セル用のバッファ規模が非常に大きくな
る。このため、ハードウエアが増大するという問題点が
ある。

【０００４】本発明の目的は、同報セル用に特別のバッ
ファを設けることなく同報機能を実現するＡＴＭスイッ
チ回路およびその同報出力方法を提供することにある。

【０００５】

【課題を解決するための手段】本発明では、複数の入力
ハイウェイおよび出力ハイウェイに接続され、入力ハイ
ウェイを介して到着した、固定長のセルを出力ハイウェ
イにスイッチングするＡＴＭスイッチ回路において、到
着セルを記憶するバッファメモリと、出力ハイウェイに
対応して設けられ、バッファメモリのセル格納アドレス
値を到着順に記憶して出力するアドレスメモリと、到着
したセルが出力される出力ハイウェイを解析してバッフ
ァメモリの書き込みを制御する書き込み制御部と、バッ
ファメモリの読み出しを指示する読み出し制御部と、バ
ッファメモリの空きアドレスの管理をする空きアドレス
管理手段とを有し、書き込み制御部は、到着したセルに
含まれるルーチング情報を解析し、出力ハイウェイに対
応するアドレスメモリに該アドレス値の記憶を指示し、
空きアドレス管理手段にアドレス値の出力を指示して該
アドレスにセルを書き込み、また、同報か否かを判定
し、同報の場合には、該同報セルのアドレス出力がより
遅いアドレスメモリを空きアドレス管理手段に通知し、
空きアドレス管理手段は、書き込み制御部からの指示が
あるとバッファメモリの読み出し時に空きアドレスとな
るかならないかの情報とアドレス値とを出力し、また、
アドレスメモリから出力されたアドレス値の空きアドレ
スとなるかならないかの情報を参照して、空きアドレス
の場合に該アドレス値を記憶し、読み出し制御部は、ア
ドレスメモリに対してアドレス値の出力を指示して、該
アドレス値に対応するバッファメモリのセルを読み出
し、アドレスメモリに対応する出力ハイウェイに出力さ
せる。

【０００６】また、各アドレスメモリの容量を管理する
アドレスメモリ管理手段をさらに有し、書き込み制御部
は、同報の場合に、該アドレスメモリ管理手段を参照し
て、該同報セルのアドレス出力がより遅いアドレスメモ
リを検知することができる。

【０００７】上記アドレスメモリ管理手段は、アドレス
メモリに対応して設けられ、各アドレスメモリのアドレ
ス値の入力と出力とを監視し、アドレスメモリの容量を
計数するカウンタであり、アドレスメモリは、ＦＩＦＯ
メモリであってもよい。

【０００８】また、全アドレスメモリは、容量が同一で
あり、アドレスメモリ管理手段は、アドレスメモリに対
応して設けられ、各アドレスメモリのアドレス値の記憶
と出力とを監視し、アドレスメモリの未使用領域を計数
するカウンタであるとしてもよい。

【０００９】上記空きアドレス管理手段は、該同報セル
のアドレス出力がより遅いアドレスメモリを参照して、
読み出し時に空きアドレスとなるかならないかの情報を
アドレス値に付加して出力し、読み出し時には、空きア
ドレス管理手段は、該アドレス値の情報を参照して、空
きアドレスの場合に該アドレス値を記憶する。

【００１０】上記空きアドレス管理手段は、同報でない
場合には、アドレス値にフラグを付加して出力し、同報
の場合には、該同報セルのアドレス出力がより遅いアド
レスメモリに記憶されるアドレス値にフラグを付加して
出力し、それ以外のアドレス値にはフラグを付加せずに
出力し、読み出し時には、空きアドレス管理手段は、該
アドレス値を参照して、フラグが付加されている場合に
該アドレス値を記憶するようにしてもよい。

【００１１】さらに、上記空きアドレス管理手段は、同
報の場合に、該同報セルのアドレス出力がより遅いアド
レスメモリに記憶されるアドレス値以外のアドレス値に
フラグを付加して出力し、それ以外のアドレス値にはフ
ラグを付加せずに出力し、読み出し時には、空きアドレ
ス管理手段は、該アドレス値を参照して、フラグが付加
されていない場合に該アドレス値を記憶するようにして
もよい。

【００１２】

【作用】書き込み制御部は、到着したセルに含まれるル
ーチング情報を解析し、同報か否かを判定し、空きアド
レス管理手段にアドレス値の出力を指示して該アドレス
にセルを書き込み、出力ハイウェイに対応するアドレス
メモリに該アドレス値の記憶を指示する。

【００１３】空きアドレス管理手段は、空きアドレスを
指示する。また、指示されたアドレスメモリは、該アド
レス値を記憶する。アドレスメモリに対応して設けられ
たカウンタは、該アドレス値を記憶するとカウントアッ
プし、出力するとカウントダウンすることにより、アド
レスメモリの容量を示す。読み書き制御部は、同報の場
合に、各カウンタのカウント値より、アドレスメモリの
容量が最大のアドレスメモリを、該同報セルのアドレス
出力がより遅いアドレスメモリとして、空きアドレス管
理手段に通知する。

【００１４】空きアドレス管理手段は、該同報セルのア
ドレス出力がより遅いアドレスメモリを参照して、読み
出し時に空きアドレスとなるかならないかの情報をアド
レス値に付加して出力する。

【００１５】読み出し時には、読み出し制御部は、アド
レスメモリにアドレス値の出力をさせ、該アドレス値に
対応するバッファメモリのセルを読み出し、アドレスメ
モリに対応する出力ハイウェイに出力する。空きアドレ
ス管理手段は、出力されたアドレスメモリのアドレス値
の空きアドレスとなるかならないかの情報を参照して、
空きアドレスの場合に該アドレス値を記憶する。

【００１６】上記手段により、同報セル用に特別にバッ
ファを設けることなく、かつ、アドレス値を重複使用す
ることなく同報が可能になる。

【００１７】

【実施例】本発明の一実施例を図１を用いて説明する。
図１は、Ｎ本の入力ハイウェイから入力されるセルをＮ
本の出力ハイウェイにスイッチングした後出力する、共
通バッファスイッチ型のスイッチシステムを示してい
る。

【００１８】図１において、多重化部3は、入力ハイウ
ェイ１−１、１−２、…、１−Ｎの複数のハイウェイに
接続され、各ハイウェイからはセルが到着し、該セルを
多重化して出力する。バッファメモリ4は、多重化部3か
らの到着セルを記憶する。書き込み制御部6は、多重化
部3からのセルに基づいて、セルのルーチング情報部31
を調べ、出力ハイウェイを決定し、空きアドレス管理メ
モリ9にアドレス値出力の指示をする。空きアドレス管
理メモリ9は、バッファメモリ4の書き込みアドレスと読
みだしアドレスと空きアドレスとを管理している。空き
アドレス管理メモリ9は、出力ハイウェイを書き込み制
御部6から指示されて、空きアドレスを書き込みアドレ
スとしてバッファメモリ4に指示し、また、読み出し時
に、空きアドレスとなるかならないかの情報とアドレス
値とを対応するアドレスメモリに指示する。この情報
は、アドレス値にフラグを付することのより行い、読み
出し時に各アドレスメモリのフラグ付のアドレス値の出
力があると空きアドレスと判断する。同報時には、同報
する出力ハイウェイとアドレスメモリの内容量の大きい
アドレスメモリとを書き込み制御部6から指示されて、
空きアドレスを書き込みアドレスとしてバッファメモリ
4と対応するアドレスメモリとに指示し、内容量の大き
いアドレスメモリにはアドレス値にフラグを付して指示
する。すなわち、空きアドレス管理メモリ9は、フラグ
を検出したときに、空きアドレスとして判断する。アド
レスメモリは、出力ハイウェイに対応してそれぞれ設け
られ、バッファメモリのアドレス値を記憶して出力す
る。カウンタは、アドレスメモリ管理手段であり、アド
レスメモリに対応して設けられ、アドレスメモリの内容
量（キューの長さ）を示す。読みだし制御部７は、出力
ハイウェイ単位にセルを読み出すために、各アドレスメ
モリを順次指示して、バッファメモリ４のセルを読み出
す。分離部５は、出力ハイウェイ２−１、２−２、…、
２−Ｎに接続され、バッファメモリ４のセルの読み出し
に同期して対応する出力ハイウェイにセルを出力する。

【００１９】本実施例の説明で使用するセルの構造を図
２に示す。図２において、ルーチング情報31をCCITT勧
告I.361に定めるセルに付加したものであり、ルーチン
グ情報部31には出力ハイウェイの番号が記されている。
このルーチング情報により、書き込み制御部６はスイッ
チングをすることができる。

【００２０】つぎに、図１に示す構成における動作を、
図４に示す、書き込み制御部6における処理フローを参
照して説明する。図１において、各入力ハイウェイから
入力された到着セルは、多重化部3でセル単位に多重さ
れた後、書き込み制御部6の指示でバッファメモリ4に記
憶される。この時、バッファメモリ4に与えるアドレス
値は、空きアドレス管理メモリ9からの出力を利用す
る。

【００２１】書き込み制御部6は、セルが到着すると
（ステップ１０１）、有効セルか否かを判断し（ステッ
プ１０２）、有効セルでないに場合にはセルを廃棄する
（ステップ１０７）。有効セルの場合には、入力ハイウ
ェイと出力ハイウェイとが１：１かを判断する（ステッ
プ１０３）。すなわち、同報か否かを判断する。１：１
のとき、すなわち、同報でないときには、通常の処理と
してセルのルーチング情報部31を調べて出力ハイウェイ
を解析し（ステップ１０４）、出力ハイウェイを決定し
て対応するアドレスメモリに指示する。

【００２２】書込み制御部6は、当該セルを出力する全
ての出力ハイウェイに対応するアドレスメモリに当該ア
ドレス値を記憶させる。カウンタは、各アドレスメモリ
に１つ設けてあり、対応するアドレスメモリにアドレス
値を１つ記憶するとカウンタ値に１を加え、アドレス値
を１つ出力するとカウンタ値を１つ減らすことにより、
各アドレスメモリの内容量を計数する。これにより、ア
ドレスキューの登録をすることができる（ステップ１０
５）。アドレスメモリに記憶されたアドレス値に対応す
るバッファメモリ４の領域にセルが書き込まれる（ステ
ップ１０６）。非同報セルの場合は、常にアドレス値に
フラグ信号を付加した上でアドレスメモリに記憶する。

【００２３】入力ハイウェイと出力ハイウェイとが１：
ｎの同報時には、セルのルーチング情報部31を調べて出
力ハイウェイを解析し、同報箇所を特定し（ステップ１
０８）、出力ハイウェイを決定して対応する全てのアド
レスメモリに指示する。空きアドレス管理メモリ9が指
示するアドレス値を複数のアドレスメモリに書き込む。
この際、当該アドレス値を記憶する各アドレスメモリの
内容量を示すカウンタの出力を書き込み制御部6が調
べ、最も内容量の多いアドレスメモリを特定し、空きア
ドレス管理メモリ9に指示する（ステップ１０９）。す
なわち、最も内容量の多いアドレスメモリからの同報セ
ルのアドレスの出力は、順次読み出しをするので、最も
遅くなる。空きアドレス管理メモリ9は、最も内容量の
多いアドレスメモリに記憶するアドレス値にはフラグ信
号を付加する。また、最も内容量の多いアドレスメモリ
が２つ以上存在する場合は、そのうちの１つを選択し、
フラグ信号を付加する（ステップ１１０）。例えば、バ
ッファメモリ4の読み出し側で出力ハイウェイ番号の昇
順にセルをバッファメモリ4から読み出す場合は、出力
ハイウェイ番号の最も大きいハイウェイに対応するアド
レスメモリを選択する。カウンタは、同様に、対応する
アドレスメモリにアドレス値を１つ記憶するとカウンタ
値に１を加え、アドレス値を１つ出力するとカウンタ値
を１つ減らすことにより、各アドレスメモリの内容量を
計数する。空きアドレス管理メモリ9は、空きアドレス
のアドレス値を指示し、アドレスメモリに記憶されたア
ドレス値に対応するバッファメモリ４の領域にセルが書
き込まれる（ステップ１０６）。

【００２４】バッファメモリ4の出力側では、読み出し
制御部７が、出力ハイウェイ単位にセルを読み出しを各
アドレスメモリに指示する。つまり、各出力ハイウェイ
に一意に対応するアドレスメモリから順にアドレス値を
１つ読み出し、その値をバッファメモリ4に与えセルを
出力する。例えば、読み出し制御部７が、出力ハイウェ
イ番号の昇順にセルをバッファメモリ4から読み出す場
合ように指示する。さらに、そのアドレス値を読み出し
た場合に、同時にフラグ信号が出現した場合は、空きア
ドレス管理メモリ9は、空きアドレスとして当該アドレ
ス値を記憶する。フラグ信号が出現しない場合、バッフ
ァメモリ4からセルを出力するのみの操作を行い、空き
アドレス管理メモリには当該アドレス値を格納しない。

【００２５】つまり、同報の場合は同一のアドレス値を
複数のアドレスメモリに書き込むので、無制御の状態で
は、空きアドレス管理メモリ内に同一のアドレス値が複
数存在してしまう。そこで、出力ハイウェイの読みだし
順序を予め定めておき、最も内容量の多いアドレスメモ
リにフラグ信号を書き込んでおく。そして、出力側にフ
ラグ信号が出現した場合に限り、当該アドレス値を空き
アドレス管理メモリに書き込めば、空きアドレス管理メ
モリ内に同一のアドレス値が複数存在することはない。
この操作により、バッファメモリのアドレス値を巡回し
て使用し、かつ、同報機能を実現することが可能にな
る。

【００２６】以上のように、上記実施例においては、空
きアドレス管理メモリが、同報出力の最後を知るのに、
アドレスメモリのキューの最長のものを書き込み制御部
により指示されて、最長のアドレスメモリに記録するア
ドレスにフラグを付することにより、そのフラグを検知
して空きアドレスとしている。また、反対に、空きアド
レス管理メモリが、空きアドレスにならないアドレス
（同報時の最後に出力するアドレス以外のアドレス）に
フラグを付して、フラグの付していないアドレスを空き
アドレスと検知してもよい。このように、通常時には、
空きアドレスになるかならないかの識別情報を付するこ
とにより、また、同報時には、アドレスメモリのキュー
の最長のものを書き込み制御部が指示し、アドレスメモ
リのアドレスが空きアドレスになるかならないかを示す
情報を付することにより、空きアドレス管理メモリが空
きアドレスか否かを判断する。

【００２７】また、上記の本発明の実施例の説明では、
アドレスメモリ内のアドレス値の量を測定することによ
り、各アドレスメモリの内容量を計数していたが、アド
レスメモリの未使用領域の容量を測定することにより、
最も多くアドレス値を蓄えている前記アドレスメモリを
識別することも可能である。

【００２８】さらに、空きアドレス管理メモリ、もしく
は、書き込み制御部が、各アドレスメモリからの同報セ
ルの出力がより遅いアドレスメモリを検出して、空きア
ドレスになったことを検出してもよい。例えば、同報回
数を書き込み制御部がルーチング情報から検出し、同報
セルのアドレス値と同報回数とを記憶しておき、読み出
し時に、該同報セルのアドレス値の出力を監視し、同報
回数出力されたら空きアドレスというようにしてもよ
い。

【００２９】つぎに、上記実施例の詳細な説明を図３を
用いて説明する。図３は、Ｎ本の入力ハイウェイから入
力されるセルをＮ本の出力ハイウェイにスイッチングし
た後出力する、共通バッファスイッチ型のスイッチシス
テムを示している。図３は、図１に示す構成に、空きア
ドレス管理メモリ９への立ち上げ時の最初のアドレスの
指示をするカウンタ２２およびセレクタ２１をさらに有
しており、他の構成は同様な構成をしている。この場
合、カウンタの軌道の指示とセレクタ２１の選択とは、
読み出し制御部７から指示される。

【００３０】各入力ハイウェイから入力されたセルは、
多重化部3でセル単位に多重された後、書き込み制御部6
の指示でバッファメモリ4に記憶される。バッファメモ
リ4のアドレス値は空きアドレス管理メモリ9からアドレ
ス値を１つ取りだして利用する。読み出し制御部７は、
初期設定の段階（バッファメモリ4は、空の状態）で、
カウンタ20をバッファメモリ4の容量分だけカウントア
ップし、その出力を用いて前記空きアドレス管理メモリ
9に、バッファメモリ4の全てのアドレス値を書き込む。
この初期設定の段階では、セレクタ21は、カウンタ20の
出力が選択されており、初期設定後は、各アドレスメモ
リからの出力が選択される。

【００３１】つぎに、書き込み制御部6は、セルのルー
チング情報部31を調べ、出力ハイウェイを決定する。本
実施例の説明で使用するセルの構造は、上記実施例と同
様に図２に示すように、ルーチング情報部31をCCITT勧
告I.361に定めるセルに付加したものであり、ルーチン
グ情報部31には出力ハイウェイの番号が記されている。

【００３２】図３において、書込み制御部6は、同報時
に、セルを出力する全ての出力ハイウェイに対応するア
ドレスメモリにバッファメモリ4のアドレス値を記憶す
る。即ち、出力ハイウェイ2-1に出力する場合は、アド
レスメモリ8-1に当該アドレス値を書き込む。

【００３３】各アドレスメモリには、その内容量を計数
するカウンタ15-1〜15-Nが備えられている。前記カウン
タは、各アドレスメモリに１つ設けてあり、対応するア
ドレスメモリにアドレス値を１つ記憶するとカウンタ値
に１を加え、アドレス値を１つ出力するとカウンタ値を
１つ減らすことにより、各アドレスメモリの内容量を計
数する。

【００３４】当該セルが同報セルである場合には、アド
レスメモリにアドレス値を書き込む際、当該アドレス値
を記憶する各アドレスメモリの内容量を示すカウンタの
出力を書き込み制御部6が調べ、最も内容量の多いアド
レスメモリに記憶するアドレス値にはフラグ信号（論理
値１でフラグ信号あり、０でフラグ信号無し）を付加す
る。また、最も内容量の多いものが２つ以上存在する場
合は、そのうちの１つを選択し、フラグ信号を付加す
る。例えば、出力ハイウェイ番号の昇順にバッファメモ
リ4からセルを読み出す場合には、出力ハイウェイ番号
の最も大きい出力ハイウェイに対応するアドレスメモリ
にフラグ信号を書き込む。一例をあげると、出力ハイウ
ェイ2-1と2-2に出力する場合で、かつ、アドレスメモリ
8-1と8-2の内容量が同じで、かつ、出力ハイウェイ番号
の昇順にバッファメモリ4からセルを読み出す場合に
は、アドレスメモリ8-2にアドレス値とフラグ信号を書
き込み（フラグ信号17-2を論理値１に設定）、アドレス
メモリ8-1には、アドレス値のみ（フラグ信号17-1を論
理値０に設定）を書き込む。

【００３５】あるいは、出力ハイウェイ番号の降順にバ
ッファメモリ4からセルを読み出す場合には、出力ハイ
ウェイ番号の最も小さい出力ハイウェイに対応するアド
レスメモリにフラグ信号を書き込む。一例をあげると、
出力ハイウェイ2-1と2-2に出力する場合で、かつ、アド
レスメモリ8-1と8-2の内容量が同じで、かつ、出力ハイ
ウェイ番号の降順にバッファメモリ4からセルを読み出
す場合には、アドレスメモリ8-1にアドレス値とフラグ
信号を書き込み（フラグ信号17-1を論理値１に設定）、
アドレスメモリ8-2には、アドレス値のみ（フラグ信号1
7-2を論理値０に設定）を書き込む。

【００３６】非同報セルの場合は、常にアドレス値にフ
ラグ信号を付加した上で、アドレスメモリにアドレス値
を記憶する。

【００３７】バッファメモリ4の出力側では、出力ハイ
ウェイ単位にセルを読み出す。つまり、各出力ハイウェ
イに一意に対応するアドレスメモリから順にアドレス値
を１つ読み出し、その値をバッファメモリ4に与え、セ
ルを出力する。さらに、そのアドレス値を読み出した際
に、同時にフラグ信号が出現した場合は、当該アドレス
値を空きアドレス管理メモリ9に記憶させる。フラグ信
号が出現しない場合、バッファメモリ4からセルを出力
するのみの操作を行い、空きアドレス管理メモリには当
該アドレス値を記憶させない。

【００３８】また、上記実施例において、前記アドレス
メモリをＦＩＦＯメモリにより構成することも可能であ
る。

【００３９】また、上記実施例ではカウンタを各アドレ
スメモリに１つ設けてあり、対応するアドレスメモリに
アドレス値を１つ記憶するとカウンタ値に１を加え、ア
ドレス値を１つ出力するとカウンタ値を１つ減らすこと
により、各アドレスメモリの内容量を計数していたが、
この方法以外にも以下に示す方法で各アドレスメモリ内
に含まれるアドレス値の量を測定できる。まず、全アド
レスメモリの容量を等しくする。そして、前記カウンタ
の値は、バッファメモリにセルが存在しないときはバッ
ファメモリの容量（すなわち最大値）を示し、バッファ
メモリがセルで一杯になった場合に０（すなわち最小
値）を示す。さらに、各カウンタが対応するアドレスメ
モリにアドレス値を１つ記憶するとカウンタ値を１つ減
らし、アドレス値を１つ出力するとカウンタ値を１つ増
やす。すなわち、未使用領域の容量を測定することによ
り、最も多くアドレス値を蓄えている前記アドレスメモ
リを識別することが可能となる。

【００４０】以上のように、上記実施例においては、空
きアドレス管理メモリに記憶する空きアドレスは、最初
は、カウンタ２０の出力値を利用し、その後は、空きア
ドレス管理メモリが、同報出力の最後を知るのに、アド
レスメモリのキューの最長のものを書き込み制御部によ
り指示されて、最長のアドレスメモリに記録するアドレ
スにフラグを付することにより、そのフラグを検知して
空きアドレスとしている。

【００４１】

【発明の効果】本発明によれば、ＡＴＭスイッチにおい
て同報機能を有するＡＴＭスイッチを実現することがで
きる。

【図面の簡単な説明】

【図１】本発明の原理を示すスイッチ構成図。

【図２】セルの構成を示す図。

【図３】本発明の実施例を示すスイッチ構成図。

【図４】書き込み制御部における処理フロー。

【符号の説明】 1-1・1-2・・・1-N…入力ハイウェイ、2-1・2-2・・・2
-N…出力ハイウェイ、3…多重化部、4…バッファメモ
リ、5…分離部、6…書き込み制御部、7…読み出し制御
部、8-1・8-2・・・8-N…アドレスメモリ、9…空きアド
レス管理メモリ、10…ルーチングヘッダ信号、11-1・11
-2・・・11-N…書き込み許可信号およびカウントアップ
命令、12-1・12-2・・・12-N…読み出し許可信号および
カウントダウン命令、13…バッファメモリ4に与える書
き込みアドレス値、14…バッファメモリ4に与える読み
出しアドレス値、15-1・15-2・・・15-N…カウンタ、16
-1・16-2・・・16-N…カウンタ出力、17-1・17-2・・・
17-N…フラグ信号、18…空きアドレス管理メモリ読み出
し指示信号、19…空きアドレス管理メモリ書き込み指示
信号、20…カウンタ、21…セレクタ、22…動作開始命
令、23…セレクタ制御信号、31…ルーチング情報、32…
VPI(Virtual Path Identifier)、33…VCI(Virtual Chan
nel Identifier)、34…制御情報、35…HEC(Header Erro
r Control)、36…ユーザ情報領域。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｑ 11/04 9076−5ＫＨ０４Ｑ 11/04 Ｖ 9076−5ＫＲ (72)発明者中野幸男東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者中島隆東京都千代田区内幸町一丁目１番６号日本電信電話株式会社内

Claims

【特許請求の範囲】

【請求項１】複数の入力ハイウェイおよび出力ハイウェ
イに接続され、入力ハイウェイを介して到着した、固定
長のセルを出力ハイウェイにスイッチングするＡＴＭ
（Asynchronous Transfer Mode）スイッチ回路におい
て、到着セルを記憶するバッファメモリと、出力ハイウェイ
に対応して設けられ、バッファメモリのセル格納アドレ
ス値を到着順に記憶して出力するアドレスメモリと、到
着したセルが出力される出力ハイウェイを解析してバッ
ファメモリの書き込みを制御する書き込み制御部と、バ
ッファメモリの読み出しを指示する読み出し制御部と、
バッファメモリの空きアドレスの管理をする空きアドレ
ス管理手段とを有し、書き込み制御部は、到着したセルに含まれるルーチング
情報を解析し、出力ハイウェイに対応するアドレスメモ
リに該アドレス値の記憶を指示し、空きアドレス管理手
段にアドレス値の出力を指示して該アドレスにセルを書
き込み、また、同報か否かを判定し、同報の場合には、
該同報セルのアドレス出力がより遅いアドレスメモリを
空きアドレス管理手段に通知し、空きアドレス管理手段は、書き込み制御部からの指示が
あるとバッファメモリの読み出し時に空きアドレスとな
るかならないかの情報とアドレス値とを出力し、また、
アドレスメモリから出力されたアドレス値の空きアドレ
スとなるかならないかの情報を参照して、空きアドレス
の場合に該アドレス値を記憶し、読み出し制御部は、アドレスメモリに対してアドレス値
の出力を指示して、該アドレス値に対応するバッファメ
モリのセルを読み出し、アドレスメモリに対応する出力
ハイウェイに出力させることを特徴とする同報機能を有
するＡＴＭスイッチ回路。
【請求項２】請求項１において、各アドレスメモリの容
量を管理するアドレスメモリ管理手段をさらに有し、書
き込み制御部は、同報の場合に、該アドレスメモリ管理
手段を参照して、該同報セルのアドレス出力がより遅い
アドレスメモリを検知することを特徴とする同報機能を
有するＡＴＭスイッチ回路。
【請求項３】請求項２において、アドレスメモリ管理手
段は、アドレスメモリに対応して設けられ、各アドレス
メモリのアドレス値の入力と出力とを監視し、アドレス
メモリの容量を計数するカウンタであり、アドレスメモ
リは、ＦＩＦＯ（First In First Out）メモリであるこ
とを特徴とする同報機能を有するＡＴＭスイッチ回路。
【請求項４】請求項２において、全アドレスメモリは、
容量が同一であり、アドレスメモリ管理手段は、アドレスメモリに対応して
設けられ、各アドレスメモリのアドレス値の記憶と出力
とを監視し、アドレスメモリの未使用領域を計数するカ
ウンタであることを特徴とする同報機能を有するＡＴＭ
スイッチ回路。
【請求項５】請求項１、２、３または４において、空き
アドレス管理手段は、該同報セルのアドレス出力がより
遅いアドレスメモリを参照して、読み出し時に空きアド
レスとなるかならないかの情報をアドレス値に付加して
出力し、読み出し時には、空きアドレス管理手段は、該アドレス
値の情報を参照して、空きアドレスの場合に該アドレス
値を記憶することを特徴とする同報機能を有するＡＴＭ
スイッチ回路。
【請求項６】請求項１、２、３または４において、空き
アドレス管理手段は、同報でない場合には、アドレス値
にフラグを付加して出力し、同報の場合には、該同報セ
ルのアドレス出力がより遅いアドレスメモリに記憶され
るアドレス値にフラグを付加して出力し、それ以外のア
ドレス値にはフラグを付加せずに出力し、読み出し時には、空きアドレス管理手段は、該アドレス
値を参照して、フラグが付加されている場合に該アドレ
ス値を記憶することを特徴とする同報機能を有するＡＴ
Ｍスイッチ回路。
【請求項７】請求項１、２、３または４において、空き
アドレス管理手段は、同報の場合に、該同報セルのアド
レス出力がより遅いアドレスメモリに記憶されるアドレ
ス値以外のアドレス値にフラグを付加して出力し、それ
以外のアドレス値にはフラグを付加せずに出力し、読み出し時には、空きアドレス管理手段は、該アドレス
値を参照して、フラグが付加されていない場合に該アド
レス値を記憶することを特徴とする同報機能を有するＡ
ＴＭスイッチ回路。
【請求項８】複数の入力ハイウェイおよび出力ハイウェ
イに接続され、入力ハイウェイを介して到着した、固定
長のセルを出力ハイウェイにスイッチングするＡＴＭ
（Asynchronous Transfer Mode）スイッチ回路における
同報出力方法であって、到着セルと該到着セルの格納領域のアドレス値とを記憶
し、出力ハイウェイに対応して該到着セルのアドレス値
を順次出力することにより、到着セルを出力し、また、同報であるかないかを判定し、同報時には、到着
セルを同報すべき出力ハイウェイごとに該到着セルの格
納領域のアドレス値を記憶し、出力ハイウェイに対応し
て該到着セルのアドレス値を順次出力することにより、
到着セルを出力し、該到着セルのアドレス値の出力が最
も遅い出力を検知して、該到着セルの記憶したアドレス
値を空きアドレスとすることを特徴とする同報出力方
法。