KR20000043896A - 반도체 소자의 확산 방지막 형성 방법 - Google Patents
반도체 소자의 확산 방지막 형성 방법 Download PDFInfo
- Publication number
- KR20000043896A KR20000043896A KR1019980060334A KR19980060334A KR20000043896A KR 20000043896 A KR20000043896 A KR 20000043896A KR 1019980060334 A KR1019980060334 A KR 1019980060334A KR 19980060334 A KR19980060334 A KR 19980060334A KR 20000043896 A KR20000043896 A KR 20000043896A
- Authority
- KR
- South Korea
- Prior art keywords
- heat treatment
- film
- forming
- diffusion barrier
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 230000004888 barrier function Effects 0.000 title claims abstract description 20
- 238000009792 diffusion process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims description 33
- 229910008484 TiSi Inorganic materials 0.000 claims description 27
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 230000010363 phase shift Effects 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims 2
- 239000012298 atmosphere Substances 0.000 claims 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 229910008479 TiSi2 Inorganic materials 0.000 abstract 4
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 abstract 4
- 239000010936 titanium Substances 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000002776 aggregation Effects 0.000 description 3
- 238000004220 aggregation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자의 확산 방지막 형성 방법에 관한 것이다.
2. 발명이 이루고자하는 기술적 과제
고집적화되어 가는 반도체 소자의 제조 과정에서 애스펙트비가 큰 콘택을 형성할 경우에도 후속 공정 마진을 충분히 확보할 수 있고, 소자의 신뢰성 및 수율을 향상시킬 수 있는 확산 방지막 형성 방법을 제공한다.
3. 발명의 해결 방법의 요지
접합층으로 Ti막을 증착한 후 질소 분위기에서 1차 열처리 공정을 실시하여 C49상 TiSi2와 TiN막을 동시에 형성하고, 2차 열처리 공정을 실시하여 상기 C49상 TiSi2을 C54상 TiSi2로 상변이시킨다.
Description
본 발명은 반도체 소자의 확산 방지막 형성 방법에 관한 것으로, 특히 접합층으로 Ti막을 증착한 후 질소 분위기에서 열처리 공정을 실시하여 TiSi2와 TiN막을 동시에 형성하는 반도체 소자의 확산 방지막 형성 방법에 관한 것이다.
DRAM 소자에서 메탈 콘택의 깊이는 캐패시터의 높이와 관련이 있다. 소자가 고집적화됨에 따라 충분한 캐패시터 용량을 확보하기 위해서는 캐패시터의 높이가 높아지게 된다. 캐패시터의 높이가 높아지면 캐패시터가 형성되는 셀 영역과 형성되지 않는 주변 회로 영역간의 단차가 심해지게 되고, 단차를 완화시키기 위한 공정이 필요하게 된다. 이에 따라 콘택의 깊이는 더욱 깊어지게 된다.
DLM(Double Layer Metallization)을 사용하는 종래의 기술에서는 콘택의 깊이가 상당히 깊어지며, 셀 영역과 주변 회로 영역의 단차를 없애기 위해 CMP 공정을 실시할 경우 콘택의 깊이는 더욱 깊어진다. 따라서, 소자가 고집적화되어 콘택의 깊이가 깊어지고 콘택의 폭이 감소하여 애스펙트비가 급격히 증가한다. 이에 따라 콘택을 형성하기 위한 마스크 및 식각 공정의 마진이 감소하며, 콘택 형성 후 금속 증착시 콘택내 층덮힘 문제가 대두된다.
이러한 문제를 해결하기 위해 방법으로 TLM(Triple Layer Metallization)을 사용한다. 그러나, 이 방법은 공정수의 급격한 증가 및 상부 금속층의 패터닝 및 식각에서 단차가 심해 공정 마진이 여전히 어려운 단점이 있다.
또하나의 방법으로는 캐패시터 형성 공정 이전에 메탈 콘택을 형성하여 미리 금속화(metallization)하는 것이다. 이 방법으로 사용되는 것이 비트라인을 텅스텐으로 만드는 방법이다. 그러나 현재까지 캐패시터 공정에서 고온 열공정이 필요하여 텅스텐 비트라인에 대한 접합층 및 확산 방지막에 대한 공정 개발이 어려운 상대이다. 티타늄을 접합층으로 사용할 경우 후속 열처리 공정시 과도한 TiSi2가 형성되어 콘택 저항이 소자 동작을 방해할 정도로 높게 나온다. 또한 확산 방지막으로 MOCVD(Metal Organic CVD) TiN을 사용할 경우에 TiN내에 포함되어 있는 O, C등이 Ti와 Si의 계면으로 침투하여 소자의 열화 문제를 유발한다. 따라서, 텅스텐 비트라인을 사용하기 위해서는 과도한 TiSi2응집 방지 및 불순물의 침투 방지 문제를 해결해야 한다. 과도한 TiSi2응집 문제를 해결하기 위한 방법으로 접합층 Ti 두께를 100Å 이하로 얇게 증착하거나, 살리사이드(salicide) 공정을 사용하기도 하지만, Ti 두께가 얇아지면 TiSi2응집으로 콘택 저부에 TiSi2가 컨포멀(conformal)하게 형성되지 않아 콘택 저항이 높아지는 문제가 발생한다. 또한 접합층 Ti가 너무 얇아 접합 역할을 하지 못해 후속 산화막 공정 및 열처리 공정에서 막이 떨어지는 문제가 발생한다. 살리사이드 공정을 사용할 경우에는 공정이 복잡하고 공정 제어가 어렵다는 문제점이 있다.
MOCVD TiN 적용에 따른 O, C의 침투 문제를 해결하기 위한 방법으로는 TiN 증착 후 플라즈마 처리를 하여 O, C를 미리 제거하는 방법이 사용되지만, 이 방법은 공정 시간이 매우 길어 수율이 급격하게 감소하는 문제점이 있다.
따라서, 본 발명은 접합층으로 Ti막을 증착한 후 질소 분위기에서 열처리 공정을 실시하여 TiSi2와 TiN막을 동시에 형성하므로써 애스펙트비가 큰 콘택을 형성하기 위한 마스크 및 식각 공정의 마진이 줄어들어 소자 동작의 안정성 및 신뢰성이 감소하는 것을 방지할 수 있는 반도체 소자의 확산 방지막 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 접합 영역이 형성된 반도체 기판 상부에 절연막을 형성한 후 상기 절연막의 선택된 영역을 식각하여 상기 접합 영역을 노출시키는 콘택 홀을 형성하는 단계와, 상기 콘택 홀을 포함한 전체 구조 상부에 Ti막을 형성하는 단계와, 질소 분위기에서 1차 열처리 공정을 실시하여 상기 접합 영역상의 Ti막을 제 1 TiSi2막으로 변형시키고, 그 이외의 상기 Ti막을 TiN막으로 변형시키는 단계와, 2차 열처리 공정을 실시하여 상기 제 1 TiSi2막을 상변이시켜 제 2 TiSi2막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 확산 방지막 형성 방법을 설명하기 위한 소자의 단면도.
도 2는 TiN막을 형성한 후 600℃에서 RTA 공정을 실시하였을 경우 생성되는 TiSi2와 TiN막의 SEM 사진.
<도면의 주요 부분에 대한 부호 설명>
1 : 반도체 기판 2 : 접합 영역
3 : 절연막 4 : 콘택 홀
5 : Ti막 6 : TiN막
7 : C49상 TiSi2막 8 : C54상 TiSi2막
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 확산 방지막 형성 방법을 설명하기 위한 소자의 단면도로서, 텅스텐 비트라인을 형성할 경우에 필요한 것이다.
도 1(a)를 참조하면, 접합 영역(2)이 형성된 반도체 기판(1) 상부에 절연막(3)을 형성한 후 절연막(3)의 선택된 영역을 식각하여 접합 영역(2)을 노출시키는 콘택 홀(4)을 형성한다. 콘택 홀(4)을 포함한 전체 구조 상부에 200∼500Å 정도의 두께로 Ti막(5)을 형성한다.
도 1(b)를 참조하면, 질소 분위기에서 1차 열처리 공정을 실시하여 Ti막(5)을 질화시켜 TiN막(6)을 형성하고, 접합 영역(2) 상부, 즉 콘택 홀(4) 기저부의 Ti막(5)은 실리콘과 반응하여 C49상의 TiSi2(7)가 형성된다.
1차 열처리 공정은 반응로, 급속 열처리(Rapid Tharmal Annealing; RTA) 장비에서 모두 가능하며, 반응로에서 열처리 공정을 실시할 경우의 온도 조건은 450∼600℃이며, 급속 열처리 장비에서의 온도 조건은 550∼650℃이다. 상기와 같은 온도 조건 이상에서는 TiSi2형성 속도가 너무 빨라 TiN이 거의 형성되지 않는다. 또한, 이때 유입되는 질소의 유량은 5sccm∼50sccm 정도로 한다. 한편, 질소와 아르곤을 함께 유입하여 열처리 공정을 실시할 수 있는데, 이는 산소 및 수분등의 부분압을 낮추기 위해서이다.
도 1(c)를 참조하면, 2차 열처리 공정을 실시하여 C49상의 TiSi2(7)를 C54상의 완전한 TiSi2(8)로 상변이시킨다. 이때는 질소 분위기에서 실시하지 않아도 되며, 반응로에서는 500∼700℃에서 RTA 장비에서는 650∼850℃에서 실시한다. 이후에는 후속 열처리 공정에 의해 상변이가 발생하지 않는다. 또한, RTA 장비에서의 열처리 공정에서는 아르곤 또는 아르곤과 질소의 혼합 분위기에서 실시한다. 1차 열처리 공정에서 형성된 TiN막은 이후 상변이시 추가적인 Ti막의 제공을 억제하므로 과도한 TiSi2막의 생성을 억제하는 역할을 한다. 따라서, 위 공정으로 생성된 막은 접합층 및 확산 방지막 역할을 할 수 있게 된다.
여기서 텅스텐을 바로 증착할 수 있으나, Ti의 콘택 홀내 사이드월 층덮힘이 미약할 경우 TiN을 추가로 증착하여 이 문제를 해결할 수 있다. 즉, 층덮힘 특성이 양호한 MOCVD TiN을 증착하면 TiN이 O, C등의 침투를 억제하므로 플라즈마 처리 횟수를 줄일 수 있어 수율을 향상시킬 수 있다.
본 발명은 텅스텐 비트라인의 접합층 및 확산 방지막 공정과 관련된 것이지만, 제 1 및 제 2 금속층의 접합층 및 확산 방지막으로도 이용할 수 있다. 즉, 텅스텐 플러그 공정을 사용하는 제 1 및 제 2 금속층에서는 접합층 및 확산 방지막으로 Ti/TiN 구조를 사용하는데, 본 발명에 따른 질화막을 사용하면 추가적인 TiN막을 증착시킬 필요가 없으며, 만일 MOCVD TiN막을 증착하게 될 경우에 O, C등의 불순물이 계면에서 접합 특성을 열화시키는 것을 방지할 수 있다.
본 발명의 다른 실시 예로서, 콘택 홀을 형성한 후 콘택 홀을 포함한 전체 구조 상부에 MOCVD TiN막을 형성하고, 상기와 마찬가지로 2차에 걸친 열처리 공정을 실시하면 접합 영역상에 C54상 TiSi2를 형성할 수 있다. 이때의 열처리 공정은 상기에서 설명된 조건과 동일하게 실시한다.
도 2는 TiN막을 형성한 후 600℃에서 RTA 공정을 실시하였을 경우 생성되는 TiSi2와 TiN막의 SEM 사진이다. TiSi2가 TiN에 비해 빠르게 생성되므로 TiSi2가 더 두껍게 형성된 것을 볼 수 있으며, 공정 제어를 위해서는 TiN 두께를 최대한 두껍게 만들 필요가 있다. 온도가 높아지면 TiSi2가 너무 빠르게 형성되고, 온도가 낮으면 TiN이 형성되지 않으므로 RTA 공정에서 600℃ 정도의 온도가 TiN을 가장 많이 생성할 수 있는 온도이다.
상술한 바와 같이 본 발명에 의하면 TLM등의 복잡한 공정을 사용하지 않고도 메탈 콘택의 깊이를 낮출 수 있어 초고집적 소자의 개발이 가능하며, 텅스텐 비트라인 형성이 가능하게 되어 캐패시터 형성 공정 이후에 진행되는 공정의 마진을 확보할 수 있다. 또한, 후속 열공정에 강한 금속 접합층 및 확산 방지막의 형성이 가능하여 다양한 반도체 소자의 설계 및 개발이 가능하다.
Claims (13)
- 접합 영역이 형성된 반도체 기판 상부에 절연막을 형성한 후 상기 절연막의 선택된 영역을 식각하여 상기 접합 영역을 노출시키는 콘택 홀을 형성하는 단계와,상기 콘택 홀을 포함한 전체 구조 상부에 Ti막을 형성하는 단계와,질소 분위기에서 1차 열처리 공정을 실시하여 상기 접합 영역상의 Ti막을 제 1 TiSi2막으로 변형시키고, 그 이외의 상기 Ti막을 TiN막으로 변형시키는 단계와,2차 열처리 공정을 실시하여 상기 제 1 TiSi2막을 상변이시켜 제 2 TiSi2막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
- 제 1 항에 있어서, 상기 Ti막은 200 내지 500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
- 제 1 항에 있어서, 상기 1차 열처리 공정은 반응로 또는 급속 열처리 장비에서 실시하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
- 제 1 항 및 제 3 항에 있어서, 상기 반응로를 이용한 1차 열처리 공정은 450 내지 600℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
- 제 1 항 및 제 3 항에 있어서, 상기 금속 열처리 장비를 이용한 1차 열처리 공정은 550 내지 650℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
- 제 1 항에 있어서, 상기 제 1차 열처리 공정은 5sccm 내지 50sccm의 질소를 유입시켜 실시하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
- 제 1 항에 있어서, 상기 질소 분위기에서의 1차 열처리 공정은 아르곤 가스 더 첨가하여 실시하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
- 제 1 항에 있어서, 상기 2차 열처리 공정은 반응로 또는 금속 열처리 장비에서 실시하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
- 제 1 항 및 제 8 항에 있어서, 상기 반응로를 이용한 2차 열처리 공정은 600 내지 700℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
- 제 1항 및 제 8 항에 있어서, 상기 급속 열처리 장비를 이용한 2차 열처리 공정은 750℃ 이상에서 실시하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
- 제 1 항 및 제 8 항에 있어서, 상기 급속 열처리 장비를 이용한 2차 열처리 공정은 아르곤 또는 아르곤과 질소의 혼합 가스 분위기에서 실시하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
- 제 1 항에 있어서, 상기 TiN막 상부에 제 2 TiN막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
- 제 12 항에 있어서, 상기 제 2 TiN막은 MOCVD 방법에 의해 200 내지 500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980060334A KR20000043896A (ko) | 1998-12-29 | 1998-12-29 | 반도체 소자의 확산 방지막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980060334A KR20000043896A (ko) | 1998-12-29 | 1998-12-29 | 반도체 소자의 확산 방지막 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000043896A true KR20000043896A (ko) | 2000-07-15 |
Family
ID=19567152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980060334A KR20000043896A (ko) | 1998-12-29 | 1998-12-29 | 반도체 소자의 확산 방지막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000043896A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9431515B2 (en) | 2014-07-11 | 2016-08-30 | Samsung Electronics Co., Ltd. | Methods of forming semiconductor devices, including performing a heat treatment after forming a metal layer and a high-k layer |
-
1998
- 1998-12-29 KR KR1019980060334A patent/KR20000043896A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9431515B2 (en) | 2014-07-11 | 2016-08-30 | Samsung Electronics Co., Ltd. | Methods of forming semiconductor devices, including performing a heat treatment after forming a metal layer and a high-k layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6071552A (en) | Insitu formation of TiSi2 /TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer | |
| US6287964B1 (en) | Method for forming a metallization layer of a semiconductor device | |
| US20090039517A1 (en) | Chemical vapor deposition of titanium | |
| KR100255516B1 (ko) | 반도체 장치의 금속배선 및 그 형성방법 | |
| US7524751B2 (en) | Method for forming contact hole in semiconductor device | |
| KR20040017655A (ko) | 반도체 소자의 금속 콘택 형성 방법 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07254574A (ja) | 電極形成方法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| US6107190A (en) | Method of fabricating semiconductor device | |
| KR100290467B1 (ko) | 반도체소자의확산방지막형성방법 | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| EP0926741A2 (en) | Gate structure and method of forming same | |
| KR20000043896A (ko) | 반도체 소자의 확산 방지막 형성 방법 | |
| JP4457884B2 (ja) | 半導体装置 | |
| JPH02162722A (ja) | 半導体装置の製造方法 | |
| KR20040051189A (ko) | 루테늄 비트라인을 구비하는 반도체 소자 및 그의 제조 방법 | |
| KR0156126B1 (ko) | 반도체장치의 콘택형성방법 | |
| KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20030090872A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100732764B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR100617048B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR20040086858A (ko) | 반도체소자의 비트라인 형성방법 | |
| KR100745905B1 (ko) | 텅스텐 비트 라인 형성 방법 | |
| KR100617049B1 (ko) | 반도체 소자의 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |