KR20000041807A - 반도체장치의 콘택 플러그 형성방법 - Google Patents

반도체장치의 콘택 플러그 형성방법 Download PDF

Info

Publication number
KR20000041807A
KR20000041807A KR1019980057813A KR19980057813A KR20000041807A KR 20000041807 A KR20000041807 A KR 20000041807A KR 1019980057813 A KR1019980057813 A KR 1019980057813A KR 19980057813 A KR19980057813 A KR 19980057813A KR 20000041807 A KR20000041807 A KR 20000041807A
Authority
KR
South Korea
Prior art keywords
forming
plug
region
mask layer
line
Prior art date
Application number
KR1019980057813A
Other languages
English (en)
Inventor
정구철
윤탁현
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980057813A priority Critical patent/KR20000041807A/ko
Publication of KR20000041807A publication Critical patent/KR20000041807A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체장치의 콘택 플러그 형성에 있어서 콘택 플러그를 잔류시키기 위하여 도전층 위에 식각마스크 패턴을 선(line) 형태로 형성하여 선폭에 따른 길이의 제어에 유리하도록 하여 공정을 단순화한 반도체장치의 콘택 플러그 형성방법에 관한 것이다. 본 발명에 따른 반도체장치의 콘택 플러그 형성방법은 불순물 확산영역과 캡절연막, 게이트라인, 게이트절연막, 게이트 측벽 스페이서로 이루어진 복수개의 워드라인을 복수개의 활성영역과 필드영역 그리고 비트라인 콘택 부위가 정의된 반도체기판에 제 1 방향으로 형성하는 단계와, 워드라인 사이의 공간을 완전히 매립하고 캡절연막의 표면과 평탄화를 이루는 복수개의 플러그를 도전성 물질로 형성하는 단계와, 비트라인콘택 부위에서 필드영역 쪽으로 소정 길이만큼 연장된 부위의 플러그 위에 제 1 마스크층을 형성하는 단계와, 제 1 방향과 직교하는 제 2 방향으로 활성영역과 필드영역을 가로지르는 선 형태의 제 2 식각마스크층을 활성영역을 덮도록 기판 전면에 형성하는 단계와, 제 2 마스크층 및 제 1 마스크층으로 보호되지 않는 부위의 플러그를 제거하는 단계를 포함하여 이루어진다.

Description

반도체장치의 콘택 플러그 형성방법
본 발명은 반도체장치의 콘택 플러그 형성에 있어서 콘택 플러그를 잔류시키기 위하여 도전층 위에 식각마스크 패턴을 선(line) 형태로 형성하여 선폭에 따른 길이의 제어에 유리하도록 하여 공정을 단순화한 반도체장치의 콘택 플러그 형성방법에 관한 것이다.
차세대 고집적소자 형성공정중 곤란한 점의 하나는 0.2㎛ 이하의 홀(hole)을 패터닝하는 문제이다. 현재 일반적으로 사용되는 사진공정장비로 요구되는 해상도와 설계상의 오버레이 마진을 만족시키기 곤란하다.
따라서, 콘택 형성시 자기정렬콘택을 형성하는 대신 워드라인 위에 도핑된 폴리실리콘을 증착한 후 소정 부위를 식각하여 셀부에만 잔류시키므로서 설계상의 오버레이 마진을 확보하고 별도의 식각장비가 필요하지 않고 공정을 단순화시켜 콘택의 균일성과 재현성을 확보하도록 한다.
플러그 상부를 포함하는 기판의 전면에 절연막을 형성한 다음 콘택 부위의 절연막을 제거하여 콘택 플러그 표면을 노출시킨 후 도전층을 플러그 표면을 덮도록 절연막 위에 형성한 다음 패터닝하여 비트라인을 완성하고 또한 후속 공정을 통하여 캐패시터의 스토리지 전극을 형성하게 된다.
도 1은 종래 기술에 따른 반도체장치의 콘택 플러그 형성공정에 대한 레이아웃으로서, 절단선 A-A'는 활성영역을 워드라인에 대한 수직방향으로 절단하며, 절단선 B-B'는 소자의 활성영역 및 필드영역을 워드라인과 수평방향으로 절단한다.
도 1을 참조하면, 활성영역(13)과 필드영역(활성영역 이외의 기판 부위로서 필드산화막이 형성된 부위)이 정의된 반도체기판인 실리콘기판(부호표시 안함)위에 복수개의 워드라인(11)이 서로 수평하게 형성되어 있고, 워드라인의 양 측면에는 측벽 스페이서(12)가 형성되어 있으며, 도시되지는 않았지만 워드라인(11)의 상부 표면은 실제로는 캡핑용절연막으로 덮여 있다.
이때, 해칭된 부위는 콘택플러그를 포함하는 도전층을 잔류시키기 위한 식각마스크층 부위이고, 그 이외 지역은 도전층이 제거된 부위(14)이다.
도 2a 내지 도 2d는 종래 기술에 따른 반도체장치의 콘택 플러그 형성방법을 도 1의 절단선에 따라 도시한 공정 단면도이다.
도 2a는 도 1의 절단선 A-A'에 따라 도시한 공정단면도로서 이를 참조하면, 활성영역과 필드영역을 정의하는 트렌치형 필드산화막(21)이 형성 반도체기판인 실리콘기판(20)상에 게이트절연막(22)을 열산화막으로 형성한 후 게이트 형성을 위한 도핑된 폴리실리콘층을 증착하여 형성한 다음 그위에 캡핑용절연막으로 질화막(24)을 증착하여 형성하고 사진식각공정을 실시하여 워드라인(23)인 게이트라인(23)을 패터닝하여 형성한다.
그리고, 워드라인(23)를 이용한 이온주입으로 기판의 활성영역에 소스/드레인인 저농도 불순물 확산영역을 형성한 다음 워드라인(23)을 포함하는 기판(20) 전면에 절연막으로 산화막을 화학기상증착법으로 증착한다.
그다음, 산화막에 에치백을 실시하여 잔류한 산화막으로 이루어진 게이트 측벽스페이서(25)를 형성한다.
그리고, 고농도이온주입으로 게이트(23) 주변 기판의 활성영역에 고농도 불순물 확산영역(도시안함)을 형성한다.
따라서, LDD구조를 갖는 트랜지스터가 형성되고 이를 연결하는 워드라인이 형성되었다.
그다음, 비트라인과 연결될 콘택 플러그 및 캐패시터 스토리지전극의 노드 플러그를 형성하기 위하여 기판(20)의 전면에 도핑된 폴리실리콘층(26)을 CVD법으로 증착하여 형성한다.
그리고, 증착된 폴리실리콘층을 평탄화 시키기 위하여 폴리실리콘층에 화학기계적연마(chemical mechanical polishing)를 실시하여 평탄화된 폴리실리콘층(26)을 잔류시켜 플러그(26)를 형성하고 또한 캡핑용 절연막(24)의 표면을 노출시킨다.
도 2b 와 도 2c는 각각 도 1의 절단선 A-A'와 B-B'에 따라 도시한 공정단면도로서 이를 참조하면, 노출된 플러그(26) 및 캡핑용절연막(24)의 표면을 포함하는 기판의 전면에 식각마스크로 이용될 산화막을 CVD법으로 증착하여 형성한 다음 이를 사진식각공정으로 소정부위를 제거하여 식각마스크패턴(27)을 형성한다. 그리고 다시 식각마스크패턴(27)을 포함하는 기판의 전면에 산화막을 증착한 후 이를 에치백하여 식각마스크패턴(27)의 측면에 측벽스페이서(28)를 형성하여 식각마스크패턴(27)과 측벽스페이서(28)로 이루어진 식각마스크(27,28)를 형성한다.
도 2d는 각각 도 1의 절단선 B-B'에 따라 도시한 공정단면도로서 이를 참조하면, 식각마스크(27,28)로 부터 보호되지 않는 부위의 플러그를 제거하여 잔류한 플러그로 이루어진 콘택 플러그(260)를 형성한다.
이후, 도시되지는 않았지만, 식각마스크(27,28)를 제거한 후 후속 공정을 실시하여 비트라인과 캐패시터 스트리지전극 노드 등을 형성한다.
그러나, 상술한 종래 기술에 따른 반도체장치의 콘택 플러그 형성방법은 레이아웃에 나타난 바와 같이 잔류한 플러그가 제거되는 부위가 홀(hole) 형태로 되므로 식각부위의 폭과 길이에 따른 선폭의 공정마진을 확보하는데 어려움이 있고 또한 그 식각공정이 복잡한 문제점이 있다.
따라서, 본 발명의 목적은 반도체장치의 콘택 플러그 형성에 있어서 콘택 플러그를 잔류시키기 위하여 도전층 위에 식각마스크 패턴을 선(line) 형태로 형성하여 제거되는 도전층의 폭과 길이에 따른 선폭의 제어에 유리하도록 하여 공정을 단순화 한 반도체장치의 콘택 플러그 형성방법을 제공하는데 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 콘택 플러그 형성방법은 불순물 확산영역과 캡절연막, 게이트라인, 게이트절연막, 게이트 측벽 스페이서로 이루어진 복수개의 워드라인을 복수개의 활성영역과 필드영역 그리고 비트라인 콘택 부위가 정의된 반도체기판에 제 1 방향으로 형성하는 단계와, 워드라인 사이의 공간을 완전히 매립하고 캡절연막의 표면과 평탄화를 이루는 복수개의 플러그를 도전성 물질로 형성하는 단계와, 비트라인콘택 부위에서 필드영역 쪽으로 소정 길이만큼 연장된 부위의 플러그 위에 제 1 마스크층을 형성하는 단계와, 제 1 방향과 직교하는 제 2 방향으로 활성영역과 필드영역을 가로지르는 선 형태의 제 2 식각마스크층을 활성영역을 덮도록 기판 전면에 형성하는 단계와, 제 2 마스크층 및 제 1 마스크층으로 보호되지 않는 부위의 플러그를 제거하는 단계를 포함하여 이루어진다.
도 1은 종래 기술에 따른 반도체장치의 콘택 플러그 형성공정에 대한 레이아웃
도 2a 내지 도 2d는 종래 기술에 따른 반도체장치의 콘택 플러그 형성방법을 도 1의 절단선에 따라 도시한 공정 단면도
도 3은 본 발명에 따른 반도체장치의 콘택 플러그 형성공정중 산화막 패드를 형성한 레이아웃
도 4a 내지 도4c는 본 발명에 따른 반도체장치의 콘택 플러그 형성공정중 도 3의 절단선에 따라 도시한 공정단면도
도 5는 본 발명에 따른 반도체장치의 콘택 플러그 형성공정중 도 3의 공정 단계 이후의 콘택 플러그를 형성한 레이아웃
도 6a 내지 6c는 본 발명에 따른 반도체장치의 콘택 플러그 형성공정중 도 5의 절단선에 따라 도시한 공정단면도
본 발명은 필요한 콘택 플러그를 잔류시키기 위한 식각공정에서 선 형태의 식각마스크를 이용함에도 불구하고 비트라인 콘택 플러그를 필드영역의 일부에도 잔류시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 3은 본 발명에 따른 반도체장치의 콘택 플러그 형성공정중 산화막 패드를 형성한 레이아웃이고, 도 4a 내지 도4c는 본 발명에 따른 반도체장치의 콘택 플러그 형성공정중 도 3의 절단선에 따라 도시한 공정단면도이다.
도 3을 참조하면, 절단선 C-C'는 활성영역을 워드라인에 대한 수직방향으로 절단하며, 절단선 D-D'는 소자의 활성영역 및 필드영역을 워드라인과 수평방향으로 절단하고, 절단선 E-E'는 필드영역/활성영역/산화막패드 및 필드영역을 워드라인과 수평방향으로 절단한다.
활성영역(33)과 필드영역(활성영역 이외의 기판 부위로서 필드산화막이 형성된 부위)이 정의된 반도체기판인 실리콘기판(부호표시 안함)위에 복수개의 워드라인(31)이 서로 수평하게 형성되어 있고, 워드라인의 양 측면에는 측벽 스페이서(32)가 형성되어 있으며, 도시되지는 않았지만 워드라인(31)의 상부 표면은 실제로는 캡핑용절연막으로 덮여 있다.
이때, 해칭된 부위는 콘택플러그를 포함하는 플러그가 잔류한 부위이고, 그 이외 지역은 도전층이 제거된 부위이다.
도 4a 내지 도 4c는 각각 도 3의 절단선 C-C', D-D', E-E'에 따른 공정단면도로서 이를 참조하면, 활성영역과 필드영역을 정의하는 트렌치형 필드산화막(41)이 형성 반도체기판인 실리콘기판(40)상에 게이트절연막(42)을 열산화막으로 형성한 후 게이트 형성을 위한 도핑된 폴리실리콘층을 증착하여 형성한 다음 그위에 캡핑용절연막으로 질화막(44)을 증착하여 형성하고 사진식각공정을 실시하여 워드라인(43)인 게이트라인(43)을 패터닝하여 형성한다.
그리고, 워드라인(43)를 이용한 이온주입으로 기판(40)의 활성영역에 LDD 소스/드레인인 저농도 불순물 확산영역(도시안함)을 형성한 다음 워드라인(43)을 포함하는 기판(40) 전면에 절연막으로 산화막을 화학기상증착법으로 증착한다.
그다음, 산화막에 에치백을 실시하여 잔류한 산화막으로 이루어진 게이트 측벽스페이서(45)를 형성한다.
그리고, 고농도이온주입으로 게이트(43) 주변 기판의 활성영역에 고농도 불순물 확산영역(도시안함)을 형성하여 LDD형 소스 드레인(도시안함)을 형성한다.
따라서, LDD구조를 갖는 모스트랜지스터가 형성되고 이를 연결하는 워드라인이 형성되었다.
그다음, 비트라인 등과 연결될 콘택 플러그를 형성하기 위하여 기판(40)의 전면에 도핑된 폴리실리콘층(46)을 CVD법으로 증착하여 형성한다.
그리고, 증착된 폴리실리콘층을 평탄화 시키기 위하여 폴리실리콘층에 화학기계적연마(chemical mechanical polishing, CMP)를 실시하여 평탄화된 폴리실리콘층(46)을 잔류시켜 플러그(46)를 형성한다. 이때, CMP공정은 폴리실리콘층을 캡핑용절연막(44) 표면을 노출시키도록 실시한다.
그다음, 노출된 캡핑용 절연막(44) 표면 및 플러그(46) 표면에 산화막을 CVD법으로 증착하여 형성한 후, 그 위에 포토레지스트를 도포하고, 비트라인 콘택부위가 형성되는 활성영역의 두 게이트(43) 사이에서 필드산화막 쪽으로 오프셋된 부위만을 덮는 포토레지스트패턴(도시안함)을 노광 및 현상으로 형성한다.
그리고, 포토레지스트패턴으로 보호되지 않는 부위의 산화막을 식각하여 산화막패드(47)를 형성한다. 이때, 산화막패드(47) 하부의 플러그(46)는 이후 콘택플러그만을 잔류시키는 공정에서 식각되지 않고 잔류하여 비트라인 콘택 플러그의 일부가 된다.
도 5는 본 발명에 따른 반도체장치의 콘택 플러그 형성공정중 도 3의 공정 단계 이후의 콘택 플러그를 형성한 레이아웃이고, 도 6a 내지 6c는 본 발명에 따른 반도체장치의 콘택 플러그 형성공정중 도 5의 절단선에 따라 도시한 공정단면도이다.
도 5를 참조하면, 절단선 F-F'는 활성영역을 워드라인에 대한 수직방향으로 절단하며, 절단선 G-G'는 소자의 활성영역 및 필드영역을 워드라인과 수평방향으로 절단하고, 절단선 H-H'는 필드영역/활성영역/산화막패드 및 필드영역을 워드라인과 수평방향으로 절단한다.
활성영역(53)과 필드영역(활성영역 이외의 기판 부위로서 필드산화막이 형성된 부위)이 정의된 반도체기판인 실리콘기판(부호표시 안함)위에 복수개의 워드라인(51)이 서로 수평하게 형성되어 있고, 워드라인의 양 측면에는 측벽 스페이서(52)가 형성되어 있으며, 도시되지는 않았지만 워드라인(51)의 상부 표면은 실제로는 캡핑용절연막으로 덮여 있다.
이때, 해칭된 부위는 콘택플러그를 포함하는 플러그가 잔류한 부위이고, 그 이외 지역은 도전층이 제거된 부위이다.
도 6a 내지 도 6c는 각각 도 5의 절단선 F-F', G-G', H-H'에 따른 공정단면도로서 이를 참조하면, 도 4a 내지 도 4c의 공정단계에 이어서, 기판 전면에 포토레지스트를 도포한 다음 적절한 포토마스크를 이용한 노광 및 현상을 실시하여 각각의 활성영역을 덮으며 워드라인(63)과 직교하는 방향으로 달리는 선(line)형태의 포토레지스트 패턴을 형성한다. 이때, 포토레지스트패턴은 필드영역에서 이웃한 선 형태의 포토레지스트패턴과 격리되고 이러한 포토레지스트패턴 사이와 각각의 활성영역에서 오프셋된 위치에 있는 산화막패드(67) 표면을 일부 덮고 그 나머지는 노출시킨다.
그리고, 포토레지스트패턴으로 보호되지 않는 부위의 플러그를 제거하여 콘택플러그(660)를 완성한 다음, 포토레지스트패턴을 제거한다.
이후, 도시되지는 않았지만, 산화막패드를 제거한 후 후속 공정을 실시하여 비트라인과 캐패시터 스트리지전극 노드 등을 형성한다.
따라서, 본 발명은 콘택 플러그를 잔류시키기 위한 식각공정에서 선 형태의 식각마스크를 이용함에도 불구하고 비트라인 콘택 플러그를 필드영역의 일부에도 잔류시키므로서 선폭에 따른 길이의 제어에 유리하도록 하여 공정을 단순화하는 장점이 있다.

Claims (4)

  1. 불순물 확산영역과 캡절연막, 게이트라인, 게이트절연막, 게이트 측벽 스페이서로 이루어진 복수개의 워드라인을 복수개의 활성영역과 필드영역 그리고 비트라인 콘택 부위가 정의된 반도체기판에 제 1 방향으로 형성하는 단계와,
    상기 워드라인 사이의 공간을 완전히 매립하고 상기 캡절연막의 표면과 평탄화를 이루는 복수개의 플러그를 도전성 물질로 형성하는 단계와,
    상기 비트라인콘택 부위에서 상기 필드영역 쪽으로 소정 길이만큼 연장된 부위의 상기 플러그 위에 제 1 마스크층을 형성하는 단계와,
    상기 제 1 방향과 직교하는 제 2 방향으로 상기 활성영역과 상기 필드영역을 가로지르는 선 형태의 제 2 마스크층을 상기 활성영역을 덮도록 상기 기판 위에 형성하는 단계와,
    상기 제 2 마스크층 및 상기 제 1 마스크층으로 보호되지 않는 부위의 상기 플러그를 제거하는 단계로 이루어진 반도체장치의 콘택 형성방법.
  2. 청구항 1에 있어서, 상기 제 1 마스크층은 상기 플러그와 식각선택비가 큰 물질로 형성하는 것이 특징인 반도체장치의 콘택 플러그 형성방법.
  3. 청구항 1에 있어서, 상기 플러그를 제거하는 단계 이후,
    상기 제 2 마스크층을 제거하는 단계와,
    상기 제 1 마스크층을 제거하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 콘택 플러그 형성방법.
  4. 청구항 1에 있어서, 상기 플러그를 제거하는 단계 이후,
    상기 제 2, 제 1 마스크층을 제거하는 단계와,
    잔류한 상기 플러그와 연결되는 비트라인 또는 스토리지전극을 형성하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 콘택 플러그 형성방법.
KR1019980057813A 1998-12-23 1998-12-23 반도체장치의 콘택 플러그 형성방법 KR20000041807A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980057813A KR20000041807A (ko) 1998-12-23 1998-12-23 반도체장치의 콘택 플러그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057813A KR20000041807A (ko) 1998-12-23 1998-12-23 반도체장치의 콘택 플러그 형성방법

Publications (1)

Publication Number Publication Date
KR20000041807A true KR20000041807A (ko) 2000-07-15

Family

ID=19565049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057813A KR20000041807A (ko) 1998-12-23 1998-12-23 반도체장치의 콘택 플러그 형성방법

Country Status (1)

Country Link
KR (1) KR20000041807A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720251B1 (ko) * 2005-12-30 2007-05-22 주식회사 하이닉스반도체 노광 마스크 및 이를 이용한 반도체 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720251B1 (ko) * 2005-12-30 2007-05-22 주식회사 하이닉스반도체 노광 마스크 및 이를 이용한 반도체 소자의 제조방법

Similar Documents

Publication Publication Date Title
KR20080083202A (ko) 전계 효과 트랜지스터들을 형성하는 방법들, 전계 효과트랜지스터 게이트들을 형성하는 방법들, 트랜지스터게이트 어레이 및 게이트 어레이에 대한 주변 회로를포함하는 집적 회로를 형성하는 방법들, 및 제1 게이트들및 제2 접지형 분리 게이트들을 포함하는 트랜지스터게이트 어레이를 포함하는 집적 회로를 형성하는 방법들
KR100281182B1 (ko) 반도체 장치의 자기 정렬 콘택 형성 방법
US6060346A (en) Semiconductor device and method for manufacturing the same
KR100278996B1 (ko) 반도체장치의 콘택 형성방법
JP2002280462A (ja) Ｄｒａｍセル及びその製造方法
KR20030044195A (ko) 게이트 콘택 구조체 및 그 형성 방법
KR100278994B1 (ko) 반도체장치의 콘택 형성방법
KR20000041807A (ko) 반도체장치의 콘택 플러그 형성방법
KR0135690B1 (ko) 반도체소자의 콘택 제조방법
KR100611083B1 (ko) 모스 트랜지스터 및 그 제조 방법
KR100486120B1 (ko) Ｍｏｓ 트랜지스터의 형성 방법
KR100368321B1 (ko) 반도체 소자의 제조 방법
KR20000040449A (ko) 반도체장치의 비트라인 형성방법
KR20000040448A (ko) 반도체장치의 평탄화 방법 및 이를 이용한 플러그 형성방법
KR100277883B1 (ko) 반도체 소자의 제조 방법
KR100317196B1 (ko) 반도체장치의 플러그 형성방법
KR950012033B1 (ko) 고집적 소자의 콘택제조방법
KR100594293B1 (ko) 리세스 채널 트랜지스터를 구비하는 반도체 소자 및 그제조 방법
KR100349345B1 (ko) 반도체 장치의 비트라인 및 그 제조방법
KR20020024840A (ko) 반도체장치의 콘택플러그 형성방법
KR20000039307A (ko) 반도체장치의 콘택 형성방법
KR100266028B1 (ko) 반도체장치 및 그 제조방법
KR100460704B1 (ko) 에스램의바텀게이트형박막트랜지스터제조방법
KR19980015456A (ko) 반도체장치의 제조방법
KR100244261B1 (ko) 반도체 소자의 플러그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid