KR20000038562A - 접합 에스오우아이 웨이퍼 제조방법 - Google Patents
접합 에스오우아이 웨이퍼 제조방법 Download PDFInfo
- Publication number
- KR20000038562A KR20000038562A KR1019980053606A KR19980053606A KR20000038562A KR 20000038562 A KR20000038562 A KR 20000038562A KR 1019980053606 A KR1019980053606 A KR 1019980053606A KR 19980053606 A KR19980053606 A KR 19980053606A KR 20000038562 A KR20000038562 A KR 20000038562A
- Authority
- KR
- South Korea
- Prior art keywords
- single crystal
- crystal silicon
- bonded
- grinding
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 127
- 238000000227 grinding Methods 0.000 claims abstract description 62
- 238000010438 heat treatment Methods 0.000 claims abstract description 32
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 13
- 238000001035 drying Methods 0.000 claims description 11
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 8
- 239000000243 solution Substances 0.000 claims description 8
- 229910021642 ultra pure water Inorganic materials 0.000 claims description 7
- 239000012498 ultrapure water Substances 0.000 claims description 7
- 238000005406 washing Methods 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 239000011259 mixed solution Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 239000008367 deionised water Substances 0.000 claims description 3
- 229910021641 deionized water Inorganic materials 0.000 claims description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 2
- 238000003754 machining Methods 0.000 claims 1
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 29
- 239000000463 material Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 239000004215 Carbon black (E152) Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229930195733 hydrocarbon Natural products 0.000 description 3
- 150000002430 hydrocarbons Chemical class 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- 239000000908 ammonium hydroxide Substances 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 접합 SOI 웨이퍼 제조방법에 관한 것으로, 접합 SOI 웨이퍼의 평탄도 및 두께 편차를 줄이고 접합된 단결정 실리콘(10,20) 사이의 결함발생을 방지하기 위한 것이다. 이와 같은 본 고안은 완성시의 크기보다 큰 원판상의 단결정 실리콘(10,20)에 각각 산화막(11,21)을 형성하고, 상기 산화막(11,21)을 서로 접합하여 단결정 실리콘(10,20)을 접합하는 것이다. 그리고, 접합된 단결정 실리콘(10,20)의 상면을 연삭함에 있어서 먼저, 그 가장자리를 단일의 곡면으로 연삭처리하면서 완성시의 직경이 되도록 하여 접합 SOI 웨이퍼를 제조하는 것이다.
Description
본 발명은 접합 에스오우아이 웨이퍼 제조에 관한 것으로, 더욱 상세하게는 단결정 실리콘 원판을 접합하여 하나의 웨이퍼를 제조하는 접합 에스오우아이 웨이퍼 제조방법에 관한 것이다.
일반적으로 에스오우아이(Silicon on Insulator) 웨이퍼(이하 'SOI 웨이퍼'라고 칭한다.)는 단결정 실리콘 사이에 산화막(SiO2층)을 개재시킨 3층의 구조로 된 것으로, 최하층의 단결정 실리콘은 단순한 기계적 지지역할을 하고, 단결정 실리콘 사이의 산화막은 전기적 절연작용을 한다. 그리고, 최상부의 단결정 실리콘에는 전기전자 집적회로가 위치 된다.
이와 같은 SOI 웨이퍼를 제조하는 방법에는 여러 가지가 있으나 상부 단결정 실리콘과 절연막인 열화막의 두께조절이 용이하고, 결정품위(Crystalline Quality)가 우수한 접합방식을 일반적으로 사용한다.
먼저, 도 1을 참고하여 접합방식의 종래 기술을 사용하여 SOI 웨이퍼를 제조하는 것을 알아본다.
먼저, 도 1a와 같은 상태의, 원판상의 단결정 실리콘(1)과 일측 표면에 약 100 ∼ 5000Å 두께의 산화막(SiO2)(2')을 형성한 단결정 실리콘(2)을 준비하고, 이들을 세정하여 건조시킨다. 이때, 단결정 실리콘(1,2)의 접합을 위한 세정은 열처리에 따른 버블의 발생원인이 정확하게 밝혀져 있지 않아 기본적인 공정이 확립되어 있지 않은 상태이고, 최근에는 접합시 발생하는 버블이 탄화수소계열 물질의 오염에 의해 발생한다고 추정하여 수산화암모늄(NH4OH)과 과산화수소수(H2O2)를 베이스로 하여 세정을 진행하게 된다.
그리고, 상기 산화막(2')을 중간에 개재시킨 상태로 단결정 실리콘(1,2)을 상온에서 접합시켜 도 1b의 상태로 만든다. 이와 같이 접합된 상태에서 열처리공정을 수행하게 된다. 이와 같은 열처리 공정은 대략 600 ∼ 1100℃의 온도범위에서 이루어지는데, 대체로 저온에서 열처리를 하게 되면 공정의 단순화를 이룰 수 있어 유리하다.
상기와 같은 열처리 공정을 마친 후에는 상기 상부의 단결정 실리콘(2)의 표면을 연삭하는 연삭공정을 실시한다. 즉 도 1c에 도시된 바와 같이, 상부 단결정 실리콘(2)을 3 ∼100 μm의 두께(t1)이 되게 남겨 두고 연삭을 통해 제거하게 된다.
그리고, 마지막으로, 도 1d에 도시된 바와 같이, 상부 단결정 실리콘(2)을 약 3 ∼ 100μm의 두께(t2)만큼만 남겨 두고 화학기계적 연마장치를 사용하여 연마하여 웨이퍼를 완성한다.
그러나, 상기한 바와 같은 구성을 가지는 종래 기술에 의해 SOI 웨이퍼 제조방법에는 다음과 같은 문제점이 있다.
먼저, 위에서 설명한 바와 같은 접합에 의해 SOI 웨이퍼를 제조하게 되는 경우에는 접합되어질 단결정 실리콘(1) 표면의 상태가 접합의 상태를 결정하게 된다. 따라서 접합의 결합력이 소정값이상으로 유지되고 결함이 없도록 하기 위해서는 접합전의 세정 및 건조가 잘 이루어져야 하나 종래의 기술로는 어려운 문제점이 있다.
그리고, 종래의 방법에서는 열처리시에 상기 상,하부 결정실리콘(2,1)의 접합계면에서 버블(bubble)이 많이 발생하게 된다. 이와 같은 접합계면에서의 버블과 같은 결함을 검출하는 것은 적외선을 조사하여 투과된 상의 적외선 토포그래피를 통해 알 수 있다. 그러나, 상온접합시에 깨끗한 접합계면이라도 열처리시에 200 ∼ 800℃의 온도범위에서 버블이 많이 발생된다. 이와 같은 버블은 단결정 실리콘(1) 표면의 불충분한 건조에 의한 물분자에 의해 발생하거나, 탄화수소계열 물질의 오염에 의해 발생한다고 추정된다.
이와 같은 버블을 없애기 위해서는 열처리공정의 온도를 1000℃ 이상으로 하여야 하나 이와 같이 고온 열처리를 하게 되면, 저온 열처리에 비해 공정의 단순화에 불리하고 열처리중의 반응의 진행을 예측할 수 없는 문제점이 있다.
그리고, 상부 단결정 실리콘(2)의 표면을 연삭하는 공정에서 도 2b,c에 도시된 바와 같은 치핑(chipping)현상이 발생한다. 여기서 치핑현상이란 상부 단결정 실리콘(2)의 외주부가 도 2b,c에 도시된 바와 같이 불규칙하게 탈락되는 현상을 말한다. 이와 같이 치핑현상이 발생하는 것은 다음과 같은 이유 때문이다.
즉, 상기 각각의 단결정 실리콘(1,2)의 접합되기 전의 상태에서 외부의 힘에 의한 파손을 방지하기 위해 각각 그 외주부 가장자리가 라운드지게 형성되어 있다. 그리고, 이와 같은 상태에서 접합이 이루어지면 도 2a의 상태와 같이 상,하부 단결정 실리콘(2,1)이 각각 별개로 라운드지게 된다. 따라서, 접합 후에 상기 상부 단결정 실리콘(2)의 표면을 연삭하는 과정에서 상기 상부 단결정 실리콘(2)의 가장자리의 하면은 하부 단결정 실리콘(1)에 의해 지지되지 않아 연삭공구의 연삭력을 견디지 못하고 떨어져 나가게 되는 것이다.
따라서, 본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로, SOI 웨이퍼를 제조함에 있어 단결정 실리콘 사이의 접합이 보다 완벽하게 이루어지도록 하는 것이다.
본 발명의 다른 목적은 SOI 웨이퍼를 제조함에 있어서 연삭과정중에 단결정 실리콘의 외주 가장자리가 불규칙하게 탈락되는 것을 방지하는 것이다.
본 발명의 또 다른 목적은 단결정 실리콘의 표면을 연삭함에 있어서 단결정실리콘과 연삭숫돌이 동일방향으로 회전되도록 하여 소정의 두께를 균일하게 연삭하도록 하는 것이다.
도 1a,b,c,d는 종래 기술에 의한 접합 SOI 웨이퍼 제조방법을 순차적으로 설명하는 공정순서도.
도 2a는 종래 기술에 의한 접합 SOI 웨이퍼 제조과정에서 단결정 실리콘이 접착되어 있는 외주부 형상을 보인 측면도.
도 2b는 종래 기술에 의한 접합 SOI 웨이퍼 제조과정에서 치핑현상이 발생된 것을 보인 측면도.
도 2c는 종래 기술에 의한 접합 SOI 웨이퍼 제조과정에서 치핑현상이 발생된 것을 보인 평면도.
도 3a,b,c,d,e는 본 발명에 의한 접합 SOI 웨이퍼 제조과정을 순차적으로 보인 공정도.
도 4a는 본 발명에 의한 접합 SOI 웨이퍼 제조공정에서 세정된 단결정 실리콘을 건조하는 것을 보인 작업상태도.
도 4b는 도 4a의 상태를 평면에서 보인 작업상태도.
도 4c는 본 발명에 의한 접합 SOI 웨이퍼 제조공정에서 단결정 실리콘을 접합하는 것을 보인 작업상태도.
도 5는 본 발명에 의한 접합 SOI 웨이퍼 제조공정에서 연삭작업을 수행하는 것을 보인 작업상태도.
* 도면의 주요 부분에 대한 부호의 설명 *
10,20: 단결정 실리콘 11,21: 산화막
30: 스핀드라이어 31: 회전테이블
32: 진공원드 35: 가스분사노즐
40: 연삭기 41: 회전테이블
42: 연삭휠 43: 연삭숫돌
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 각각 산화막이 형성된 원판상의 단결정 실리콘을 완성시의 직경보다 큰 직경을 가지도록 제조하는 단결정실리콘제조단계와, 상기 단계에서 제조된 단결정 실리콘의 상기 산화막을 서로 맞대어 접합하는 접합단계와, 상기 접합된 상태의 단결정실리콘을 가압하여 열처리를 하는 열처리단계와, 상기 접합되어 열처리된 단결정실리콘을 연삭하고 연마하는 가공단계를 포함하여 구성된다.
상기 단결정 실리콘을 제조하여 접합하기 전에 세정하여 건조하는 세정단계를 더 수행한다.
상기 세정단계는 황산(H2SO4)과 과산화수소수(H2O2)의 부피비가 2 ~ 4 : 1의 비율인 용액에 단결정 실리콘을 침지하는 단계와, 상기 단결정 실리콘을 초순수(Deionized Water)를 사용하여 헹구는 단계와, 상기 단결정 실리콘 상의 산화막의 일부를 불산(HF)과 초순수의 부피비가 1 : 50 ~ 100의 비율인 용액에 침지시켜 식각하는 단계와, 상기 식각된 산화막 상의 불순물을 초순수를 사용하여 헹구는 단계와, 상기 헹구어진 단결정 실리콘을 건조시키는 단계를 포함하여 구성된다.
상기 단결정 실리콘의 황산과 과산화수소수의 혼합용액에서 100℃ 이상의 온도에 10~15분 동안 침지시킨다.
상기 헹구어진 단결정 실리콘을 건조하는 것은 상기 단결정 실리콘의 산화막을 서로 마주보게 인접시킨 상태에서 서로 반대방향으로 회전시키면서 상기 단결정 실리콘 사이의 산화막에 고온의 질소가스를 간헐적으로 분사하여 이루어진다. 이와 같은 건조 과정후에는 상기 단결정 실리콘을 정렬하여 1×10-3torr 이하의 진공상태에서 접합하게 된다.
상기 열처리단계는 온도가 600℃에서 900℃에서 진행된다.
상기 열처리단계에서는 열처리과정중에 접합계면에서 발생하는 버블(bubble)의 성장압력보다 큰 압력으로 단결정 실리콘을 가압하게 된다.
상기 가공단계에서는 상기 접합된 단결정 실리콘의 직경을 완성시의 직경으로 연삭하여 내면서 그 외주 측면을 단일의 곡면으로 형성한다.
상기 가공단계에서는 상기 접합된 단결정 실리콘의 상면을 소정의 두께가 되도록 연삭함에 있어서, 연삭숫돌과 연삭면의 접촉길이가 항상 일정하게 유지되도록 한다.
상기 연삭작업중에는 상기 단결정실리콘의 중심에 상기 연삭숫돌의 실제가공면의 중심이 오도록 하여, 단결정 실리콘과 연삭숫돌이 동일방향으로 회전하도록 한다.
이와 같은 구성을 가지는 본 발명에 의한 접합 SOI 웨이퍼의 제조방법에 따르면, 보다 품질균일도가 높아지고 제조수율이 좋아지는 이점이 있다.
이하, 상기한 바와 같은 본 발명의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명하기로 한다.
먼저, 도 3a에 도시된 바와 같이, 완성시의 직경(D)보다 조금 더 큰 직경(D+d)을 가지는 원판상의 단결정 실리콘(10,20)을 각각 제조한다. 이때, 상기 단결정 실리콘(10,20)의 일면에는 산화막(SiO2)(11,21)을 형성한다.
이와 같이 제조된 단결정 실리콘(10,20)은 접합을 하기 전에 먼저 세정과정을 거치게 된다. 이와 같은 세정과정은 상기 단결정 실리콘(10,20)의 표면에 있는 이물질을 제거하는 것으로, 특히 상기 산화막(11,21)에 있는 파티클(particle) 및 유기, 무기오염물질을 제거하는 것이다.
이와 같은 세정단계를 보다 상세하게 설명하면 다음과 같다. 먼저, 황산(H2SO4)과 과산화수소수(H2O2)의 부피비가 2 ~ 4 : 1의 비율인 용액에 상기 단결정 실리콘(10,20)을 침지한다. 이때, 상기 단결정 실리콘의 황산과 과산화수소수의 혼합용액의 온도를 100℃ 이상으로 하는 것이 바람직하고, 침지시간은 10~15분 정도가 바람직하다.
그리고 나서, 상기 단결정 실리콘(10,20)을 초순수(Deionized Water)를 사용하여 헹군다. 이때, 이물질과 상기 황산과 과산화수소수의 혼합용액이 완전히 없어질 정돌 충분히 헹궈주어야 한다.
다음으로는 상기 산화막(11,21)의 일부를 식각하고 그 위의 오염물을 제거하는 공정을 수행하게 된다. 이를 위해 불산(HF)과 초순수의 부피비가 1 : 50 ~ 100의 비율인 용액을 사용한다. 즉, 상기와 같은 비율을 가지는 불산용액에 상기 단결정 실리콘(10,20)을 침지시켜 산화막(11,21)의 일부를 식각하게 된다. 이와 같이 하게 되면, 상기 산화막(11,21)의 표면은 소정 두께 식각되어 불순물이 없는 새로운 면으로 된다.
이와 같이 식각을 수행한 후에는 다시 단결정 실리콘(10,20)을 초순수를 사용하여 헹궈준다. 이때에도 역시 식각된 불순물과 불산용액이 완전히 없어지도록 충분히 헹궈주는 것이 바람직하다.
그리고는 상기 단결정 실리콘(10,20)을 스핀드라이어(30)를 사용하여 건조시키게 된다. 건조과정은 도 4a,b에 잘 도시되어 있다. 이에 따르면, 단결정 실리콘(20)을 회전테이블(31)에 장착하고, 단결정 실리콘(10)을 진공원드(32)에 진공력을 이용하여 장착한다. 이때, 상기 단결정 실리콘(10,20)의 산화막(11,21)이 서로 마주 볼 수 있도록 한다.
이와 같은 상태에서 상기 단결정 실리콘(10,20) 사이를 소정 거리 간격을 두어 위치시켜 회전시키면서, 상기 단결정 실리콘(10,20)의 가장자리 측에 구비되어 있는 가스분사노즐(35)을 통해 상기 단결정 실리콘(10,20) 사이로 질소(N2)가스를 간헐적으로 분사시켜 준다. 이때, 상기 회전테이블(31)과 진공원드(32)는, 예를 들면 도 4a,b에 화살표로 도시된 바와 같이, 서로 반대방향으로 회전시켜 주게 된다. 이와 같은 과정을 통해 상기 단결정 실리콘(10,20)을 건조시키고 상기 산화막(11,21) 상에 있는 이물질 등의 입자를 제거한다.
한편, 상기와 같이 스핀드라이어(30)에서 건조가 끝나면, 도 4c에 도시된 바와 같이, 상기 스핀드라이어(30) 상에서 상기 단결정 실리콘(10,20)의 위치를 조절하여 접합하게 된다. 이때, 접합은 1×10-3torr 이하의 진공상태에서 이루어지고, 상기 단결정 실리콘(10,20)의 표면에 있는 산화막(11,21)이 서로 접합하게 된다.
이와 같이 하여 접합이 된 단결정 실리콘(10,20)은 열처리공정을 거치게 된다. 즉, 도 3b에 도시된 바와 같이, 접합된 단결정 실리콘(10,20)을 실리콘기판(Si Substrate)(S) 혹은 석영기판 사이에 놓고 압력을 가하면서 열처리를 진행하게 된다.
이때, 열처리시의 온도는 600℃에서 900℃ 사이에서 진행된다. 그리고, 열처리공정에서의 압력은 다음과 같이 결정된다. 즉, 상기 산화막(11,21)이 서로 접합되는 접합계면에서 발생하는 버블은 열처리과정중에 탈착된 기체분자들이 모여 단결정 실리콘(10,20) 사이의 접합력 이상의 압력에 도달했을 때 발생하여 성장하게 된다. 따라서, 상기 버블이 발생하여 성장하는 것을 막을 수 있는 압력으로 상기 단결정 실리콘(10,20)을 가압하면서 열처리를 하게 된다. 이와 같은 압력은 작업의 조건에 따라 상기 버블의 발생,성장 압력이 달라지므로 상기와 같은 방식으로 결정하여 적용하면된다.
이와 같이 열처리 공정을 마친 접합된 단결정 실리콘(10,20)의 외주부는, 도 3c와 같은 상태이다. 즉, 단결정 실리콘(10,20)을 각각 제조하여 상기의 과정을 거치는 동안에 외력에 의해 손상되는 방지하기 위해 각각 가장자리가 곡면으로 형성되어 있다. 따라서, 접합된 상태에서는 각각의 단결정 실리콘(10,20)의 곡면이 서로 나란하게 된다. 한편, 이때, 상기 접합된 단결정 실리콘(10,20)의 직경(D+d)은실제로 완성될 접합 SOI 웨이퍼의 직경(D)보다 d만큼 크게 만들어져 있다.
따라서, 연삭공구를 사용하여 상기 접합된 단결정 실리콘(10,20)의 가장자리를 연삭하여 도 3d의 상태로 만들어 준다. 즉, 상기 접합된 상태의 단결정 실리콘(10,20)의 가장자리가 단일의 곡면을 이루도록 하는 것이다. 이때, 상기 가장자리의 연삭을 수행하면서 상기 단결정 실리콘(10,20)은 그 직경이 D로 된다.
이와 같이 연삭이 완성되고 나면 상기 접합되어 열처리된 단결정실리콘을 연삭하고 연마하는 가공단계를 수행한다. 도 3e에는 연삭기(40)에서 연삭을 수행하는 것이 도시되어 있다.
즉, 상기 접합된 단결정 실리콘(10,20)의 중심이 회전테이블(41)의 중심에 위치되도록 하고, 상기 단결정 실리콘(10,20)의 중심에, 도 5에 도시된 바와 같이, 연삭숫돌(43)의 실제 연삭면의 중심이 오도록 하고, 상기 회전테이블(41)과 연삭숫돌(43)이 도 5에 화살표로 표시한 바와 같은 방향으로 회전되도록 하여 상기 단결정 실리콘(10)을 소정 두께 연삭하여 낸다. 여기서 상기 단결정 실리콘(10)은 약 3 ∼ 100μm정도만 남겨 두고 연삭으로 제거하게 된다.이때, 연삭휠(42)에 장착된 상기 연삭숫돌(43)과 연삭되는 단결정 실리콘(10)의 연삭면의 접촉길이가 항상 일정하게 유지되도록 한다.
이와 같이 연삭된 단결정 실리콘(10)을 다시 연마하여 원하는 SOI 웨이퍼를 완성하게 된다. 이때, 상기 단결정 실리콘(10)의 연마하는 방법으로는 선택적 식각방법, 화학기계적 연마, 플라즈마를 이용한 건식식각 등이 있다.
이와 같이 접합 SOI 웨이퍼를 제조하는 본 발명에 의한 제조방법의 작용을 상세하게 설명하기로 한다.
먼저, 본 발명에서는 상기 단결정 실리콘(10,20)의 표면에 각각 산화막(11,21)을 형성하는데, 이와 같이 함에 의해 접합시에 상기 산화막(11,21) 끼리 접합하도록 한다. 이와 같이 하게 되면, 상기 양측의 산화막(11,21)이 열처리작업시에 발생하는 버블을 억제할 수 있는 완충재 역할을 하게 된다.
그리고, 본 발명에서는 상기 단결정 실리콘(10,20)의 접착시에 발생하는 결함을 줄이기 위해 다음과 같이 세정공정을 진행한다. 즉, 일단 서로 접합되는 단결정 실리콘(10,20)에 각각 산화막(11,21)을 형성하고, 상기 산화막(11,21)의 표면을 충분히 깨끗하게 만들어 준다. 이를 위해 수산화암모늄과 과산화수소수를 베이스로 하는 세정공정을 채택한다. 이는 일반적으로 단결정 실리콘의 접합시에 발생하는 버블이 탄화수소 계열 물질의 오염에 의해서 발생한다고 추정되기 때문이다.
이와 같이 단결정 실리콘(10,20)의 이물질을 제거하고 난 후에는 상기 산화막(11,21)을 식각하여 깨끗하고 새로운 산화막(11,21)층을 형성하게 된다. 이와 같이 되면 서로 접합되는 단결정 실리콘(10,20)의 접합계면이 깨끗하게 된다.
한편, 상기와 같이 접합된 단결정 실리콘(10,20)은 열처리 공정을 거치는데, 본 발명의 열처리공정은 상대적으로 저온 열처리공정이다. 따라서 공정을 진행하기가 용이하고, 열처리 공정중에 일어 나는 반응이 예측가능하여 보다 SOI 웨이퍼의 제조가 쉬워지게 된다. 그리고, 열처리 공정에서는 상기 단결정 실리콘(10,20)을 가압하여 그 접합계면에서 버블이 발생하지 않도록 한다. 이때, 상기 단결정 실리콘(10,20)에 가하는 압력은 상기 버블이 발생하여 성장할 수 있는 압력보다 큰 값을 가지게 된다.
또한, 본 발명에서는 최초에 단결정 실리콘(10,20)의 크기를 완성된 SOI 웨이퍼에 비해 약간 크게 만들었다. 이는 접합 후에 가장자리를 연삭하여 단일의 곡면을 이루도록 하기 위함이다. 이와 같이 함에 의해 상기 접합된 단결정 실리콘(10,20)의 상면을 연삭작업할 때 가장자리가 손상되는 것을 방지할 수 있다. 이는 도 3d에 잘 나타낸 바와 같이 상기 단결정 실리콘(10)의 가장자리 하면이 상기 단결정 실리콘(20)에 의해 지지되어 연삭시에 작용하는 연삭력에 견딜 수 있기 때문이다.
마지막으로, 상기와 같이 접합된 단결정 실리콘(10,20)의 상면을 이루는 단결정 실리콘(10)을 소정 두께 연삭하여 냄에 있어서, 연삭력이 일정하게 작용하여 평탄도를 향상시키기 위해서 상기 연삭숫돌(43)과 공작물인 단결정 실리콘(10)의 접촉 길이를 항상 일정하게 유지한다. 이는 연삭작업에서의 연삭력은 피가공물과 연삭숫돌의 접촉길이(L)에 비례하기 때문이다. 일반적으로 접촉길이(L)가 변하면 연삭력이 변하게 되고, 결국 연삭력이 변하여 평탄도가 나빠지게 된다.
하지만 본 발명에서와 같이 회전테이블(41)의 중심에 공작물인 단결정 실리콘(10,20)의 중심을 맞추고, 상기 연삭숫돌(43)의 실제 연삭면이 역시 상기 단결정 실리콘(10,20)의 중심에 오도록, 도 5에 도시된 바와 같이, 하여 연삭작업을 진행시키면 평탄도 및 두께 편차를 향상시킬 수 있다. 또한, 이러한 구성에서는 접합된 단결정 실리콘(10,20)의 외주부와 연삭숫돌(43)의 면각(A)이 비교적 커지게 되어 연삭력에 의해 외주부가 불규칙하게 탈락되는 치핑현상을 방지할 수 있다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 접합 SOI 웨이퍼의 제조방법에 따르면, 두 개의 단결정 실리콘을 접합하는 것과 접합된 단결정 실리콘을 가공하여 하나의 접합 SOI 웨이퍼를 만들기 위한 공정에서 결함이나 손상의 발생이 줄어들게 되어 SOI 웨이퍼를 제조하는 수율이 좋아지고 품질이 균일하게 되는 효과를 얻을 수 있다.
Claims (10)
- 각각 산화막이 형성된 원판상의 단결정 실리콘을 완성시의 직경보다 큰 직경을 가지도록 제조하는 단결정실리콘제조단계와,상기 단계에서 제조된 단결정 실리콘의 상기 산화막을 서로 맞대어 접합하는 접합단계와,상기 접합된 상태의 단결정실리콘을 가압하여 열처리를 하는 열처리단계와,상기 접합되어 열처리된 단결정실리콘을 연삭하고 연마하는 가공단계를 포함하여 구성됨을 특징으로 하는 접합 SOI 웨이퍼 제조방법.
- 제 1 항에 있어서, 상기 단결정 실리콘을 제조하여 접합하기 전에 세정하여 건조하는 세정단계를 더 수행함을 특징으로 하는 접합 SOI 웨이퍼 제조방법.
- 제 2 항에 있어서, 상기 세정단계는황산(H2SO4)과 과산화수소수(H2O2)의 부피비가 2 ~ 4 : 1의 비율인 용액에 단결정 실리콘을 침지하는 단계와,상기 단결정 실리콘을 초순수(Deionized Water)를 사용하여 헹구는 단계와,상기 단결정 실리콘 상의 산화막의 일부를 불산(HF)과 초순수의 부피비가 1 : 50 ~ 100의 비율인 용액에 침지시켜 식각하는 단계와,상기 식각된 산화막 상의 불순물을 초순수를 사용하여 헹구는 단계와,상기 헹구어진 단결정 실리콘을 건조시키는 단계를 포함하여 구성됨을 특징으로 하는 접합 SOI 웨이퍼 제조방법.
- 제 3 항에 있어서, 상기 단결정 실리콘의 황산과 과산화수소수의 혼합용액에서 100℃ 이상의 온도에 10~15분 동안 침지시킴을 특징으로 하는 접합 SOI 웨이퍼 제조방법.
- 제 3 항에 있어서, 헹구어진 단결정 실리콘을 건조하는 것은 상기 단결정 실리콘의 산화막을 서로 마주보게 인접시킨 상태에서 서로 반대방향으로 회전시키면서 상기 단결정 실리콘 사이의 산화막에 고온의 질소가스를 간헐적으로 분사하여 이루어짐을 특징으로 하는 접합 SOI 웨이퍼 제조방법.
- 제 1 항에 있어서, 상기 열처리단계는 온도가 600℃에서 900℃에서 진행됨을 특징으로 하는 접합 SOI 웨이퍼의 제조방법.
- 제 1 항 또는 제 6 항에 있어서, 상기 열처리단계에서는 열처리과정중에 접합계면에서 발생하는 버블(bubble)의 성장압력보다 큰 압력으로 단결정 실리콘을 가압함을 특징으로 하는 접합 SOI 웨이퍼의 제조방법.
- 제 1 항에 있어서, 상기 가공단계에서는 상기 접합된 단결정 실리콘의 직경을 완성시의 직경으로 연삭하여 내면서 그 외주 측면을 단일의 곡면으로 형성함을 특징으로 하는 접합 SOI 웨이퍼의 제조방법.
- 제 1 항 또는 제 8 항에 있어서, 상기 가공단계에서는 상기 접합된 단결정 실리콘의 상면을 소정의 두께가 되도록 연삭함에 있어서, 연삭숫돌과 연삭면의 접촉길이가 항상 일정하게 유지되도록 함을 특징으로 하는 접합 SOI 웨이퍼의 제조방법.
- 제 9 항에 있어서, 상기 연삭작업중에는 상기 단결정실리콘의 중심에 상기 연삭숫돌의 실제가공면의 중심이 오도록 하여, 단결정 실리콘과 연삭숫돌이 동일방향으로 회전하도록 됨을 특징으로 하는 접합 SOI 웨이퍼의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980053606A KR100324134B1 (ko) | 1998-12-08 | 1998-12-08 | 접합에스오우아이웨이퍼제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980053606A KR100324134B1 (ko) | 1998-12-08 | 1998-12-08 | 접합에스오우아이웨이퍼제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000038562A true KR20000038562A (ko) | 2000-07-05 |
| KR100324134B1 KR100324134B1 (ko) | 2002-05-13 |
Family
ID=19561768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980053606A KR100324134B1 (ko) | 1998-12-08 | 1998-12-08 | 접합에스오우아이웨이퍼제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100324134B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100392983B1 (ko) * | 2001-01-11 | 2003-07-31 | 송오성 | 에스오아이 기판의 제조방법 |
| KR100748723B1 (ko) * | 2006-07-10 | 2007-08-13 | 삼성전자주식회사 | 기판 접합 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0922993A (ja) * | 1995-07-06 | 1997-01-21 | Toshiba Ceramics Co Ltd | Ｓｏｉウエハ及びその製造方法 |
-
1998
- 1998-12-08 KR KR1019980053606A patent/KR100324134B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100392983B1 (ko) * | 2001-01-11 | 2003-07-31 | 송오성 | 에스오아이 기판의 제조방법 |
| KR100748723B1 (ko) * | 2006-07-10 | 2007-08-13 | 삼성전자주식회사 | 기판 접합 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100324134B1 (ko) | 2002-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101151458B1 (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼 | |
| US5800725A (en) | Method of manufacturing semiconductor wafers | |
| US5622875A (en) | Method for reclaiming substrate from semiconductor wafers | |
| EP0534497B1 (en) | Semiconductor wafer surface treatment method | |
| CA2399282C (en) | Method for low temperature bonding and bonded structure | |
| US8617962B2 (en) | Method for finishing a substrate of the semiconductor-on-insulator type | |
| KR101469282B1 (ko) | Ｓｏｉ 웨이퍼의 제조 방법 | |
| TW466642B (en) | Process for fabricating semiconductor wafers with external gettering | |
| WO2006028017A1 (ja) | シリコンウェーハの製造方法 | |
| KR100882380B1 (ko) | 도너웨이퍼 양면으로부터의 반도체 재료 박막 제조방법 및 이에 의한 반도체-온-절연체 구조체 | |
| KR20080105957A (ko) | 웨이퍼 세정방법 | |
| KR20080086898A (ko) | Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼 | |
| KR20030004440A (ko) | 접합웨이퍼의 제조방법 및 접합웨이퍼 | |
| KR20110006653A (ko) | Ｓｏｉ 기판의 제조 방법 | |
| KR20090101119A (ko) | Ｓｏｉ 웨이퍼의 제조 방법 | |
| US20080057678A1 (en) | Semiconductor on glass insulator made using improved hydrogen reduction process | |
| US20100130021A1 (en) | Method for processing a silicon-on-insulator structure | |
| KR19990087978A (ko) | 매우평탄한실리콘반도체웨이퍼및반도체웨이퍼의제조방법 | |
| JPH11121310A (ja) | 半導体基板の製造方法 | |
| KR100324134B1 (ko) | 접합에스오우아이웨이퍼제조방법 | |
| KR20080075508A (ko) | 반도체 웨이퍼의 평면연삭방법 및 제조방법 | |
| JP4700652B2 (ja) | 層構造の製造方法 | |
| WO2009141954A1 (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
| JP3413726B2 (ja) | ウエハ洗浄方法 | |
| US6514423B1 (en) | Method for wafer processing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070112 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |