KR20000034422A

KR20000034422A - 동기식 전송장치에서 ds-３ 신호와 관리단위신호 사이의 다중화 및 역다중화장치

Info

Publication number: KR20000034422A
Application number: KR1019980051758A
Authority: KR
Inventors: 김시종
Original assignee: 강병호; 대우통신 주식회사
Priority date: 1998-11-30
Filing date: 1998-11-30
Publication date: 2000-06-26
Also published as: KR100289574B1

Abstract

본 발명은 동기식 전송장치에서 DS-3 신호와 관리단위신호(AU-3) 사이의 다중화 및 역다중화 장치에 관한 것으로서, 클럭 유니트 절체부, 고위상자신호 처리부, 고위가상상자신호 처리부, 관리단위신호 처리부, 및 예비 오버헤드 접속부로 이루어진다.

이러한 본 발명의 구성요소 중, 고위상자 처리부는 부호화된 DS-3 신호를 입력받아서 복호한 후 동기화하여 C-3 신호로 출력하며, C-3 신호를 입력받아 역동기화 한 후 부호화하여 부호화된 DS-3 신호로 출력한다. 또한, 예비 오버헤드 접속부는 소정의 예비용 오버헤드와 외부장치와의 접속수단을 제공하며, 고위가상상자 처리부는 고위상자 처리부로부터 출력되는 C-3 신호에 소정 경로 오버헤드를 삽입하여 VC-3 신호로 다중화 하여 출력하고, 또한 정렬된 AU-3 신호를 입력받아 경로 오버헤드를 추출한 후 C-3 신호로 출력한다.

한편, 관리단위신호 처리부는 고위가상상자 처리부로부터 출력되는 VC-3 신호에 소정의 관리단위 포인터를 부가하여 AU-3 신호를 만들어 출력하며, 또한 AU-3 신호를 입력받아 포인터를 처리하여 정렬된 AU-3 신호로 출력한다.

이 때, 클럭 유니트 절체부는 소정의 클럭 유니트들로부터 클럭신호를 받아 검사한 후 정상적인 클럭신호를 선택하여, 각 구성요소로 공급한다.

Description

동기식 전송장치에서 ＤＳ-３ 신호와 관리단위신호 사이의 다중화 및 역다중화 장치(A unit of multiplexing DS-3 signals to Administrative Unit-3 signals and of demultiplexing Administrative Unit-3 signals to DS-3 signals in synchronous communication equipments)

본 발명은 동기식 전송장치에서 DS-3 신호와 관리단위신호(AU-3) 사이의 다중화 및 역다중화 장치에 관한 것으로서, 특히 동기식 다중화 구조에서 44.736Mbps의 전송률을 가지는 DS-3 종속 신호를 DS-3 -> 고위상자신호(C-3) -> 고위가상상자 신호(VC-3) -> 관리단위신호(AU-3)의 다중화 경로를 따라 다중화 하여 상향으로 출력하고, 또한 직렬의 관리단위신호(AU-3)로부터 고위가상상자 신호(VC-3) 프레임을 검출한 후 검출된 고위가상상자 신호(VC-3) 프레임의 경로 오버헤드를 처리하고 역다중화 하여 최종 DS-3 신호를 추출하고 부호화하여 하향으로 출력하는 장치에 관한 것이다.

도 1은 동기식 전송장치의 한 예인 광가입자 전송장치의 기본망 구성도로서, 주국(10:Central Office Terminal)과 원격국(11:Remote Terminal)으로 이루어진다. 이 때, 주국(10)은 일반 교환회선, 전용회선, 랜(LAN:Local Area Network)등을 통하여 각 가입자와 연결되며, 이 가입자들은 원격국(11)을 통하여 일반 전화 가입자나 전용회선 가입자들과 연결된다.

이러한 광가입자 전송장치를 구성하는 주국(10)과 원격국(11)은 광선로(12)에 의해 연결되어 있어서, 서로 광에 의한 통신을 수행한다. 이 때, 주국(10)과 원격국(11) 사이에서의 광에 의한 통신은 동기식 전송방식을 사용하여 이루어지는데, 동기식 전송방식에서 각 신호들은 동기식 디지털 계위(SDH:Synchronous Digital Hierarchy)에 따른 다중화 절차에 의하여 다중화된 후 송수신된다.

도 2는 동기식 다중화 절차에 관한 개요도로서, 1.544Mbps의 전송률을 가지는 DS1 신호, 2.048Mbps의 전송률을 가지는 DS1E 신호, 44.736Mbps 의 전송률을 가지는 DS3 신호 등은 도 2에 보인 각 다중화 과정을 통하여 최종적으로 동기식 전송 모듈 신호(STM-1:Synchronous Transport Module-1)로 사상된 후 송수신된다.

여기서, C는 상자(Container), VC는 가상상자(Virtual Container), TU는 계위단위(Tributary Unit), TUG는 계위단위그룹, AU는 관리단위(Administrative Unit), 그리고 AUG(Administrative Unit Group)는 관리단위그룹을 의미한다.

이 때, DS-3 신호가 동기식 수송모듈 신호(STM-1)로 사상되는 경로는 첫째로 C-3, VC-3, TU-3, TUG-3, VC-4, AU-4, 및 AUG를 거치는 경우가 있을 수 있으며, 둘째로는 C-3, VC-3, AU-3, AUG를 거치는 경우가 있을 수 있다.

도 3은 DS-3 신호에 관한 고위가상상자 신호(VC-3)의 매핑 구조도로서, 85 바이트의 열과 9 바이트의 행으로 이루어진다. 이 때, 첫 번째 열은 해당 고위가상상자 신호(VC-3)에 관한 경로 오버헤드(POH:Path Overhead)가 위치하는 구간이며, 각각의 85 바이트의 행은 서브프레임(Sub-frame)이라 불린다.

서브프레임의 W1은 "RRCIIIII"이고, W2는 "CCRRRRRR"이며, W3은 "CCRROORJ"이다. 여기서, I는 유효정보 비트를 나타내고, O는 오버헤드 비트를 나타내며, 각 C 비트는 위치 맞춤 제어용으로 사용된다.

그리고, 고위가상상자 신호(VC-3)의 경로 오버헤드(POH)는 J1 바이트, B3 바이트, C2 바이트, G1 바이트, F2 바이트, H4 바이트, Z3 바이트, Z4 바이트, 및 Z5 바이트로 구성되며, 고위가상상자 신호(VC-3)의 유료부하들을 신뢰성 있게 수송하기 위하여 필요한 제반 기능들을 수행한다.

경로 오버헤드를 구성하는 각 바이트의 기능을 구체적으로 설명하자면, B3 바이트는 경로의 오류검사를 위한 비트 교직 짝수검사 바이트로서, BIP-8(Bit Interleaved Parity-8)을 통한 짝수검사의 결과가 삽입된다. C2 바이트는 고위가상상자 신호(VC-3)의 구성내용을 표시하기 위한 신호표지(signal label)이며, F2 바이트는 경로 장치들 간의 사용자 통신을 위하여 할당된 바이트이다. 또한, G1 바이트는 고위가상상자 신호(VC-3) 수신측에서의 경로 상태 및 성능을 송신측에 알려주기 위한 채널이며, 첫 4 비트는 원단 구획 오류(FEBE:Far End Block Error) 여부를 나타내고, 5 번째 비트는 원단 수신 불능(FERF:Far End Receive Failure)을 나타내는 비트로서 경로 경보표시신호(AIS:Alarm Indication Signal) 상태나 신호 수신 불능 상태, 혹은 경로 추적 실패상태를 나타낸다.

그리고, J1 바이트는 경로의 연결상태를 연속적으로 추적하기 위한 채널이다. 즉, 64 바이트의 고정길이 신호를 반복적으로 송신해 줌으로서, 올바른 송신장치와 연결되어 있음을 수신장치가 확인할 수 있도록 해준다. Z3 내지 Z5 바이트는 예비용 바이트들이다.

한편, 위에서 설명한 DS-3 신호의 동기식 수송모듈 신호(STM-1)로의 사상절차에 있어서, 두 번째 경로를 따라 사상하는 방법이 첫 번째 경로를 따라 사상하는 방법에 비하여 효율적이다. 그러므로, 동기식 전송방식을 사용하는 전송장치에는 두 번째 경로를 따라서 DS-3 신호를 동기식 수송모듈 신호(STM-1)로 사상하는 절차에서 DS-3 신호를 관리단위신호(AU-3)까지 만들어 주는 장치가 필요하게 된다.

이에 본 발명은 상기와 같은 필요성에 부응하기 위하여 안출된 것으로서, 동기식 다중화 구조에서 44.736Mbps의 전송률을 가지는 DS-3 종속 신호를 DS-3 신호 -> 고위상자신호(C-3) -> 고위가상상자 신호(VC-3) -> 관리단위신호(AU-3)의 다중화 경로를 따라 다중화 하여 상향으로 출력하고, 또한 그 역 경로를 따라 역다중화 하여 최종 DS-3 신호를 추출하여 하향으로 출력하는 장치, 즉 동기식 전송장치에서 DS-3 신호와 관리단위신호 사이의 다중화 및 역다중화 장치(이하, 상세한 설명에서는 "다중화 및 역다중화 장치"라 한다.)를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 동기식 전송장치에서 DS-3 신호와 관리단위신호(AU-3) 사이의 다중화 및 역다중화 장치는 소정의 부호화된 DS-3 신호를 입력받아서 복호한 후 동기화하여 고위상자신호(C-3)로 출력하며, 또한 고위상자신호(C-3)를 입력받아 역동기화 한 후 부호화하여 부호화된 DS-3 신호로 출력하는 고위상자신호 처리부; 상기 고위상자신호 처리부로부터 출력되는 고위상자신호(C-3)에 소정 경로 오버헤드를 삽입하여 고위가상상자 신호(VC-3)로 다중화 하여 출력하며, 또한 정렬된 관리단위신호(AU-3)를 입력받아 상기 소정 경로 오버헤드를 추출한 후 고위상자신호(C-3)로 출력하는 고위가상상자 신호 처리부; 상기 고위가상상자 신호 처리부로부터 출력되는 고위가상상자 신호(VC-3)에 소정의 관리단위신호 포인터를 부가하여 관리단위신호(AU-3)를 만들어 출력하며, 또한 관리단위신호(AU-3)를 입력받아 포인터를 처리하여 정렬된 관리단위신호(AU-3)를 출력하는 관리단위신호 처리부; 소정의 예비용 오버헤드와 외부 접속장치들과의 접속수단을 제공하는 예비 오버헤드 접속부; 및 소정의 클럭 유니트들로부터 클럭신호를 받아 검사한 후 정상적인 클럭신호를 선택하여, 상기 고위상자신호 처리부, 고위가상상자 신호 처리부, 관리단위신호 처리부, 및 예비 오버헤드 접속부로 공급하는 클럭 유니트 절체부를 포함하여 구성되는 것을 특징으로 한다.

상기 고위상자신호 처리부는 소정의 시험용 패턴 신호와 정상 DS-3 신호를 입력받고, 상기 주 제어장치로부터의 소정 루프백 제어신호에 따라 하나를 선택하여 출력하는 시험용 루프백 수행부; 소정의 DS-3 신호와 상기 시험용 루프백 수행부의 출력신호를 입력받고, 상기 루프백 제어신호에 따라 하나를 선택하여 출력하는 원격 루프백 수행부; 상기 원격 루프백 수행부로부터 출력되는 신호를 동기화된 고위상자신호(C-3)로 만들어 출력하는 고위상자신호 송신부; 소정의 고위상자신호(C-3)를 입력받아, 역동기화하여 비동기 DS-3 신호로 만들어 출력하는 고위상자신호 수신부; 상기 루프백 제어신호에 따라서, 상기 고위상자신호 송신부에서 출력되는 신호를 그대로 출력하거나, 혹은 상기 고위상자신호 수신부의 고위상자신호(C-3) 입력신호로 되돌리는 자국 루프백 수행부; 및 상기 루프백 제어신호에 따라서, 상기 고위상자신호 수신부에서 출력되는 비동기 DS-3 신호에 소정의 경보표시신호(AIS) 데이터를 삽입하여 출력하거나, 혹은 그대로 출력하는 하향 경보표시신호 삽입부를 포함하도록 구성하여 보다 바람직하게 실시할 수 있다.

이 때, 상기 고위상자신호 송신부는 부호화된 상태로 입력되는 소정의 비동기 DS-3 신호를 수신한 후 복호하여 출력하는 복호부; 상기 복호부로부터 출력되는 신호에 대하여 소정의 프레임 외(OOF) 상태와 인-프레임(in-frame) 상태를 검출하며, 또한 패리티 오류가 있는 경우 이를 교정하여 출력하는 상향 위반상태 검사 및 제거 처리부; 상기 주 제어장치로부터의 소정 경보표시신호 패턴 선택신호에 따라 소정 경보표시신호 패턴을 가지는 DS-3 신호를 출력하며, 또한 상기 복호부로부터 출력되는 신호로부터 소정 경보표시신호(AIS) 패턴을 검출하는 상향 경보표시신호 패턴 발생 및 검출부; 상기 상향 위반상태 검사 및 제거 처리부와 상향 경보표시신호 패턴 발생 및 검출부로부터 출력되는 신호를 각각 입력받아, 이 중 하나를 선택한 후 동기화하여 출력하는 동기화부; 및 상기 복호부, 상향 위반상태 검사 및 제거 처리부, 상향 경보표시신호 패턴 발생 및 검출부, 및 동기화부에 사용되는 소정 클럭의 오류상태를 검사하는 비동기 클럭 오류 검출부를 포함하도록 구성하여 보다 바람직하게 실시할 수 있다.

또한, 상기 상향 위반상태 검사 및 제거 처리부는 상기 복호부로부터 출력되는 신호에 대하여, 각 서브 프레임을 찾아 오버헤드 위치를 지정하는 오버헤드 자리지정 신호(ohp)를 생성하며, 소정의 규정에 따라 프레임 외(OOF)나 인-프레임(in-frame) 상태를 검출하는 서브프레임 동기화부; 및 상기 복호부로부터 출력되는 신호에 대하여, 멀티프레임의 시작 위치를 지정하는 신호(mfp)와 패리티 비트의 위치를 지정하는 신호(php)를 생성하며, 소정의 규정에 따라 멀티프레임 동기 상태를 검사하는 멀티프레임 동기화부로 이루어지는 프레임 검출부; 상기 복호부로부터 출력되는 신호에 대하여, 상기 오버헤드 자리지정 신호(ohp)와 멀티프레임의 시작 위치를 지정하는 신호(mfp)를 이용하여, 매 멀티프레임마다 패리티 오류를 검사하는 패리티 검사부; 및 상기 패리티 비트의 위치를 지정하는 신호(php)를 이용하여, 상기 패리티 검사부에서 출력되는 패리티 오류신호에 따라 해당 패리티 비트 값을 교정한 후, 교정된 패리티 정보를 갖는 DS-3 데이터(out data)를 출력하는 패리티 교정부로 이루어지는 패리티 오류 검출부; 및 상기 프레임 검출부로부터 검출된 프레임 외(OOF) 상태가 소정 규정을 만족하면 프레임 손실 상태(LOF)를 나타내는 신호를 출력하는 프레임 손실 검출부를 포함하도록 구성함으로서 보다 바람직하게 실시할 수 있다.

한편, 상기 상향 경보표시신호 패턴 발생 및 검출부는 소정 DS-3 프레임을 형성하여 출력하는 DS-3 프레임 생성부; 상기 DS-3 프레임 생성부에서 출력되는 DS-3 프레임을 소정의 프레임화 경보표시신호(AIS) 패턴을 갖는 신호로 만들어서 출력하는 제 2 경보표시신호 패턴 생성부; 모든 비트 값을 논리값 '1'로 하는 소정 경보표시신호(AIS) 패턴 신호를 출력하는 제 1 경보표시신호 패턴 생성부; 및 상기 주 제어장치로부터 전해지는 소정 경보표시신호 패턴 선택신호에 따라서, 상기 제 2 경보표시신호 패턴 생성부에서 출력되는 신호와 제 1 경보표시신호 패턴 생성부에서 출력되는 신호 중 어느 하나를 선택하여 출력하는 경보표시신호 패턴 선택부로 이루어지는 경보표시신호 패턴 발생부; 및 소정의 DS-3 신호를 입력받아 상기 프레임화 경보표시신호 패턴 상태를 검출하는 제 2 경보표시신호 패턴 검출부; 소정의 DS-3 신호를 입력받아 모든 비트 값이 논리값 '1'인 경보표시신호 패턴을 검출하는 제 1 경보표시신호 패턴 검출부; 및 상기 제 2 경보표시신호 패턴 검출부의 출력신호와 제 1 경보표시신호 패턴 검출부의 출력신호에 따라 소정 경보표시신호 검출신호를 출력하는 경보표시신호 선언부로 구성되는 경보표시신호 검출부를 포함하도록 구성함으로서 보다 바람직하게 실시할 수 있다.

또한, 상기 동기화부는 소정의 클럭신호를 입력받아, 이를 이용하여 소정의 동기용 클럭신호들을 생성하여 출력하는 제 1 타이밍 발생부; 상기 상향 위반상태 검사 및 제거 처리부에서 출력되는 신호와 상향 경보표시신호 패턴 발생 및 검출부에서 출력되는 신호를 입력받고, 이 중 하나를 선택한 후 상기 동기용 클럭신호들을 이용하여 동기화 시켜서 출력하는 제 1 탄성버퍼부; 및 상기 동기용 클럭신호들을 이용하여, 상기 제 1 탄성버퍼부로부터 동기화 되어 출력되는 신호를 고위상자신호(C-3)로 만들어서 출력하는 고위상자신호 다중화부를 포함하도록 구성함으로서 보다 바람직하게 실시할 수 있다.

그리고, 상기 고위가상상자 신호 처리부는 소정의 경로 오버헤드 다중화용 타이밍 신호를 생성하여 출력하는 상향 타이밍 신호 발생부; 상기 고위상자신호 처리부에서 출력되는 고위상자신호(C-3)를 리타이밍(retiming)하여 수신하고, 상기 경로 오버헤드 다중화용 타이밍 신호를 이용해서 소정 경로 오버헤드를 다중화 하여 고위가상상자 신호(VC-3)를 생성하는 오버헤드 생성 및 발생부; 상기 오버헤드 생성 및 발생부에서 출력되는 고위가상상자 신호(VC-3)를 동기화 하는 상향 동기 버퍼부; 및 상기 주 제어장치로부터의 소정 고위가상상자 신호(VC-3) 루프백 제어신호에 따라서, 상기 상향 동기 버퍼부에서 출력되는 신호를 그대로 출력하거나, 혹은 소정 고위가상상자 신호 수신부의 입력신호로서 되돌려주는 고위가상상자 신호 자국 루프백 수행부로 이루어지는 고위가상상자 신호 송신부; 및 소정의 관리단위신호(AU-3)나 상기 고위가상상자 신호 자국 루프백 수행부로부터 출력되는 신호를 입력받아, 이 중 하나를 선택한 후 동기화하여 출력하는 하향 동기 버퍼부; 소정의 하향 고위가상상자 신호(VC-3) 분석용 타이밍 신호들을 생성하여 출력하는 하향 타이밍 신호 발생부; 및 상기 하향 동기 버퍼부로부터 출력되는 고위가상상자 신호(VC-3)로부터 경로 오버헤드를 추출하여 고위상자신호(C-3)로 만들어 출력하며, 추출된 각 경로 오버헤드를 분석하여 처리하는 오버헤드 추출 및 해석부로 이루어지는 고위가상상자 신호 수신부를 포함하도록 구성함으로서 보다 바람직하게 실시할 수 있다.

도 1은 광 가입자 전송장치의 기본망 구성도,

도 2는 동기식 다중화 절차에 관한 개요도,

도 3은 DS-3 신호에 관한 고위가상상자 신호(VC-3)의 매핑 구조도,

도 4는 본 발명에 따른 다중화 및 역다중화 장치의 블록도,

도 5는 클럭 유니트 절체부의 블록도,

도 6은 고위상자신호 처리부의 블록도,

도 7은 고위상자신호 송신부의 상세 블록도,

도 8은 상향 위반상태 검사 및 제거 처리부의 상세 블록도,

도 9는 상향 경보표시신호 패턴 발생 및 검출부의 상세 블록도,

도 10은 동기화부의 상세 블록도,

도 11은 고위상자신호 수신부의 블록도,

도 12는 역동기화부의 상세 블록도,

도 13은 고위가상상자 신호 처리부의 상세 블록도이다.

* 도면의 주요부분에 대한 부호의 설명

10: 주국(COT) 11: 원격국(RT)

12: 광 선로 400: 다중화 및 역다중화 장치

410: 클럭 유니트 절체부 420: 고위상자신호 처리부

421: 하향 경보표시신호 삽입부 422: 루프백 수행부

423: 고위상자신호 송신부 424: 고위상자신호 수신부

430: 고위가상상자 신호 처리부 440: 관리단위신호 처리부

450: 예비 오버헤드 접속부 480: 외부 클럭 유니트

490: 주 제어장치(MCU) 510: 클럭 오류 검출부

520: 절체 판단부 530: 절체 수행부

610: 시험용 루프백 수행부 620: 원격 루프백 수행부

630: 자국 루프백 수행부 710: 복호부

720: 상향 위반상태 검사 및 제거 처리부

721: 프레임 검출부 722: 서브프레임 동기화부

723: 멀티프레임 동기화부 724: 패리티 오류 검출부

725: 패리티 검사부 726: 패리티 교정부

727: 프레임 손실 검출부

730: 상향 경보표시신호 패턴 발생 및 검출부

731: 경보표시신호 패턴 발생부 732: DS-3 프레임 생성부

733: 제 2 경보표시신호 패턴 생성부

734: 경보표시신호 패턴 선택부

735: 제 1 경보표시신호 패턴 생성부

736: 경보표시신호 검출부

737: 제 2 경보표시신호 패턴 검출부

738: 제 1 경보표시신호 패턴 검출부

739: 경보표시신호 선언부 740: 비동기 클럭 오류검출부

750: 동기화부 751: 제 1 타이밍 발생부

752: 제 1 탄성버퍼부 753: 고위상자신호 다중화부

810: 역동기화부 811: 제 2 타이밍 발생부

812: 제 2 탄성버퍼부 813: 고위상자신호 역다중화부

814: 디스터핑 판단부

820: 하향 위반상태 검사 및 제거 처리부

830: 하향 경보표시신호 패턴 발생 및 검출부

840: 비동기 클럭 오류검출부 850: 부호부

910: 고위가상상자 신호 송신부 911: 상향 타이밍 신호 발생부

912: 오버헤드 생성 및 발생부 913: 상향 동기 버퍼부

914: 자국 루프백부 920: 고위가상상자 신호 수신부

921: 하향 동기 버퍼부 922: 하향 타이밍 신호 발생부

923: 오버헤드 추출 및 해석부

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

이하의 설명에서 나타나는 신호의 흐름에서 "하향"은 본 발명의 장치로부터 각 가입자 측으로 향하는 방향을 의미하고, "상향"은 가입자 측으로부터 본 발명의 장치로 향하는 방향을 의미하는 것으로 한다.

도 4는 본 발명에 따른 다중화 및 역다중화 장치(400)의 블록도로서, 클럭 유니트 절체부(410), 고위상자신호 처리부(420), 고위가상상자 신호 처리부(430), 관리단위신호 처리부(440), 및 예비 오버헤드 접속부(450)로 이루어지는데, 외부장치인 주 제어장치(490:Main Control Unit)의 제어를 받으며, 소정의 외부 클럭 유니트(480)로부터 주 클럭신호를 공급받는다.

여기서, 클럭 유니트 절체부(410)는 두 개의 클럭 유니트(481,482:CLK A, CLK B)로 구성되는 주 클럭 유니트(480)로부터 주 클럭신호들을 받아 감시하고, 오류 상태를 검출하여 양호한 클럭 신호를 선택하는 기능을 수행한다.

또한, 고위상자신호 처리부(420)는 비동기 DS-3 신호의 동기화 기능, DS-3 신호의 부호화 및 복호화 기능, DS-3 경보표시신호(AIS) 패턴의 발생 및 검출 기능, 위반상태 검사 및 제거(VMR:Violation Monitoring and Removal) 기능, 루프백(Loopback) 기능 등을 수행하며, 고위가상상자 신호 처리부(430)는 경로 오버헤드(POH:Path Overhead)에 관한 처리 기능을 수행한다.

관리단위신호 처리부(440)는 관리단위신호(AU-3)에 포함되는 관리단위신호 포인터(AU-3 Pointer)를 처리하는 기능을 수행하며, 예비 오버헤드 접속부(450)는 예비 오버헤드 바이트 및 J1 바이트의 외부 접속을 제공하는 기능을 수행한다.

이제, 본 발명을 각 구성요소 별로 자세히 설명하기로 한다.

도 5는 클럭 유니트 절체부(410)의 블록도로서, 클럭 오류 검출부(510), 절체 판단부(520), 및 절체 수행부(530)로 이루어지며, 외부의 주 클럭 유니트(480)를 구성하는 두 개의 클럭 유니트(CLK A, CLK B)로부터 출력되는 주 클럭신호(예:51.84MHz 클럭, 8/2KHz 콤포지션 클럭)를 감시하여 오류 상태를 검출하고, 양호한 클럭을 선택하여 출력하는 기능을 수행한다.

그리고, 본 발명의 각 구성요소들은 클럭 유니트 절체부(410)로부터 출력되는 주 클럭신호를 이용하여 동작한다.

먼저, 하나의 클럭 유니트(CLK A:481)로부터 공급되는 주 클럭신호(clock a)와 다른 하나의 클럭 유니트(CLK B:482)로부터 공급되는 주 클럭신호(clock b)는 클럭 오류 검출부(510)로 각각 입력된다. 클럭 오류 검출부(510)는 입력된 각각의 주 클럭신호의 상태를 점검하여 클럭상태의 오류를 검출한 후, 그 결과신호(클럭오류신호)를 절체 판단부(520)로 보낸다.

절체 판단부(520)는 클럭 오류 검출부(510)로부터 받은 클럭오류신호에 따라서, 해당 클럭선택신호를 절체 수행부(530)로 보낸다.

절체 수행부(530)는 클럭 오류 검출부(510)와 마찬가지로 두 개의 클럭 유니트(CLK A,CLK B:481,482)로부터 각각 주 클럭신호(clock a, clock b)를 입력받는데, 절체 판단부(520)로부터 받은 클럭선택신호에 따라서 CLK A(481)로부터 입력되는 주 클럭신호(clock a)를 출력하거나, 혹은 CLK B(482)로부터 입력되는 주 클럭신호(clock b)를 출력한다.

이 때, 클럭 유니트 절체부(410)의 초기화 시에는 두 개의 주 클럭신호 중 임의의 하나를 선택하도록 한다. 다음의 표 1에 각 주 클럭신호(clock a, clock b)의 상태에 따른 절체상태를 보였다.

clock a	clock b	절체 상태
정상	정상	이전 상태 유지
정상	오류	CLK A가 운용
오류	정상	CLK b가 운용
오류	오류	이전 상태 유지

도 6은 고위상자신호 처리부(420)의 블록도로서, 하향 경보표시신호 삽입부(421), 루프백 수행부(422), 고위상자신호 송신부(423), 및 고위상자신호 수신부(424)로 이루어지며, 비동기 DS-3 신호의 동기화 기능, DS-3 신호의 부호화 및 복호화 기능, DS-3 신호에 대한 경보표시신호 패턴 발생 및 검출 기능, 위반상태 검사 및 제거(VMR) 기능, 루프백 기능 등을 수행한다.

먼저, 루프백 수행부(422)에 관하여 설명하기로 한다.

루프백 수행부(422)는 시험용 루프백 수행부(610), 원격 루프백 수행부(620), 및 자국 루프백 수행부(630)로 구성되며, 자국 루프백이나 원격 루프백 기능을 수행하여 다중화 및 역다중화 장치(400)의 동작상태를 검사할 수 있는 수단을 제공한다.

시험용 루프백 수행부(610)는 하향의 신호 흐름 속으로 소정의 시험용 패턴 신호와 정상적인 DS-3 신호 중 하나를 선택해 주는 기능을 수행한다. 즉, 주 제어장치(490:490)로부터 소정의 루프백 제어신호를 받고, 이에 따라서 다중화 및 역다중화 장치(400)의 시험을 위해 제공되는 시험용 패턴(All '1', All '0', 혹은 framed '1010')과 정상적인 하향 DS-3 신호 중 하나로 절체하여 출력한다.

원격 루프백 수행부(620)는 DS-3 신호의 원격 루프백 기능을 수행하기 위하여 상향 DS-3 데이터와 하향 DS-3 데이터와의 절체를 수행한다.

구체적으로 설명하자면, 원격 루프백 수행부(620)는 주 제어장치(490:490)로부터의 원격 루프백 제어신호를 받고, 루프백 제어신호가 원격 루프백을 수행하라는 신호인 경우, 정상적인 상향의 DS-3 신호와 시험용 루프백 수행부(610)에서 출력되는 신호 중 하나를 선택하여 고위상자신호 송신부(423)로 출력한다. 즉, 원격 루프백을 수행하고자 하는 경우에는 정상적인 DS-3 신호 대신에 시험용 루프백 수행부(610)에서 출력되는 하향 DS-3 데이터를 되돌려 보냄으로서 원격 루프백을 수행하는 것이다. 이 때, 위에서 설명한 바와 같이 시험용 루프백 수행부(610)에서 절체된 출력신호가 시험용 패턴 신호라면, 시험용 패턴 신호가 루프백 된다.

자국 루프백 수행부(630)는 주 제어장치(490:MCU)로부터의 루프백 제어신호를 받고, 루프백 제어신호가 자국 루프백을 수행하라는 신호인 경우, 상향 고위상자신호(C-3)와 하향 고위상자신호(C-3)와의 사이에서 절체동작을 수행한다. 즉, 고위상자신호 송신부(423)에서 상향으로 출력되는 고위상자신호(C-3)를 다시 고위상자신호 수신부(424)로 되돌려 줌으로서, 고위상자신호(C-3)에 관한 자국 루프백 기능을 수행한다.

한편, 하향 경보표시신호 삽입부(421)는 주 제어장치(490:MCU)로부터 수신하는 루프백 제어신호에 따라서, 고위상자신호 수신부(424)에서 출력되는 신호에 하향 경보표시신호 패턴 발생 및 검출부(830)로부터 출력되는 DS-3 경보표시신호(AIS)를 삽입하여 하향으로 출력한다.

그리고, 위에서 설명한 시험용 루프백 수행부(610), 원격 루프백 수행부(620), 및 자국 루프백 수행부(630)로 입력되는 신호에 사용된 클럭이 서로 다른 경우에는 절체 대상 신호에 사용된 클럭신호도 함께 절체한다.

이제, 고위상자신호 송신부(423)에 관하여 상세히 설명하기로 한다.

도 7은 고위상자신호 송신부의 상세 블록도로서, 고위상자신호 송신부(423)는 복호부(710), 상향 위반상태 검사 및 제거 처리부(720), 상향 경보표시신호 패턴 발생 및 검출부(730), 비동기 클럭 오류검출부(740), 및 동기화부(750)로 구성되는데, 소정의 상향 DS-3 신호를 입력받아 처리한 후 고위상자신호(C-3)로 출력한다.

복호부(710)는 부호화된 상태로 입력되는 DS-3 신호를 수신하여 NRZ(None Return to Zero) 데이터로 복호하여 출력한다. 이 때, 수신되는 DS-3 신호를 처리하기 위한 44.736MHz 클럭(ck45m)과 주 제어장치(490:MCU)로부터 전해지는 복호부 제어신호(deccon)를 함께 입력받는다.

즉, 44.736MHz 클럭(ck45m)을 이용하여 수신되는 DS-3 신호를 NRZ 데이터의 신호로 복호하여 출력하되, 복호부 제어신호가 복호부(710)의 동작을 중지시키는 신호일 경우에는 입력되는 신호를 복호화하지 않고 그대로 출력한다. 또한, 입력되는 DS-3 신호에서 오류가 발생한 경우에는 DS-3 부호의 오류상태를 나타내는 신호를 별도로 출력하여 이를 알리도록 한다.

도 8은 상향 위반상태 검사 및 제거 처리부(720)의 상세 블록도로서, 프레임 검출부(721), 패리티 오류 검출부(724), 및 프레임 손실(LOF) 검출부(727)로 이루어진다.

이러한 상향 위반상태 검사 및 제거 처리부(720)의 프레임 검출부(721)는 서브프레임 동기화부(722)와 멀티프레임 동기화부(723)로 이루어지는데, 먼저 복호부(710)로부터 출력되는 DS-3 신호에서 각 서브프레임(sub-frame)의 동기를 검출한 후, 멀티프레임(multi-frame)의 동기를 검출하여 필요한 동기 제어 신호들을 발생하며, 동기 상태에 따라 프레임 외(OOF:Out Of Frame) 또는 프레임 내(in-frame)를 지시하는 신호를 출력한다.

서브프레임 동기화부(722)는 복호부(710)로부터 출력되는 DS-3 신호와 복호부(710)에서 사용된 44.736MHz 클럭(ck45m)을 입력받아, 서브 프레임의 시작 위치를 나타내는 펄스 신호를 생성하고, 오버헤드 위치를 지정하는 오버헤드 자리지정 신호(ohp)를 출력한다. 일단 인-프레임(in-frame)이 선언되면, 프레임 외(OOF)가 선언되기 전에는 항상 일정한 펄스 신호를 생성한다.

또한, 상태 천이 조건에 따라 프레임 외(OOF)와 인-프레임(in-frame)의 천이를 결정하여 선언하는 기능을 수행하는데, 우선 프레임 외(OOF) 상태로부터 인-프레임 상태로의 천이 조건은 프레임 외(OOF)일 때 소정 개수(예:16개) 연속의 프레임 비트가 정상상태로 수신되는지를 검출하여 인-프레임(in-frame)을 선언하며, 또한 인-프레임 상태로부터 프레임 외(OOF) 상태로의 천이 조건은 인-프레임 시 소정 개수(예:16개) 연속의 프레임 비트 중 소정 개수(예:3개) 이상의 오류가 발생한 경우에 프레임 외(OOF)를 선언한다.

멀티프레임 동기화부(723)는 멀티프레임의 시작 위치를 지정하는 펄스 신호(mfp)를 생성하고, 또한 위반상태 검사 및 제거(VMR) 기능을 수행하기 위하여 패리티 비트의 위치를 지정하는 신호(php)를 생성하여 출력한다. 또한, 멀티프레임 정렬 패턴을 검출하여 이것이 란덤(random)한 데이터 열에서 우연히 만들어진 것이 아닌가를 판별하기 위하여 소정 개수(예:4번) 만큼 계속하여 정상인가를 확인하는 과정을 거쳐 멀티프레임 동기 상태를 선언한다. 이 때, 일단 인-프레임(in-frame)이 선언되면 프레임 외(OOF)가 선언되기 전에는 동기상태를 계속 유지한다.

한편, 패리티 오류 검출부(724)는 패리티 검사부(725)와 패리티 교정부(726)로 구성되어 패리티 비트의 오류를 검출하고 교정하는 기능을 수행한다.

패리티 검사부(725)는 입력되는 DS-3 신호로부터 오버헤드 비트를 제외한 순수 데이터 중에서 논리값 '1'을 가지는 비트의 수를 센다. 이러한 기능을 수행하는 패리티 검사부(725)를 구성하는 한가지 실시예는 JK 플립플롭을 사용하는 것이다.

서브프레임 동기화부(722)로부터 출력되는 오버헤드 자리지정 신호(ohp)는 각 오버헤드 비트의 위치마다 논리값 '0'이 되고, 멀티프레임 자리지정 신호(mfp)는 프레임 중 첫 번째 비트의 위치에서 논리값 '0'이 된다.

따라서, 오버헤드 자리지정 신호(ohp)와 멀티프레임 자리지정 신호(mfp)가 모두 논리값 '0'이 될 때, 즉 하나의 멀티프레임의 첫 번째 비트에서 JK 플립플롭의 입력단 값이 J=0, K=1의 상태가 되도록 한다. 그러면, JK 플립플롭은 리셋상태가 된다. 또한, 멀티프레임의 첫 번째 비트가 아니고 오버헤드 자리지정 신호(ohp)가 논리값 '0'이 아닌 경우에는 JK 플립플롭의 입력단 값이 J=0, K=0의 상태가 되도록 한다. 즉, 오버헤드의 위치에서는 JK 플립플롭이 동작하지 않게 된다.

그리고, 멀티프레임 자리지정 신호(mfp)가 논리값 '0'이 아니고, 오버헤드 자리지정 신호(ohp)의 논리값도 '0'이 아닌 경우에 입력되는 비트의 논리값이 '1'인 때에는 JK 플립플롭의 입력단 값이 J=1, K=1의 상태가 되도록 한다. 그러면, JK 플립플롭의 출력 값은 토글(toggle)된다.

따라서 한 멀티프레임 내의 데이터 중 오버헤드를 제외한 데이터에서 논리값 '1'을 가지는 비트의 수가 짝수개이면 JK 플립플롭의 출력은 논리값 '0' 상태가 된다. 이 결과 값과 검출된 패리티 비트 값을 비교하여, 매 멀티프레임의 패리티 오류를 검사하고, 패리티 오류신호를 출력한다. 이 때, 하나의 멀티프레임이 종료되기 전에는 패리티 오류의 검출 선언을 하지 않는다.

패리티 교정부(726)는 주 제어장치(490:MCU)로부터 위반상태 검사 및 제거(VMR) 모드선택신호를 받고, 이 모드선택신호가 위반상태 검사 및 제거(VMR) 기능을 수행할 것을 지시하는 경우, 패리티 비트를 새로운 값으로 대체한다. 즉, 멀티프레임 동기화부(723)로부터 출력되는 패리티 비트 위치지정 신호(php)는 패리티 비트의 위치에서 논리값 '0'의 상태가 되며, 이 신호를 이용하여 패리티 검사부(725)에서 출력되는 패리티 오류신호를 올바른 패리티 비트 값으로 교체한 후, 교정된 DS-3 데이터(out data)를 출력한다. 이 때, 위반상태 검사 및 제거(VMR) 기능의 수행은 프레임이 동기 상태에 있을 때에만 수행한다.

프레임 손실 검출부(727)는 프레임 검출부(721)로부터 출력되는 프레임 상태신호를 입력받아 검사하여 프레임 손실(LOF:Loss Of Frame) 상태를 검출한다.

프레임 손실 상태는 프레임 외(OOF) 상태가 소정 개수의 프레임(예:24 프레임)에 걸쳐서 연속되는 경우에 선언하고, 프레임 손실(LOF)이 발생되었음을 알리는 신호(LOF)를 출력한다. 일단 프레임 손실(LOF)이 선언되면 복구조건에 의해서만 복구가 되고, 프레임 동기 상태가 소정 개수의 프레임(예:24 프레임)에 거쳐서 연속되면 정상상태로 복구한다.

도 9는 상향 경보표시신호 패턴 발생 및 검출부(730)의 상세 블록도로서, 경보표시신호 패턴 발생부(731)와 경보표시신호 검출부(736)로 이루어지며, DS-3 신호 형식의 경보표시신호(AIS) 패턴을 생성하며, 입력되는 DS-3 신호로부터 경보표시신호(AIS) 상태를 검출하는 기능을 수행한다. 이 때, 경보표시신호(AIS)의 생성과 검출은 프레임화된 패턴(framed '1010') 경보표시신호(AIS) 및 All '1' 경보표시신호(AIS)를 모두 포함한다.

경보표시신호 패턴 발생부(731)는 DS-3 프레임 생성부(732), 제 2 경보표시신호 패턴 생성부(733), 경보표시신호 패턴 선택부(734), 및 제 1 경보표시신호 패턴 생성부(735)로 구성된다.

DS-3 프레임 생성부(732)는 소정의 DS-3 프레임을 형성하여 출력하며, 제 2 경보표시신호 패턴 생성부(733)는 DS-3 프레임 생성부(732)에서 출력되는 DS-3 프레임을 소정의 프레임화 경보표시신호(AIS) 패턴으로 만들어서 출력한다. 또한, 제 1 경보표시신호 패턴 생성부(735)는 모든 비트 값을 논리값 '1'로 하는 경보표시신호(AIS) 패턴 신호를 출력한다.

경보표시신호 패턴 선택부(734)는 주 제어장치(490:MCU)로부터 전해지는 경보표시신호(AIS) 패턴 선택신호에 따라서, 제 2 경보표시신호 패턴 생성부(733)에서 출력되는 프레임화된 경보표시신호(AIS) 패턴의 신호나 제 1 경보표시신호 패턴 생성부(735)에서 출력되는 All '1' 패턴의 신호 중 어느 하나를 선택하여 출력시킨다. 이 때, 한 실시예로서 초기에 경보표시신호 패턴 선택부(734)로부터 출력되는 신호는 프레임화된 경보표시신호(AIS) 패턴의 신호가 되도록 하며, 경보표시신호 패턴 선택부(734)에서 출력되는 경보표시신호(AIS)는 경보표시신호(AIS)가 필요한 각 구성요소에서 사용된다.

한편, 경보표시신호 검출부(736)는 제 2 경보표시신호 패턴 검출부(737), 제 1 경보표시신호 패턴 검출부(738), 및 경보표시신호 선언부(739)로 구성되어, 상향의 DS-3 신호에 존재하는 경보표시신호(AIS) 상태를 검출한다.

제 2 경보표시신호 패턴 검출부(737)는 상향의 DS-3 신호를 입력받아 프레임화된 경보표시신호(AIS) 상태를 검출한다. 즉, 자체 발생시킨 프레임화 패턴(예:'1010' 패턴)과 입력되는 DS-3 데이터의 패턴을 비교하여 서로 다른 논리값을 가지는 비트의 수를 카운트하고, 소정 비트(예:6 비트) 이상 틀린 경우 경보표시신호(AIS) 검출을 선언한다. 이 때, 경보표시신호(AIS)인지 정상적인 DS-3 신호인지의 판단은 매 멀티프레임(multi-frame) 단위로 수행하며, 이를 위해 매 멀티프레임마다 카운트 값을 초기화한다.

제 1 경보표시신호 패턴 검출부(738)는 소정 주기(예:20ms) 마다 펄스를 생성하고, 그 동안에 논리값 '0'을 가지는 비트의 수를 카운트하여 경보표시신호 검출을 선언한다. 즉, 이 동안 입력 데이터의 논리값이 '0'인 비트의 수가 소정 개수(예:900개) 미만인 경우에는 경보표시신호(AIS) 검출 상태를 선언하도록 한다.

이 때, 제 1 경보표시신호 패턴 검출부(738)를 구성하는 하나의 실시예로서 900진 카운터를 사용할 수가 있는데, 이 카운터는 논리값 '1'의 입력신호에서 1씩 증가하므로, 이 카운터의 상태를 보면 논리값 '1'이 입력된 수를 알 수 있다.

그리고, 제 2 경보표시신호 패턴 검출부(737)와 제 1 경보표시신호 패턴 검출부(738)에서는 일단 경보표시신호(AIS) 검출이 선언되면 해제 조건을 만족하지 않는 한 계속 경보표시신호(AIS) 선언상태를 유지한다.

한편, 경보표시신호 선언부(739)는 제 2 경보표시신호 패턴 검출부(737)와 제 1 경보표시신호 패턴 검출부(738)의 출력신호를 각각 입력받아, 두 개의 입력신호 중에 하나 이상의 신호가 경보표시신호(AIS)가 검출되었음을 알리는 신호일 경우에 경보표시신호 검출신호를 출력시킨다.

경보표시신호 선언부(739)를 구성하는 한 실시예로서 오어 게이트(OR Gate)를 사용할 수 있다. 즉, 경보표시신호(AIS)가 검출되었을 경우에 제 2 경보표시신호 패턴 검출부(737)와 제 1 경보표시신호 패턴 검출부(738)의 출력신호가 논리값 '1'을 가지도록 구성한다면, 두 개의 입력 중 하나 이상의 논리값이 '1'이 될 때 논리값 '1'을 출력하게 되므로, 경보표시신호 검출상태를 올바로 출력할 수 있다.

비동기 클럭 오류 검출부(740)는 상향 측에 사용되는 비동기 44.736MHz 클럭(ck45m)을 감시하는 기능을 수행하는데, 이 44.736MHz 클럭(ck45m)이 연속해서 소정 개수(예:16개) 이상 손실되었을 경우에 클럭 오류 상태를 선언하고, 연속하여 소정 개수(16개) 이상 정상으로 수신되었을 경우에 복구되었음을 선언한다.

도 10은 동기화부(750)의 블록도로서, 제 1 타이밍 발생부(751), 제 1 탄성버퍼부(752), 및 고위상자신호 다중화부(753)로 이루어지며, 상향 위반상태 검사 및 제거 처리부(720)에서 출력되는 DS-3 신호(out data)나 상향 경보표시신호 패턴 발생 및 검출부(730)에서 출력되는 DS-3 경보표시신호를 동기화하여 출력한다.

여기서, 제 1 타이밍 발생부(751)는 소정의 J1 클럭(8KHz)과 갭핑된 50.112MHz(gapped 50.112MHz) 클럭을 입력받아, 동기용 클럭신호들을 만들어서 출력한다. 즉, 50.112MHz 클럭을 8 분주하여 6.264MHz 바이트의 고위가상상자 신호(VC-3) 병렬 데이터 처리용 클럭을 만들고, 이를 다시 29 분주하여 216KHz의 오버헤드의 자리 지정용 클럭을 만들며, 이를 다시 3 분주하여 72KHz의 고위가상상자 신호(VC-3) 서브프레임용 클럭을 만들어서 공급한다.

이 때, 모든 생성되는 클럭들은 시스템 동기 클럭인 8KHz로부터 유래하는 J1 클럭에 동기 하여 발생시키며, J1 클럭에 이상이 발생하더라도 동기된 신호들을 지속적으로 생성한다.

제 1 탄성버퍼부(752)는 상향 위반상태 검사 및 제거 처리부(720)에서 출력되는 DS-3 신호(out data)나 상향 경보표시신호 패턴 발생 및 검출부(730)에서 출력되는 DS-3 경보표시신호(AIS)를 입력받아 이 중 하나를 선택한 후, 제 1 타이밍 발생부(751)에서 생성된 동기용 클럭신호들을 이용하여 동기화 시켜서 출력한다.

제 1 탄성버퍼부(752)의 한가지 실시예를 자세히 설명하기로 한다.

제 1 탄성버퍼부(752)는 먼저 입력되는 정상적인 DS-3 신호(out data)와 DS-3 경보표시신호(AIS) 중의 하나를 선택한 후, 선택된 신호를 소정의 64단 비동기 버퍼부(도시되지 않음)로 쓰기 위해서, 50.112MHz 클럭으로부터 갭핑된 44.736MHz 클럭을 만든다. 그리고, 만들어진 44.736MHz 클럭을 64 분주하여 만든 쓰기 주소를 디코딩(decoding)하여 각 비동기 버퍼에 대한 선택 신호를 생성한다. 이 때, 읽기 주소(데이터를 읽어낼 비동기 버퍼의 주소)의 초기값을 소정 값으로 설정하고, 초기화 시에 이 설정 값을 로딩한다.

즉, 선택된 데이터는 이렇게 만들어진 64개의 쓰기 선택 신호에 의해 각각 소정의 래치(Latch:도시되지 않음)에 저장된다. 그리고, 저장된 신호는 버퍼 읽기 주소를 지정하는 신호에 의해 출력된 후 리타이밍 됨으로서 동기 되는 것이다.

또한, 비동기 버퍼부로 데이터를 쓰거나 읽기 위하여 사용되는 쓰기 신호의 위상과 읽기 신호의 위상을 비교하여 서브프레임 72KHz 단위로 래치(latch)하며, 이 래치된 상태 신호를 스터핑 요구 신호로 출력한다.

한편, 고위상자신호 다중화부(753)는 제 1 타이밍 발생부(751)로부터 각 오버헤드 자리지정용 클럭신호와 제 1 탄성버퍼부(752)로부터 동기화 되어 출력되는 데이터를 받아 고위상자신호(C-3)를 형성한다.

즉, 제 1 탄성버퍼부(752)로부터 입력되는 동기화된 신호는 고위가상상자 신호(VC-3) 프레임을 구성하는 오버헤드 비트의 자리가 무효 데이터로 채워진 상태로서, 순수 정보 비트만으로 이루어진 직렬 데이터의 형태를 갖는다. 여기에 최종 고위가상상자 신호(VC-3) 프레임 내의 유효 부하 데이터를 형성하기 위하여 각 오버헤드 비트(도 3에 보인 R,C,O 비트)들을 다중화한 후 병렬로 출력한다.

또한, 바람직한 한가지 실시예로서 최종 생성된 출력 데이터에 대하여 바이트별로 짝수 패리티를 계산하여 함께 출력하도록 한다.

이제, 고위상자신호 수신부(424)에 대하여 설명하기로 한다.

도 11은 고위상자신호 수신부(424)의 블록도로서, 역동기화부(810), 하향 위반상태 검사 및 제거 처리부(820), 하향 경보표시신호 패턴 발생 및 검출부(830), 비동기 클럭 오류검출부(840) 및 부호부(850)로 구성되며, 고위가상상자 신호 처리부(430)로부터 입력되는 병렬의 고위상자신호(C-3)를 수신하여 각 DS-3 신호별로 역다중화 한 후 하향 출력한다.

도 12는 역동기화부(810)의 블록도로서, 제 2 타이밍 발생부(811), 제 2 탄성버퍼부(812), 고위상자신호 역다중화부(813), 및 디스터핑 판단부(814)로 구성되며, 병렬로 입력되는 6.262Mbps의 전송률의 고위상자신호(C-3) 병렬 데이터를 역다중화 하여 44.736Mbps의 DS-3 비동기 신호로 출력한다.

이 때, 제 2 타이밍 발생부(811)는 제 1 타이밍 발생부(751)와 동일한 동작을 수행한다. 이 때, 디스터핑 판단부(814)로부터 보내지는 디스터핑 요구신호에 따라 각 타이밍 신호에 대한 디스터핑 동작을 수행하도록 한다.

고위상자신호 역다중화부(813)는 제 2 타이밍 발생부(811)로부터 각 오버헤드 자리지정용 클럭신호를 받아, 이를 이용하여 병렬로 수신되는 병렬의 고위상자신호(C-3)로부터 각 오버헤드를 추출하고 직렬 데이터로 변환하여 출력한다. 또한, 수신되는 병렬 데이터에 대하여 각 바이트별 짝수 패리티를 계산한 값과 고위가상상자 신호 처리부(430)로부터 별도로 수신되는 패리티 값을 비교하여 디바이스간 오류를 검출한 후, 패리티 오류신호를 출력한다. 그리고, 입력되는 고위상자신호(C-3) 데이터로부터 C 비트 데이터를 추출하여 디스터핑 판단부(814)로 출력한다.

디스터핑 판단부(814)에서는 고위상자신호 역다중화부(813)로부터 추출된 C 비트 데이터들을 수신하고, 이 중 4번째 바이트 자리의 C 비트, 32번째 바이트 자리의 C 비트들, 및 61번째 바이트 자리의 C 비트들의 값을 가지고 조합하여 다수결 원칙을 수행한다. 다수결 원칙에 의거하여 결정된 출력 값은 최종 C 비트 다음의 위치에서 발생되는 클럭신호에 의하여, 제 2 타이밍 발생부(811)에 디스터핑 요구 신호로서 공급된다. 또한 고위상자신호(C-3) 프레임 상의 2개의 O 비트들을 추출하여 별도로 출력한다.

제 2 탄성버퍼부(812)는 고위상자신호 다중화부(813)에서 출력되는 신호를 역동기화하여 비동기 DS-3 신호로서 출력하며, 제 2 탄성버퍼부(812)의 한 실시예를 자세히 설명하기로 한다.

제 2 탄성버퍼부(812)는 먼저 소정의 64단 비동기 버퍼부에 고위상자신호 역다중화부(813)로부터 출력되는 신호를 쓰고, 읽기 위한 쓰기 주소와 읽기 주소를 생성한다. 즉, 버퍼 쓰기를 위해서, 입력되는 50.112MHz 클럭으로부터 오버헤드 비트 자리를 블록 갭핑(gapping)하고, 다시 64분주하여 쓰기 주소를 생성한다. 그리고, 생성된 쓰기 주소를 디코딩 하여 각 비동기 버퍼에 대한 선택 신호를 생성한다. 이 때, 쓰기 주소의 초기값을 소정의 값(예:45)으로 설정하기 위하여 초기화 시에 이 값을 로딩한다.

즉, 고위상자신호 역다중화부(813)로부터 직렬 변환된 데이터를 64개의 버퍼 쓰기 선택 신호를 이용하여 소정의 래치부(도시되지 않음)로 각각 래치 한다. 이 래치된 신호는 소정의 버퍼 읽기 주소를 나타내는 신호에 의해 해당 래치로부터 출력되고, 다시 리타이밍(retiming)시켜 출력한다.

이 때, 읽기 주소의 값과 쓰기 주소의 값을 비교하여 그 크기를 판단하고, 판단된 신호를 이용하여 주소의 차를 계산한 후, 소정의 규정된 임계값과 비교하며, 임계값을 초과한 경우에는 이를 나타내는 신호를 별도로 출력한다.

하향 위반상태 검사 및 제거 처리부(820)는 상향 위반상태 검사 및 제거 처리부(720)와 동일한 구성을 갖는다.

이 때, 하향 위반상태 검사 및 제거 처리부(820)로 입력되는 DS-3 신호는 역동기화부(810)에서 출력되는 신호이며, 위반상태 검사 및 제거(VMR) 처리된 DS-3 신호는 부호부(850)로 출력되고, 프레임 외(OOF) 상태와 프레임 손실(LOF) 상태를 별도의 신호선(oof,LOF)으로 출력한다.

또한, 하향 경보표시신호 패턴 발생 및 검출부(830)는 상향 경보표시신호 패턴 발생 및 검출부(730)와 동일한 구성을 갖는다.

이 때, 입력되는 DS-3 신호는 역동기화부(810)에서 출력되는 신호이며, 발생된 DS-3 경보표시신호(AIS)는 부호부(850)로 출력되고, 검출된 경보표시신호 상태는 별도의 신호선으로 출력한다.

또한, 고위상자신호 수신부(424)에 사용되는 비동기 클럭 오류 검출부(840)도 고위상자신호 송신부(423)에서 사용되는 것과 동일한 구성과 사용 목적을 갖는다.

한편, 부호부(850)는 하향 위반상태 검사 및 제거 처리부(820)와 하향 경보표시신호 패턴 발생 및 검출부(830)로부터 출력되는 DS-3 신호 중에서 하나를 선택하여, B3ZS 부호 규정에 따라 부호화하고, 양(+) 데이터와 음(-) 데이터를 생성한 후 하향으로 출력한다.

이 때, 선택기능은 주 제어장치(490:MCU)로부터의 소정 제어신호에 의하여 제어되도록 하며, 또한 주 제어장치(490:MCU)로부터 전해지는 소정 부호부 디스에이블(disable)에 의하여 부호화되지 않은 신호를 그대로 통과시킬 수 있도록 한다.

도 13은 고위가상상자 신호 처리부(430)의 블록도로서, 고위가상상자 신호 송신부(910)와 고위가상상자 신호 수신부(920)로 이루어지며, 상위 경로 오버헤드(VC-3 오버헤드)를 처리한다.

고위가상상자 신호 송신부(910)는 상향 타이밍 신호 발생부(911), 고위가상상자 신호(VC-3) 오버헤드 생성 및 발생부(912), 상향 동기버퍼부(913), 및 자국 루프백부(914)로 이루어지며, 고위상자신호 처리부(420)로부터 병렬의 고위상자신호(C-3)를 받아 동기된 고위가상상자 신호(VC-3)를 만들어 출력하는 기능을 수행한다.

상향 타이밍 신호 발생부(911)는 상향 고위가상상자 신호(VC-3)의 형성을 위하여 경로 오버헤드 다중화용 타이밍 신호를 생성한다.

즉, 소정의 50.112MHz의 클럭(ck50m)과 8KHz 기준클럭(fr8K)을 입력받아 상위 경로 오버헤드 자리와 고정 스터핑 바이트 자리, 유효 데이터 자리를 구분하는 신호를 생성한다. 또한 BIP-8 계산 제어용 신호를 생성하는데, 이 신호는 매 프레임마다 계산된 BIP-8 값을 래치하기 위한 신호와 래치 후 초기화하는 신호로 이루어진다.

다음의 표 2에 4 비트(pohm.0,pohm.1,pohm.2,pohm.3)로 구성되어 경로 오버헤드 다중화에 사용하는 경로 오버헤드 자리지정용 타이밍 신호의 실시예를 보였다.

pohm.0	pohm.1	pohm.2	pohm.3	위치
0	0	0	0	J1
0	1	0	0	B3
1	0	0	0	C2
0	0	0	1	G1
0	1	0	1	F2
1	0	0	1	H4
0	0	1	0	Z3
0	1	1	0	Z4
1	0	1	0	Z5

고위가상상자 신호(VC-3) 오버헤드 생성 및 발생부(912)는 고위상자신호 처리부(420)와의 접속을 원활하게 수행하기 위하여, 수신되는 병렬의 고위상자신호(C-3)를 리타이밍(retiming)한 후 수신하며, 또한 상위 경로 오버헤드를 다중화 하여 상향 고위가상상자 신호(VC-3) 프레임을 형성한다.

오버헤드 생성 및 발생부(912)의 상위 경로 오버헤드 다중화 기능을 구체적으로 설명하기로 한다.

먼저, 오버헤드 생성 및 발생부(912)에서 출력되는 고위가상상자 신호(VC-3) 데이터에 대하여 BIP-8 계산을 수행한다. 즉, 상향 타이밍 신호 발생부(911)에서 생성된 BIP-8 계산 제어용 신호를 이용하여 입력되는 고위가상상자 신호(VC-3) 데이터를 바이트 단위로 래치하고, 이 값과 이전에 계산된 패리티 값을 비트 단위로 비교하여 패리티를 계산한다. 매 바이트마다 비트별로 계산된 패리티 값은 J1 바이트 바로 이전까지 계산하여, 이 패리티 값을 출력하고 난 후에는 J1 바이트에서부터 패리티를 다시 계산한다.

또한, 소정의 레지스터(도시되지 않음)에 래치 되어 있는 64 바이트의 J1 값을 읽고, 이 값을 J1 바이트 자리 지정용 8KHz 클럭을 이용하여 출력함으로서 64 대 1 다중화를 수행한다.

그리고, 각 경로 오버헤드 바이트들을 리타이밍된 고위상자신호(C-3) 병렬신호에 다중화 하여 출력한다. 즉, 오버헤드 생성 및 발생부(912)로부터 출력되는 신호는 각 상위 경로 오버헤드 바이트들이 삽입되어 다중화된 고위가상상자 신호(VC-3)이다.

상향 동기 버퍼부(913)는 오버헤드 생성 및 발생부(912)에서 출력되는 고위가상상자 신호(VC-3)를 AU-3에 사상할 때 발생하는 클럭의 편차를 해소하기 위하여 완충 역할을 수행한다.

상향 동기 버퍼부(913)의 한 실시예를 자세히 설명하자면, 먼저 소정의 동기 버퍼(도시되지 않음)로 고위가상상자 신호(VC-3) 데이터를 쓰고, 읽을 때 사용할 소정의 쓰기 주소와 읽기 주소를 생성한다. 그리고, 쓰기 주소를 이용하여 해당 동기 버퍼에 고위가상상자 신호(VC-3) 데이터를 쓴 후, 관리단위신호(AU-3)에 사용할 클럭을 이용하여 읽기 주소에 해당하는 동기 버퍼로부터 데이터를 읽어 냄으로서 고위가상상자 신호(VC-3) 데이터를 관리단위신호 프레임으로 사상할 수 있도록 한다.

이 때, 버퍼의 오류 상태를 감시하여, 읽기 주소와 쓰기 주소가 동일한 값이 되었을 때는 버퍼를 자동 초기화하도록 하며, 초기화 시에 동일한 주소값으로 설정됨으로서 자동 초기화가 요구되는 것을 막기 위하여, 읽기 주소가 초기화된 후 '1'의 값이 될 때까지는 자동 초기화를 요구하지 못하도록 한다.

고위가상상자 신호 자국 루프백 수행부(914)는 주 제어장치(490:MCU)로부터 받는 고위가상상자 신호(VC-3) 루프백 제어신호에 따라서 자국 루프백을 수행한다. 즉, 자국 루프백을 수행하는 경우에는 상향 동기 버퍼부(913)에서 출력되는 신호를 고위가상상자 신호 수신부(424)의 입력신호로서 되돌려줌으로서 자국 루프백을 수행한다.

이제, 고위가상상자 신호 수신부(920)에 대하여 상세히 설명하기로 한다.

고위가상상자 신호 수신부(920)는 하향 동기 버퍼부(921), 하향 타이밍 신호 발생부(922), 오버헤드 추출 및 해석부(923)로 구성되며, 입력되는 관리단위신호(AU-3)를 처리하여 고위상자신호(C-3) 병렬 신호로 바꾸어 출력한다.

하향 동기 버퍼부(921)는 소정의 쓰기 버퍼 선택 신호를 만든 후, 입력되는 AU-3 병렬 데이터를 해당 래치부(도시되지 않음)로 저장하고, 소정의 읽기 신호와 쓰기 신호를 생성하여 해당 버퍼에 데이터를 쓴 후 다시 읽어냄으로서, AU-3 병렬 데이터를 고위가상상자 신호(VC-3) 프레임 내로 사상한다.

이 때, 버퍼 읽기 주소가 소정의 설정된 값에 도달한 후에 쓰기 주소를 발생하도록 하여, 읽기 주소와 쓰기 주소의 차가 설정된 초기값을 갖도록 한다. .

하향 타이밍 신호 발생부(922)는 하향 고위가상상자 신호(VC-3) 프레임의 분석을 위한 타이밍 신호들을 생성한다. 즉, 각 상위 경로 오버헤드의 자리지정 신호, BIP-8 계산을 위한 BIP-8 제어용 신호를 생성하며, 매 프레임당 8개의 BIP-8 오류 누적용 64KHz 클럭을 생성한다.

오버헤드 추출 및 해석부(923)는 하향 타이밍 신호 발생부(922)로부터 생성된 타이밍 신호들을 이용하여, 하향 동기 버퍼부(921)로부터 출력되는 고위가상상자 신호(VC-3)로부터 경로 오버헤드를 추출한 후, 고위상자신호(C-3) 병렬 신호로 만들어서 출력한다. 또한, 추출된 경로 오버헤드를 각 기능별로 분석하여 해당 기능을 수행한다.

한편, 예비 오버헤드 접속부(450)는 고위가상상자 신호 처리부(430)에서 추출되는 소정의 예비 오버헤드(F2, Z3, Z4, Z5, O) 및 J1 바이트를 소정의 외부장치들로 접속해 주는 기능을 수행한다.

관리단위신호 처리부(440)는 고위가상상자 신호 처리부(430)로부터 경로 오버헤드가 부가되어 출력되는 고위가상상자 신호(VC-3)에 해당 관리단위신호 포인터 값을 만들어 삽입함으로서, 관리단위신호(AU-3)를 만들어 출력한다. 또한, 하향에서는 입력되는 관리단위신호(AU-3)로부터 관리단위신호 포인터를 추출하여 해석한 후 정렬된 상태의 관리단위신호(AU-3)를 출력하는 기능을 수행한다.

본 발명을 사용하면, 44.736Mbps의 전송률을 가지는 소정 DS-3 종속 신호를 DS-3 -> C-3 -> VC-3 -> AU-3의 동기식 다중화 경로를 따라 다중화 하여 상향으로 출력하고, 또한 그 역 경로를 따라 역다중화 하여 최종 DS-3 신호를 추출하여 하향으로 출력할 수 있으므로, 동기식 전송방식을 사용하는 통신장치에 일반적으로 사용될 수 있다.

Claims

소정의 동기식 전송장치에 사용되어, 소정의 주 제어장치의 제어 하에 동기식 다중화 절차 중 DS-3 신호와 관리단위신호(AU-3) 사이에서의 다중화 및 역다중화 기능을 수행하는 장치에 있어서, 소정의 부호화된 DS-3 신호를 입력받아서 복호한 후 동기화하여 고위상자신호(C-3)로 출력하며, 또한 고위상자신호(C-3)를 입력받아 역동기화 한 후 부호화하여 부호화된 DS-3 신호로 출력하는 고위상자신호 처리부;

상기 고위상자신호 처리부로부터 출력되는 고위상자신호(C-3)에 소정 경로 오버헤드를 삽입하여 고위가상상자 신호(VC-3)로 다중화 하여 출력하며, 또한 정렬된 관리단위신호(AU-3)를 입력받아 상기 소정 경로 오버헤드를 추출한 후 고위상자신호(C-3)로 출력하는 고위가상상자 신호 처리부;

상기 고위가상상자 신호 처리부로부터 출력되는 고위가상상자 신호(VC-3)에 소정의 관리단위신호 포인터를 부가하여 관리단위신호(AU-3)를 만들어 출력하며, 또한 관리단위신호(AU-3)를 입력받아 포인터를 처리하여 정렬된 관리단위신호(AU-3)를 출력하는 관리단위신호 처리부;

소정의 예비용 오버헤드와 외부 접속장치들과의 접속수단을 제공하는 예비 오버헤드 접속부; 및

소정의 클럭 유니트들로부터 클럭신호를 받아 검사한 후 정상적인 클럭신호를 선택하여, 상기 고위상자신호 처리부, 고위가상상자 신호 처리부, 관리단위신호 처리부, 및 예비 오버헤드 접속부로 공급하는 클럭 유니트 절체부를 포함하여 구성되는 것을 특징으로 하는 동기식 전송장치에서 DS-3 신호와 관리단위신호 사이의 다중화 및 역다중화 장치.
제 1 항에 있어서, 상기 고위상자신호 처리부는 소정의 시험용 패턴 신호와 정상 DS-3 신호를 입력받고, 상기 주 제어장치로부터의 소정 루프백 제어신호에 따라 하나를 선택하여 출력하는 시험용 루프백 수행부;

소정의 DS-3 신호와 상기 시험용 루프백 수행부의 출력신호를 입력받고, 상기 루프백 제어신호에 따라 하나를 선택하여 출력하는 원격 루프백 수행부;

상기 원격 루프백 수행부로부터 출력되는 신호를 동기화된 고위상자신호(C-3)로 만들어 출력하는 고위상자신호 송신부;

소정의 고위상자신호(C-3)를 입력받아, 역동기화하여 비동기 DS-3 신호로 만들어 출력하는 고위상자신호 수신부;

상기 루프백 제어신호에 따라서, 상기 고위상자신호 송신부에서 출력되는 신호를 그대로 출력하거나, 혹은 상기 고위상자신호 수신부의 고위상자신호(C-3) 입력신호로 되돌리는 자국 루프백 수행부; 및

상기 루프백 제어신호에 따라서, 상기 고위상자신호 수신부에서 출력되는 비동기 DS-3 신호에 소정의 경보표시신호(AIS) 데이터를 삽입하여 출력하거나, 혹은 그대로 출력하는 하향 경보표시신호 삽입부를 포함하여 구성되는 것을 특징으로 하는 동기식 전송장치에서 DS-3 신호와 관리단위신호 사이의 다중화 및 역다중화 장치.
제 2 항에 있어서, 상기 고위상자신호송신부는 부호화된 상태로 입력되는 소정의 비동기 DS-3 신호를 수신한 후 복호하여 출력하는 복호부;

상기 복호부로부터 출력되는 신호에 대하여 소정의 프레임 외(OOF) 상태와 인-프레임(in-frame) 상태를 검출하며, 또한 패리티 오류가 있는 경우 이를 교정하여 출력하는 상향 위반상태 검사 및 제거 처리부;

상기 주 제어장치로부터의 소정 경보표시신호 패턴 선택신호에 따라 소정 경보표시신호 패턴을 가지는 DS-3 신호를 출력하며, 또한 상기 복호부로부터 출력되는 신호로부터 소정 경보표시신호(AIS) 패턴을 검출하는 상향 경보표시신호 패턴 발생 및 검출부;

상기 상향 위반상태 검사 및 제거 처리부와 상향 경보표시신호 패턴 발생 및 검출부로부터 출력되는 신호를 각각 입력받아, 이 중 하나를 선택한 후 동기화하여 출력하는 동기화부; 및

상기 복호부, 상향 위반상태 검사 및 제거 처리부, 상향 경보표시신호 패턴 발생 및 검출부, 및 동기화부에 사용되는 소정 클럭의 오류상태를 검사하는 비동기 클럭 오류 검출부를 포함하여 구성되는 것을 특징으로 하는 동기식 전송장치에서 DS-3 신호와 관리단위신호 사이의 다중화 및 역다중화 장치.
제 3 항에 있어서, 상기 상향 위반상태 검사 및 제거 처리부는 상기 복호부로부터 출력되는 신호에 대하여, 각 서브 프레임을 찾아 오버헤드 위치를 지정하는 오버헤드 자리지정 신호를 생성하며, 소정의 규정에 따라 프레임 외(OOF)나 인-프레임(in-frame) 상태를 검출하는 서브프레임 동기화부; 및

상기 복호부로부터 출력되는 신호에 대하여, 멀티프레임의 시작 위치를 지정하는 신호와 패리티 비트의 위치를 지정하는 신호를 생성하며, 소정의 규정에 따라 멀티프레임 동기 상태를 검사하는 멀티프레임 동기화부로 이루어지는 프레임 검출부;

상기 복호부로부터 출력되는 신호에 대하여, 상기 오버헤드 자리지정 신호와 멀티프레임의 시작 위치를 지정하는 신호를 이용하여, 매 멀티프레임마다 패리티 오류를 검사하는 패리티 검사부; 및

상기 패리티 비트의 위치를 지정하는 신호를 이용하여, 상기 패리티 검사부에서 출력되는 패리티 오류신호에 따라 해당 패리티 비트 값을 교정한 후, 교정된 패리티 정보를 갖는 DS-3 데이터를 출력하는 패리티 교정부로 이루어지는 패리티 오류 검출부; 및

상기 프레임 검출부로부터 검출된 프레임 외(OOF) 상태가 소정 규정을 만족하면 프레임 손실 상태(LOF)를 나타내는 신호를 출력하는 프레임 손실 검출부를 포함하여 구성되는 것을 특징으로 하는 동기식 전송장치에서 DS-3 신호와 관리단위신호 사이의 다중화 및 역다중화 장치.
제 3 항에 있어서, 상기 상향 경보표시신호 패턴 발생 및 검출부는 소정 DS-3 프레임을 형성하여 출력하는 DS-3 프레임 생성부;

상기 DS-3 프레임 생성부에서 출력되는 DS-3 프레임을 소정의 프레임화 경보표시신호(AIS) 패턴을 갖는 신호로 만들어서 출력하는 제 2 경보표시신호 패턴 생성부;

모든 비트 값을 논리값 '1'로 하는 소정 경보표시신호 패턴 신호를 출력하는 제 1 경보표시신호 패턴 생성부; 및

상기 주 제어장치로부터 전해지는 소정 경보표시신호 패턴 선택신호에 따라서, 상기 제 2 경보표시신호 패턴 생성부에서 출력되는 신호와 제 1 경보표시신호 패턴 생성부에서 출력되는 신호 중 어느 하나를 선택하여 출력하는 경보표시신호 패턴 선택부로 이루어지는 경보표시신호 패턴 발생부; 및

소정의 DS-3 신호를 입력받아 상기 프레임화 경보표시신호 패턴 상태를 검출하는 제 2 경보표시신호 패턴 검출부;

소정의 DS-3 신호를 입력받아 모든 비트 값이 논리값 '1'인 경보표시신호 패턴을 검출하는 제 1 경보표시신호 패턴 검출부; 및

상기 제 2 경보표시신호 패턴 검출부의 출력신호와 제 1 경보표시신호 패턴 검출부의 출력신호에 따라 소정 경보표시신호 검출신호를 출력하는 경보표시신호 선언부로 구성되는 경보표시신호 검출부를 포함하여 구성되는 것을 특징으로 하는 동기식 전송장치에서 DS-3 신호와 관리단위신호 사이의 다중화 및 역다중화 장치.
제 3 항에 있어서, 상기 동기화부는 소정의 클럭신호를 입력받아, 이를 이용하여 소정의 동기용 클럭신호들을 생성하여 출력하는 제 1 타이밍 발생부;

상기 상향 위반상태 검사 및 제거 처리부에서 출력되는 신호와 상향 경보표시신호 패턴 발생 및 검출부에서 출력되는 신호를 입력받고, 이 중 하나를 선택한 후 상기 동기용 클럭신호들을 이용하여 동기화 시켜서 출력하는 제 1 탄성버퍼부; 및

상기 동기용 클럭신호들을 이용하여, 상기 제 1 탄성버퍼부로부터 동기화 되어 출력되는 신호를 고위상자신호(C-3)로 만들어서 출력하는 고위상자신호 다중화부를 포함하여 구성되는 것을 특징으로 하는 동기식 전송장치에서 DS-3 신호와 관리단위신호 사이의 다중화 및 역다중화 장치.
제 1 항에 있어서, 상기 고위가상상자 신호 처리부는 소정의 경로 오버헤드 다중화용 타이밍 신호를 생성하여 출력하는 상향 타이밍 신호 발생부;

상기 고위상자신호 처리부에서 출력되는 고위상자신호(C-3)를 리타이밍(retiming)하여 수신하고, 상기 경로 오버헤드 다중화용 타이밍 신호를 이용해서 소정 경로 오버헤드를 다중화 하여 고위가상상자 신호(VC-3)를 생성하는 오버헤드 생성 및 발생부;

상기 오버헤드 생성 및 발생부에서 출력되는 고위가상상자 신호(VC-3)를 동기화 하는 상향 동기 버퍼부; 및

상기 주 제어장치로부터의 소정 고위가상상자 신호(VC-3) 루프백 제어신호에 따라서, 상기 상향 동기 버퍼부에서 출력되는 신호를 그대로 출력하거나, 혹은 소정 고위가상상자 신호 수신부의 입력신호로서 되돌려주는 고위가상상자 신호 자국 루프백 수행부로 이루어지는 고위가상상자 신호 송신부; 및

소정의 관리단위신호(AU-3)나 상기 고위가상상자 신호 자국 루프백 수행부로부터 출력되는 신호를 입력받아, 이 중 하나를 선택한 후 동기화하여 출력하는 하향 동기 버퍼부;

소정의 하향 고위가상상자 신호(VC-3) 분석용 타이밍 신호들을 생성하여 출력하는 하향 타이밍 신호 발생부; 및

상기 하향 동기 버퍼부로부터 출력되는 고위가상상자 신호(VC-3)로부터 경로 오버헤드를 추출하여 고위상자신호(C-3)로 만들어 출력하며, 추출된 각 경로 오버헤드를 분석하여 처리하는 오버헤드 추출 및 해석부로 이루어지는 고위가상상자 신호 수신부를 포함하여 구성되는 것을 특징으로 하는 동기식 전송장치에서 DS-3 신호와 관리단위신호 사이의 다중화 및 역다중화 장치.