KR20000031910A - 공통 메모리 스위치에서 셀 그룹 처리장치 및 그처리방법 - Google Patents

공통 메모리 스위치에서 셀 그룹 처리장치 및 그처리방법 Download PDF

Info

Publication number
KR20000031910A
KR20000031910A KR1019980048174A KR19980048174A KR20000031910A KR 20000031910 A KR20000031910 A KR 20000031910A KR 1019980048174 A KR1019980048174 A KR 1019980048174A KR 19980048174 A KR19980048174 A KR 19980048174A KR 20000031910 A KR20000031910 A KR 20000031910A
Authority
KR
South Korea
Prior art keywords
address
address buffer
group
buffer selection
information
Prior art date
Application number
KR1019980048174A
Other languages
English (en)
Other versions
KR100273641B1 (ko
Inventor
박창진
정재훈
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980048174A priority Critical patent/KR100273641B1/ko
Priority to CNB99128111XA priority patent/CN1158895C/zh
Priority to JP32123499A priority patent/JP3369133B2/ja
Priority to US09/439,572 priority patent/US6466590B1/en
Publication of KR20000031910A publication Critical patent/KR20000031910A/ko
Application granted granted Critical
Publication of KR100273641B1 publication Critical patent/KR100273641B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/256—Routing or path finding in ATM switching fabrics
    • H04L49/258—Grouping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H04L49/309—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 공통 메모리 스위치에서 셀 그룹 처리장치 및 그 처리 방법에 관한 것으로, 그에 대한 일 실시 예로 입출력 포트를 개별화 또는 그룹화로 지정하여 인가되는 셀의 출력포트 그룹을 결정하여 상기 결정된 그룹 정보에 의해 유효 주소를 할당하여 셀을 저장하고, 유효 주소를 저장하는 별도 주소 버퍼의 인에이블을 주소버퍼 선택메모리, 그룹정보 메모리, 주소선택 전보 생성부를 통해 제어하도록 구현하였다. 그에 대한 다른 실시 예로 유효 버퍼를 저장하는 주소 버퍼를 입출력포트의 그룹화 및 개별화에 대응하여 데이지 체인 형태로 구성하고, 그룹정보 메모리, 기록발생버퍼, 출력타이밍 발생부, 출력발생버퍼를 통해 제저하도록 구현하였다.
이와 같이 공통 메모리 스위치에서 셀 그룹 처리장치 및 그 처리 방법을 구현함으로서 스위치 모듈의 효율을 증가시킬 수 있으며, 시스템 설계를 용이하게 구현할 수 있는 장점이 있다. 또한, 스위치 모듈의 활용도 및 시스템 적용시 설계를 용이하게 할 수 있는 장점이 있다.

Description

공통 메모리 스위치에서 셀 그룹 처리장치 및 그 처리방법
본 발명은 공통 메모리 스위치에 관한 것으로, 특히 입출력 포트의 그룹화를 구현하기 위한 셀 그룹 처리장치 및 그 처리방법에 관한 것이다.
일반적으로 가입자간을 연결하기 위한 교환 기능을 수행하는 교환시스템은 내부에 스위치를 구비하게 된다. 이때 상기 스위치는 소정의 입력포트를 통해 인가되는 정보를 해당 출력포트로 스위칭 하는 기능을 수행하며, 다양한 방법에 의해 구현되고 있다.
이러한 스위치의 종류는 교환시스템에 따라 차이가 있을 수 있으며, 교환시스템에 따른 모든 스위치 형태를 기술하기란 실질적이지 못하여 그 일 예로 비동기 전송모드(ATM; Asynchronous Transfer Mode) 교환기의 대표적인 4가지 스위치 설계방식으로는 공유 메모리형(shared memory), 공유 매체형(shared medium), 완전한 상호 연결형(fully interconnected) 및 공간 분할형(space division)을 들 수 있다.
특히 상기한 대표적인 설계방식에 의한 스위치 중 공통 메모리형 스위치(일명 "공통 버퍼형 스위치)는 현재 ATM 교환기에 주로 사용되고 있으며, 그 종래 구성은 도 1에 도시한 바와 같은 구성을 가진다.
상기 도 1을 참조하여 통상적인 공통 메모리 스위치의 동작을 살펴보면 다음과 같다. 우선 셀(cell)은 4개의 입력포트(In Port; Pin) 중 제1, 제2, 제3입력포트(Pin0∼2)를 통해 입력되며, 이때 제1입력포트(Pin0)로는 제4출력포트(Out Port; Pout3), 제2입력포트(Pin1)로는 제3출력포트(Pout2), 제3입력포트(Pin2)로는 제1입력포트(Pout0)로 진행할 셀들이 각각 입력된다고 가정한다.
먼저 셀의 입력을 위한 동작을 살펴보면, 셀들은 해당 입력포트를 통해 멀티플렉서(MUX; Multiplexor)(110)로 인가되며, 이때 상기 MUX(110)는 이를 다중화 하여 하나의 셀 흐름으로 정렬하게 된다. 즉, 입력포트를 통해 병렬 구조로 인가되는 각 셀들을 입력 순서 및 입력포트의 억세스(access) 순서에 의해 직렬 구조로 변환하여 상기 도 1에 도시한 바와 같이 Pin0 내지 Pin3을 통해 인가된 셀 순서로 시분할방식에 의해 다중화 한다.
또한 상기 셀들은 셀 라우팅(cell routing)을 위한 헤더(Header)를 구비하는데, 이러한 셀의 헤더 부분은 추출되어 헤더 변환부(Header Converter)(140)로 송출한다. 상기 헤더를 추출하는 구성 및 동작은 ATM 교환기의 기본 기술이라 판단하여 도면상에 도시하거나 설명하지 않는다. 상기 헤더를 인가 받은 상기 헤더 변환부(140)는 상기 헤더에 대응하는 셀의 유효 여부를 확인하게 되며, 상기 검사에 의해 유효 확인을 받은 셀에 대해서만 공통 메모리부(120)의 비어 있는 셀 저장 주소(Address)를 할당받을 수 있도록 한다. 상기 셀 저장 주소 할당은 상기 헤더 변환부(140)로부터 제공되는 유효 확인신호(RD_IAP)에 의해 휴지 주소 발생부(IAP; Idle Address Pool)(170)가 할당한다. 상기 도 1에서 상기 인가된 셀들의 헤더 "3, 2, 1"에 대응하여 할당된 셀 저장 주소는 "a, b, c" 이며, 상기 MUX(110)로부터 출력된 셀들이 상기 셀 저장 주소에 의해 상기 공통 메모리부(120)에 저장됨을 볼 수 있다.
한편, 상기 셀들의 저장과 동시에 상기 헤더 변환부(140)는 해당 셀의 출력포트를 검사하여 상기 셀 저장 주소를 저장할 제1주소 버퍼(AFIFO; Address First In First Out)(152) 내지 제4주소 버퍼(158)를 인에이블 시키기 위한 신호(WR 0∼3)를 발생한다. 한편, 상기 WR 0∼3에 의해 해당 AFIFO(152) 내지 AFIFO(158)는 인에이블되며, 상기 휴지주소발생부(170)에서 제공되는 셀 저장 주소를 저장하게 된다.
이에 따른 일 예를 들면 Pin0을 통해 입력되어 Pout3으로의 출력을 원하는 셀의 경우 휴지주소발생부(170)에 의해 상기 셀에 대응하여 "a"라는 셀 저장 주소를 할당받는다. 한편, 상기 할당받은 셀 저장 주소 "a"는 헤더 변환부(140)로부터 제공되는 WR 3에 의해 인에이블된 제4AFIFO(158)에 저장된다.
다음으로 셀의 출력을 위한 동작을 살펴보면, 출력 타이밍 발생부(Read Timing Generation)(180)는 4개의 버퍼, 즉 제1AFIFO(152) 내지 제4AFIFO(158)를 순차적으로 읽기 위한 신호(RD 0∼RD 3)를 만들어 공급한다. 한편, 상기 공급한 RD 0∼RD 3에 의해 상기 제1AFIFO(152) 내지 제4AFIFO(158)에 저장된 셀 저장 주소들은 읽혀지게 된다. 상기 읽혀진 셀 저장 주소들은 서로 다른 경로를 통해 MUX(160)로 인입되며, 상기 인입된 셀 저장 주소는 상기 MUX(160)에 의해 다중화되어 상기 공통 메모리부(120)에 공급된다. 상기 도 1에서는 상기 공통 메모리부(120)에 공급되는 셀 저장 주소에 대한 일 예로 "c, b, a"를 도시하였으며, 상기 공통 메모리부(120)는 셀 저장 주소, 즉 "c, b, a"에 대응하여 저장된 셀들을 송출하게 된다. 이때 상기 일 예로 개시한 "c, b, a"는 다중화되어 출력되는 수순에 의해 기재되었다. 하지만 상기 공통 메모리부(120)는 제2AFIFO(154)와 같이 비어있는 주소 버퍼를 읽게 되는 경우가 있는데. 상기 비어있는 주소 버퍼를 읽는 경우에는 유효하지 않는 휴지 셀(Idle cell)을 송출하게 된다. 상기 도 1 상에 "xx"로 표시한 셀은 앞에서 언급한 휴지 셀을 의미하는 것이다.
한편, 상기한 동작에 의해 공통 메모리부(120)로부터 송출된 셀들은 디멀티플렉서(DMUX; Demultiplexor)(130)에 의해 역 다중화되어 최초 원하였던 출력포트로 진행하게 된다.
한편 상기 MUX(160)로부터 출력되는 셀 저장 주소는 공통 메모리부(120)로 공급됨과 동시에 다음 사용을 위해 상기 IAP(170)으로 리턴(retune) 된다. 이때 상기 리턴 경로 상에는 주소 검사부(190)가 존재하여 상기 리턴되는 셀 저장 주소의 오류 여부를 검사하여 오류가 없는 셀 저장 주소만 상기 IAP(170)으로 리턴되도록 하며, 그렇지 않고 오류가 검사된 셀 저장 주소는 폐기하게 된다.
상술한 바와 같이 종래 공통 메모리 ATM 스위치는 입력포트 및 출력포트에 대해 개별화되어 있다. 그로 인해 소정 출력포트로의 진행을 원하는 셀이 소정 입력포트에 인가되면 상기 셀은 진행을 원하는 출력포트이외의 다른 어떠한 출력포트로도 출력이 불가능하다. 즉, 각각의 주소 버퍼들이 개별적으로 동작하므로 각 입력포트로의 셀 입력 속도가 155Mbps라면 155Mbps 포트 속도를 가지는 스위치로만 동작하게 된다. 예컨대 공통 메모리 ATM 스위치를 155Mbps의 셀 입력 속도를 가지는 "4×4" 스위치로 구현한 경우 310Mbps의 셀 입력 속도를 가지는 데이터를 처리하는 "2×2" 스위치로는 동작할 수 없게 된다. 이로 인해 시스템 설계시 스위치 모듈을 사용함에 있어 제약을 받게 되는 문제점이 있었다.
따라서 상기한 문제점을 해결하기 위한 본 발명은 그룹 스위칭이 가능한 공통 메모리 스위치 및 그 처리 방법을 제공함에 있다.
본 발명의 다른 목적은 개별화된 포트를 스위치 내부 버퍼와 버퍼 관리부를 이용하여 그룹화 및 개별화된 포트로 사용할 수 있도록 함으로서 스위치 모듈의 효율을 높인 공통 메모리 스위치 및 그 처리 방법을 제공함에 있다.
상기한 목적을 달성하기 위한 제1견지에 따른 본 발명은 입력포트들로부터 인가되는 셀들을 다중화 하는 멀티플렉서와, 상기 다중화된 셀들로부터 추출된 헤드들을 순차적으로 제공받아 유효 셀 검사를 수행하여 유효 셀인 경우 유효 확인신호와 동시에 그룹 신호를 발생하는 헤더 변환부와, 상기 유효 확인신호에 의해 셀을 저장할 휴지 주소를 순차적으로 할당하는 휴지 주소 발생부와, 스위치 모듈의 초기화시 초기 그룹화 정보와 초기 주소 버퍼 선택 정보를 제공하는 프로세서와, 상기 초기 그룹화 정보를 저장하는 제1테이블을 가지며, 상기 그룹 신호에 대응하는 그룹화 정보를 상기 제1테이블에 의해 결정하여 출력하는 그룹정보 메모리와, 상기 초기 주소 버퍼 선택 정보를 저장한 후 다음 주소 버퍼 선택 정보가 제공될 시 이를 변경하여 저장하는 제2테이블을 가지며, 상기 그룹 신호에 대응하는 주소 버퍼 선택 정보를 상기 제2테이블에 의해 결정하여 출력하는 주소 버퍼 선택 메모리와, 상기 그룹화 정보와 상기 주소 버퍼 선택 정보를 제공받아 다음 주소 버퍼 선택 정보를 결정하여 상기 주소 버퍼 선택 메모리로 제공하는 주소 버퍼 선택 정보 생성부와, 상기 주소 버퍼 선택 정보에 의해 인에이블 되어 상기 휴지 주소 발생부에 의해 할당된 휴지 주소를 저장하는 주소 버퍼들과, 상기 휴지 주소에 대응하여 상기 멀티플렉서로부터 출력되는 셀을 저장하는 공통 메모리로 구성되는 공통 메모리 스위치에서 셀 그룹 처리장치 및 그 구성에 의한 처리방법을 구현하였다.
상기한 목적을 달성하기 위한 제2견지에 따른 본 발명은 입력포트들로부터 인가되는 셀들을 다중화 하는 제1멀티플렉서와, 상기 다중화된 셀들로부터 추출된 헤드들을 순차적으로 제공받아 유효 셀 검사를 수행하여 유효 확인신호와 동시에 쓰기 요구 신호를 발생하는 헤더 변환부와, 상기 유효 확인신호에 의해 셀을 저장할 휴지 주소를 순차적으로 할당하는 휴지 주소 발생부와, 스위치 모듈의 초기화시 프로세서로부터 제공되는 초기 그룹화 정보를 저장하는 테이블을 가지며, 상기 쓰기 요구 신호에 대응하는 그룹 입출력포트의 그룹화 정보를 상기 테이블에 의해 결정하여 출력하는 그룹정보 메모리와, 상기 쓰기 요구 신호가 인가될 때마다 상기 각 주소 버퍼들의 상태 신호에 의해 상기 그룹화 정보에 대응하는 주소 버퍼를 인에이블 시키기 위한 쓰기 신호를 발생하는 기록발생버퍼와, 소정 주기로 상기 각 주소 버퍼에 대응하는 읽기 요구 신호를 발생하는 출력 타이밍 발생부와, 상기 읽기 요구 신호가 인가될 때마다 상기 각 주소 버퍼들의 상태 신호에 의해 상기 그룹화 정보에 대응하는 주소 버퍼를 인에이블 시키기 위한 읽기 신호를 발생하는 출력발생버퍼와, 상기 입출력포트들에 일대일 대응하도록 구비됨과 더불어 개별화 및 그룹화되어 있으며, 상기 쓰기 신호에 의해 인에이블되어 상기 휴지 주소를 저장하고, 상기 읽기 신호에 의해 인에이블되어 저장된 휴지 주소를 출력하는 주소 버퍼들과, 상기 읽기 신호에 의해 각 주소 버퍼로부터 읽혀진 휴지 주소들을 다중화 하여 출력하는 제2멀티플렉서와, 상기 제1멀티플렉서로부터 제공되는 셀을 상기 휴지 주소에 대응하여 저장하고, 상기 제2멀티플렉서로부터 인가된 휴지 주소에 의해 해당 주소에 저장된 셀을 출력하는 공통 메모리와, 상기 공통 메모리로부터 출력되는 셀들을 역다중화 하여 출력하는 디멀티플렉서와, 상기 제2멀티플렉서에 의해 다중화된 휴지 주소를 제공받아 다음 사용을 위해 오류 검사한 후 상기 휴지 주소 발생부로 인가하는 주소 검사부로 구성되는 공통 메모리 스위치에서 셀 그룹 처리장치 및 그 구성에 의한 처리방법을 구현하였다.
도 1은 통상적인 공통 메모리 스위치의 구성을 도시한 도면.
도 2는 본 발명의 일 실시 예에 따른 공통 메모리 스위치의 구성을 도시한 도면.
도 3은 본 발명의 다른 실시 예에 따른 공통 메모리 스위치의 구성을 도시한 도면.
도 4a 및 도 4b는 도 3에 도시한 기록발생버퍼의 동작에 의한 신호 파형의 타이밍을 도시한 도면.
도 5a 및 도 5b는 도 3에 도시한 출력발생버퍼의 동작에 의한 신호 파형의 타이밍을 도시한 도면.
도 6a는 도 3에 도시한 헤더변환부에서 발생하는 쓰기 요구 신호의 일 예를 도시한 도면.
도 6b는 도 3에 도시한 출력타이밍발생부에서 발생되는 읽기 요구 신호의 일 예를 도시한 도면.
이하 본 발명의 바람직한 실시 예들을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다. 또한 이하 개시될 상세한 설명은 본 발명을 구현함에 있어 동일한 기술적 사상을 달성하기 위한 두 개의 바람직한 실시 예를 구별하여 설명하고 있음을 미리 밝혀 두는 바이다.
먼저 본 발명의 바람직한 일 실시 예에 따른 구성은 도 2에 도시한 바와 같으며, 상기 도 2를 참조하면 다음과 같다. 우선, 본 발명을 구성함에 있어 공통 메모리 스위치는 입력포트와 출력포트를 각각 동일한 개수로 구비한다. 이때 상기 입력포트는 개별 입력포트와 그룹 입력포트로 구분하며, 상기 출력포트 또한 개별 출력포트와 그룹 출력포트로 구분한다. 상기 개별 입력포트는 하나의 입력포트로 이루어져 개별화된 셀을 처리하는 형태를 의미하고, 상기 그룹 입력포트는 소정 개수의 입력포트를 그룹으로 묶어 그룹화한 형태를 의미한다. 이와 마찬가지로 상기 개별 출력포트는 하나의 출력포트로 이루어져 개별화된 셀을 처리하는 형태를 의미하고, 상기 그룹 출력포트는 소정 개수의 출력포트를 하나의 그룹으로 묶어 그룹화한 형태를 의미한다. 이때 상기한 개별 또는 그룹 입출력포트들은 각각 고유의 그룹번호를 가지게 되며, 상기 개별 또는 그룹 입력포트들로 인가되는 셀은 본체와 출력을 원하는 출력포트의 그룹번호를 포함하는 헤더로 구성된다.
상기한 바를 전제로 하여 본 발명의 일 실시 예에 따른 구성은 앞에서 종래 기술로 설명한 도 1의 구성에 그룹정보 메모리(Group Information Memory)(218), 주소 버퍼 선택 메모리(Write FIFO Select Memory)(216), 주소 버퍼 선택 정보 생성부(Next FIFO Write Generation)(238)를 추가한 구성을 가지도록 구현하였다.
보다 상세히 살펴보면, 제1멀티플렉서(MUX)(210)는 개별 또는 그룹 입력포트들로부터 인가되는 셀들을 다중화 하여 출력한다. 상기 각 셀 구성의 일 예를 도 2를 참조하여 살펴보면, 본체 "A, B, C, D"에 각각 대응하는 헤더로 "0, 2, 0, 1"이 매치된 구성을 가지고 있다.
헤더 변환부(Header Converter)(220)는 상기 다중화된 셀들로부터 추출된 헤더들(Head_sig(0:K))을 순차적으로 제공받게 된다. 또한, 상기 제공받은 헤더들을 통해 유효 셀 검사를 수행하여 유효 셀인 경우 유효 확인신호(RD_IAP)를 발생함과 동시에 해당 셀의 그룹번호(GR(0:3))를 발생한다. 상기 그룹번호는 앞에서 설명한 바와 같이 입력된 셀이 진행할 개별 출력포트 또는 그룹 출력포트를 가리키는 번호이다.
휴지 주소 발생부(IAP)(232)는 상기 유효 확인신호(RD_IAP)에 의해 셀 저장 주소를 순차적으로 할당한다. 상기 할당되는 셀 저장 주소는 주소 버퍼의 개수와 동일하거나 많게 구성하여야 하며, 할당은 순환 반복적으로 이루어진다. 한편, 상기 제1주소 버퍼(222, 224, 226, 228)의 개수는 입력포트의 개수에 의해 결정된다. 상기 순환적으로 할당되는 셀 저장 주소의 일 예를 들면, 셀 저장 주소가 "a, b, c, d"로 구성되는 경우에는 "a→b→c→d→a→b→c…"의 순서로 할당된다.
중앙처리부(CPU)(240)는 상위 프로세서에 해당하며, 시스템의 전반적인 동작을 제어한다. 특히, 상기 CPU(240)는 본 발명의 실시를 위해 초기 주소 버퍼 선택 정보와 상기 그룹번호들에 대응하는 초기 그룹화 정보를 저장하고 있어야 한다. 그리고 도면상에는 도시하지 않았지만 각 입력포트로 인가되는 초기 셀의 입력을 감지하여 저장된 초기 그룹화 정보와 초기 주소 버퍼 선택 정보를 그룹정보 메모리(218)과 주소 버퍼 선택 메모리(216)에 제공한다.
상기 그룹정보 메모리(218)은 입출력 포트가 그룹화 또는 개별화되어 있는지를 보여주는 메모리이다. 상기 메모리(218)의 내용은 도 2의 구성을 포함하는 스위치 모듈이 초기화될 시 상위 프로세서, 즉 CPU(240)에 의해 쓰여지게 된다. 이때 그룹화된 해당 포트들 또는 개별화된 해당 포트는 "1"로 세팅된다. 예를 들어 "4×4" 스위치 구조에서 포트 0,1이 그룹화되어 있고, 포트 2,3이 개별화되어 있는 경우에 그룹정보 메모리(218)에 쓰여지게 되는 내용은 아래 <표 1>에 나타낸 바와 같다.
그룹 번호 초기 그룹화 정보
D C B A
0 0 0 1 1
1 0 1 0 0
2 1 0 0 0
상기 <표 1>에 나타낸 A 내지 D는 입출력 포트 개수에 대응하는 것으로 4개의 입출력 포트로 구성되었음을 나타낸다. 즉, A는 첫 번째 입출력 포트, B는 두 번째 입출력 포트, C는 세 번째 입출력 포트, D는 네 번째 입출력 포트를 가리키는 것이다. 따라서 상기 <표 1>에 따르면 그룹정보 메모리(218)는 3개의 그룹에 대한 정보를 가지며, 첫 번째 그룹은 첫 번째, 두 번째 입출력 포트가 하나의 그룹으로 지정되었음을 나타내는 "11"로 표시되고, 개별화된 두 번째 그룹과 세 번째 그룹은 각각 세 번째 입출력 포트와 네 번째 입출력 포트로 이루어졌음을 나타내는 "100"과 "1000"으로 표시되어 진다. 또한 상기 그룹정보 메모리(218)는 상기 헤더 변환부(220)로부터 인가되는 그룹번호(GR(0:3))에 의해 지정되는 그룹의 초기 그룹화 정보를 그룹화 정보로 출력한다. 예를 들어 상기 헤더 변환부(220)로부터 포트 2를 가리키는 "GR 1"이 인가되면, 상기 "GR 1"은 "그룹 0"에 해당하므로 상기 그룹정보 메모리(218)는 "11"을 그룹화 정보로 출력한다.
상기 주소 버퍼 선택 메모리(216)는 스위치 모듈이 초기화될 시 상기 CPU(240)에 의해 초기 주소 버퍼 선택정보가 쓰여진다. 또한 상기 헤더 변환부(220)로부터 인가되는 그룹번호(GR(0:3))에 의해 셀이 저장된 주소를 기억하는 제1 내지 제4AFIFO(222, 224, 226, 228)로 송출할 쓰기 신호(WR(0:3))를 만드는 기능을 수행한다. 이때 상기 쓰기 신호(WR(0:3))는 그룹번호(GR(0:3))가 속하는 그룹에 대응하는 주소 버퍼 선택정보에 의해 만들어진다. 예를 들어 "4×4" 스위치 구조에서 포트 0,1이 그룹화되어 있고, 포트 2,3이 개별화되어 있는 경우에 주소버퍼 선택 메모리(216)에 쓰여지게 되는 초기 주소 버퍼 선택정보의 내용은 아래 <표 2>에 나타낸 바와 같다.
그룹 번호 주 소 버 퍼 선 택 정 보
D C B A
0 0 0 0 1
1 0 1 0 0
2 1 0 0 0
상기 <표 2>에 나타낸 A 내지 D는 입출력 포트 개수에 대응하며, 그룹번호는 그룹 수를 의미한다. 한편, 상기 각 그룹에 대응하여 지정되는 주소 버퍼 선택정보는 앞에서도 언급한 바와 같이 제1 내지 제4AFIFO(222, 224, 226,228)를 지정하기 위한 쓰기 신호(WR(0:3))에 대응한다. 상기 <표 2>를 참조하여 쓰기 신호(WR(0:3))를 만드는 일 예를 들면, 상기 헤더 변환부(220)로부터 포트 2를 가리키는 "GR 1"이 인가되면, 상기 "GR 1"은 "그룹 0"에 해당하므로 상기 주소 버퍼 선택 메모리(216)는 주소 버퍼 선택정보 "1"을 쓰기 신호(WR(0:3))로 만들어 출력한다. 이때, 하나의 포트가 하나의 그룹으로 지정된 "그룹 2 및 그룹 3"은 초기 주소 버퍼 선택정보가 변하지 않고 유지된다. 하지만, 복수 포트가 하나의 그룹으로 지정된 "그룹 0"의 경우에는 주소 버퍼 선택정보 생성부(238)에 의해 주소 버퍼 선택정보가 변화된다. 예를 들면, 상기 "그룹 0"에 속하는 "포트 0, 포트 1"로 셀이 수신될 때마다 주소 버퍼 선택정보 생성부(238)에 의해 상기 "포트 0, 포트 1"에 대응하는 제1AFIFO(222) 또는 제2AFIFO(224)를 번갈아 선택하기 위한 주소 버퍼 선택정보 "0001, 0010"이 주소 버퍼 선택 메모리(216)에 기록된다.
상기 주소 버퍼 선택정보 생성부(238)는 상기 그룹 정보 메모리(218)에서 받은 그룹화 정보와 상기 주소 버퍼 선택 메모리(216)로부터 받은 주소 버퍼 선택 정보에 의해 다음 입력 셀에 대해 선택될 AFIFO에 대응하는 다음 주소 버퍼 선택 정보를 생성하여 상기 주소 버퍼 선택 메모리(216)에 제공한다.
앞에서 개시한 구성 외에 도 2에 도시한 구성은 도 1에 도시한 종래 구성과 동일하며, 그 기능 또한 동일함에 따라 별도의 추가 설명은 생략한다.
이하 상기한 구성을 참조하여 본 발명의 바람직한 일 실시 예에 따른 동작을 상세히 설명하면 다음과 같다. 우선 이하 설명되어질 동작은 앞에서 개시하고 있는 <표 1>과 <표 2>를 예로 하여 설명할 것이며, 그 구성에 의한 동작 또한 종래 구성에서 추가된 부분, 즉 그룹 정보 메모리(220), 주소 버퍼 선택 메모리(216), 주소 버퍼 선택정보 메모리(238)를 위주로 하여 설명함을 미리 밝혀 둔다.
먼저, 도 2와 <표 1> 및 <표 2>를 통해 살펴볼 때, "그룹 0"은 입출력 포트 0과 1이 그룹화되어 있고, "그룹 1"은 입출력 포트 2로 지정되어 있으며, "그룹 2"는 입출력 포트 3으로 지정되어 있다. 이러한 그룹 지정 내역은 스위치 모듈이 초기화될 시 CPU(240)에 의해 초기 그룹화 정보로 그룹 정보 메모리(218)에 정하여 진다. 그러므로 상기 그룹 정보 메모리(218)에는 그룹화된 0번 그룹과 개별화된 1, 2번 그룹에 대한 주소가 지정되어야 한다. 즉, <표 1>에 기재된 바를 참조하면, 0번 그룹에 해당하는 주소에는 "11", 1번 그룹에 해당하는 주소에는 "100" 그리고 2번 그룹에 해당하는 주소에는 "1000"으로 지정되어 있다.
또한, 앞에서 개시한 바와 같이 스위치 모듈이 초기화될 시 CPU(240)에 의해 초기 그룹화 정보가 그룹 정보 메모리(218)에 정하여 짐과 더불어 초기 주소 버퍼 선택정보의 초기 값은 주소 버퍼 선택 메모리(216)에 정하여 진다. 즉, <표 2>에 기재된 바를 참조하면, 0번 그룹에 대응하여 제1주소 버퍼(AFIFO 0)(222)를 지정하는 "1", 1번 그룹에 대응하여 제2주소 버퍼(AFIFO 2)(226)를 지정하는 "100" 그리고 2번 그룹에 대응하여 제3주소 버퍼(AFIFO 3)(228)를 지정하는 "1000"이 등록되어 있다.
상기와 같이 초기화가 이루어진 후 각 입력포트 0 내지 3을 통해 MUX(210)로 인가되는 셀은 입력된 순서에 의해 정렬된다. 도 2에 따르면, 입력포트 0에서 입력포트 3의 순서로 셀이 입력되며, 상기 입력 순서에 의해 셀이 정렬된 것을 예로서 도시하고 있다. 상기 정렬된 셀들의 헤더는 헤더변환부(220)로 인가되며, 상기 헤더변환부(220)는 입력되는 셀들의 헤더들로부터 헤더 정보를 추출하여 헤더의 그룹신호(GR(0:3))와 유효 확인신호를 발생한다.
한편, 상기 유효 확인신호는 휴지주소발생부(232)로 인가되며, 상기 휴지주소발생부(232)는 상기 유효 확인신호를 휴지주소 할당 요구라 판단하여 휴지주소를 할당한다. 상기 휴지주소는 인가된 유효 확인신호의 발생을 야기한 셀을 저장할 공통 메모리(212)의 주소를 의미하며, 할당 방법은 사용이 지정된 주소들을 순환하여 할당한다. 일 예를 들면, 사용이 지정된 주소들이 "a, b, c, d"인 경우 휴지주소 할당은 "a→b→c→d→a→b→c…"의 순서로 이루어진다. 상기 할당된 휴지주소는 공통 메모리(212)로 제공되며, 이를 제공받은 공통 메모리(212)는 해당 셀을 할당된 주소에 저장함으로서 셀들이 입력 순서에 따라 순차적으로 저장되도록 한다.
이때 상기 휴지주소는 추후 저장된 셀들의 출력을 위해 사용될 수 있도록 별도의 주소 버퍼(222, 224, 226, 228)에 저장되어야 하는데, 이는 앞에 개시한 상기 헤더 변환부(220)로부터 발생된 그룹번호(GR(0:3))에 의해 이루어지게 된다. 그에 따른 상세한 동작은 다음과 같다.
상기 그룹번호(GR(0:3))는 그룹정보 메모리(218)와 주소 버퍼 선택 메모리(216)로 제공된다. 이때 상기 그룹정보 메모리(218)에는 상기 <표 1>에 일 예로 도시한 초기 그룹화 정보가 저장되어 있으며, 상기 주소 버퍼 선택 메모리(216)에는 상기 <표 2>에 일 예로 도시한 초기 주소 버퍼 선택정보가 저장되어 있다. 따라서 상기 제공되는 그룹정보(GR(0:3))에 의해 상기 그룹정보 메모리(218)는 해당 초기 그룹화 정보를 내부 테이블에 의해 결정하여 출력하며, 상기 주소 버퍼 선택 메모리(216)는 해당 초기 주소 버퍼 선택정보를 내부 테이블에 의해 결정하여 출력한다. 예컨대, 상기 헤더 변환부(220)로부터 "그룹 0"을 지정하는 그룹정보(GR(0)가 인가되는 경우 상기 그룹정보 메모리(218)는 상기 <표 1> 형태의 테이블을 근거로 하여 "11"의 그룹화 정보를 출력하며, 상기 주소 버퍼 선택메모리(216)는 상기 <표 2> 형태의 테이블을 근거로 하여 "1"의 주소 버퍼 선택정보를 출력한다. 여기서, 상기 주소 버퍼 선택정보는 앞에서 개시한 휴지주소를 임시적으로 저장할 주소 버퍼를 인에이블 시키기 위한 쓰기 신호(WR(0:3))로 사용되는데, 상기한 "1"의 주소 버퍼 선택정보에 의해서는 주소 버퍼(222)가 인에이블 된다. 상기 주소 버퍼 선택정보(쓰기 신호)에 의해 선택되는 주소 버퍼를 표로서 나타내면 아래 <표 3>과 같다.
주 소 버 퍼 선 택 정 보 주 소 버 퍼 그 룹 번 호
1 AFIFO 0 그룹 0
10 AFIFO 1
100 AFIFO 2 그룹 1
1000 AFOFI 3 그룹 2
또한 상기 헤더 변환부(220)로부터는 그룹신호와 더불어 유효 확인신호가 출력된다. 상기 유효 확인신호에 의해 휴지주소 발생부(232)는 해당 휴지주소를 발생하는데, 상기 발생된 휴지주소는 상기 주소 버퍼 선택정보에 의해 인에이블된 주소 버퍼에 저장된다.
상술한 동작에 따른 일 예를 <표 1>과 <표 2>를 토대로 하여 개시하면, 헤더 변환부(220)는 첫 번째로 인입되는 셀은 그룹화된 0번 그룹으로 출력되어야 할 셀이므로 그룹신호 "GR(0)"를 출력하며, 두 번째로 인입되는 셀은 출력포트 3, 즉 2번 그룹으로 출력되어야 할 셀이므로 그룹신호 "GR(2)"를 출력한다. 또한 세 번째로 인입되는 셀은 첫 번째 셀과 동일한 0번 그룹으로 출력되어야 할 셀이므로 그룹신호 "GR(0)"을 출력하며, 마지막으로 인입되는 셀은 1번 그룹으로 출력되어야 할 셀이므로 그룹신호 "GR(1)"을 출력한다. 또한 상기 헤더 변환부(220)는 상기 그룹신호에 대응하여 유효 확인신호 RD_IAP를 출력하여 휴지주소 발생부(232)에서 휴지주소 "a,b,c,d"를 순차적으로 출력하도록 한다.
한편, 상기 출력된 그룹신호들은 그룹정보 메모리(218)와 주소 버퍼 선택메모리(216)에 순차적으로 인가된다. 상기 그룹정보 메모리(218)는 <표 1> 형태의 테이블을 참조하여 상기 인가되는 그룹신호에 대응하는 그룹화 정보 "11", "1000", "11", "100"을 순차적으로 출력한다. 또한 상기 주소 버퍼 선택메모리(216)는 <표 2> 형태의 테이블을 참조하여 상기 인가되는 그룹신호에 대응하는 주소 버퍼 선택정보 "1", "1000", "10", "100"을 순차적으로 출력한다. 상기 순차적으로 출력되는 주소 버퍼 선택정보 "1", "1000", "10", "100"에 의해 제1, 제4, 제2, 제3주소 버퍼 (222, 228, 224, 226)의 순서에 의해 순차적으로 인에이블 되며, 상기 인에이블 순서에 의해 상기 휴지주소 발생부(232)로부터 출력되는 휴지 주소 "a, b, c, d"가 저장된다. 즉, 휴지 주소 "a"가 출력되는 시점에서 주소 버퍼 선택정보 "1"에 의해 주소 버퍼(222)가 인에이블 되어 상기 주소 버퍼(222)에 휴지 주소 "a"가 저장되며, 휴지 주소 "b"가 출력되는 시점에서 주소 버퍼 선택정보 "1000"에 의해 주소 버퍼(228)가 인에이블 되어 상기 주소 버퍼(228)에 휴지 주소 "b"가 저장된다.
하지만 도 2에 도시한 첫 번째, 세 번째 셀과 같이 동일한 그룹에 속하는 출력포트로의 셀 전송을 요구하는 경우에는 주소 버퍼를 할당함에 있어 문제점이 발생할 수 있다. 즉, 상기와 같은 수순에 의해 주소 버퍼가 할당되는 경우 하나의 그룹에 대응한 복수의 주소 버퍼를 적정하게 활용할 수 있는 방법의 구현이 요구된다. 이로 인해 본 발명에서 추가된 구성이 주소버퍼 선택정보 생성부(238)이다. 상기 주소 버퍼 선택 생성부(238)는 상기 그룹화 정보를 제공받아 그룹화 여부를 판단하여 다음 주소 버퍼 선택정보를 결정한다. 예를 들어, 첫 번째 셀에 대응하여 "11"의 그룹화 정보와 "1"의 주소 버퍼 선택정보가 제공된 경우 "11"에 의해 그룹화 되어 있음을 감지한다. 상기 그룹화되어 있음을 감지하면 동일한 그룹에 속하는 다음 주소 버퍼를 선택하기 위한 다음 주소 버퍼 선택정보 NFWR(0:3)로 "10"을 상기 주소 버퍼 선택메모리(216)로 제공하여 테이블의 해당 주소 버퍼 선택정보를 변경한다. 즉, <표 2>에 그룹 0에 대응하여 저장되어 있는 "1"을 "10"으로 변경함으로서 다음에 그룹 0에 해당하는 그룹신호가 제공되는 경우 "10"을 출력함으로서 주소 버퍼(224)가 인에이블 되도록 한다. 하지만 상기 주소 버퍼 선택 정보 생성부(238)은 그룹화 정보에 의해 그룹화가 아닌 개별화되어 있음을 감지하면 주소 버퍼 선택메모리(216)에 구비된 테이블의 주소 버퍼 선택 정보를 변경할 필요가 없으므로 제공받은 주소 버퍼 선택정보를 그대로 출력하게 된다. 이는 개별화되어 있는 입출력 포트에 대해서는 하나의 주소 버퍼만이 지정되도록 하기 위함이다. 즉, 0번 그룹에 해당하는 첫 번째 셀과 세 번째 셀은 동일한 입출력 포트를 가지므로 하나의 포트로 처리하면 된다. 그러나 주소 버퍼는 각 포트별로 존재하므로 상기한 예에서와 같이 2개의 포트를 한 개의 그룹으로 묶을 때는 0번 그룹으로 인입되는 셀들은 2개의 주소 버퍼에 순차적으로 쓰여지게 된다. 즉, 몇 개의 포트를 그룹화 하는 가에 따라서 해당하는 주소 버퍼를 순차적으로 인에이블 하는 방법을 이용하게 된다.
따라서 상술한 동작에 의해 첫 번째로 인입되는 셀은 그룹화된 0번 그룹으로 출력되어야 할 셀이므로 주소 버퍼(222)에 위치하게 되며, 두 번째로 인입되는 셀은 포트 3, 즉 2번 그룹으로 출력되어야 할 셀이므로 주소 버퍼(228)에 위치하게 된다. 또한 세 번째로 인입된 셀은 첫 번째 셀과 동일한 0번 그룹으로 출력되어야 할 셀이므로 주소 버퍼(224)에 위치하게 된다. 마지막으로 인입되는 셀은 1번 그룹으로 출력되어야 할 셀이므로 주소 버퍼(226)에 위치하게 된다.
한편, 상기한 과정에 의해 제1 내지 제4주소 버퍼(222, 224, 226, 228)에 각각 저장된 휴지 주소를 출력함으로서 공통 메모리에 저장된 셀을 출력하는 동작을 설명하면 다음과 같다.
출력 타이밍 발생부(236)는 소정 주기를 가지는 읽기 신호 RD0 내지 RD3을 순차적으로 출력한다. 상기 RD0∼3에 의해 제1 내지 제4주소 버퍼(222, 224, 226, 228)가 순차적으로 인에이블되며, 상기 주소 버퍼(222, 224, 226,228)는 상기 RD0∼3에 의해 인에이블되는 시점에 저장하고 있는 휴지 주소를 출력한다. 일 예로 상기 도 2에 도시하고 있는 바를 따르면, RD0∼3에 의해 "a", "c", "d", "b"가 각각의 주소 버퍼(222, 224, 226, 228)로부터 출력된다.
상기 출력되는 휴지 주소들은 MUX(230)로 인가되며, 상기 인가된 휴지 주소는 상기 MUX(230)에 의해 다중화되어 "a, c, d, b"의 순서로 출력된다. 상기 출력된 휴지 주소는 공통 메모리(212)로 인가되며, 상기 인가되는 휴지 주소에 의해 공통 메모리(212)는 "A", "C", "D", "B"를 본체로 하는 셀들을 순차적으로 출력한다. 상기 출력된 셀들은 DMUX(214)에 의해 역다중화되어 원하는 출력포트로 출력된다.
한편, 상기 다중화되어 출력되는 휴지 주소는 주소 검사부(234)로 제공되어 오류 여부를 검사한 후 다음 사용을 위해 상기 휴지주소 발생부(232)로 제공된다.
다음으로 본 발명의 바람직한 이 실시 예에 따른 구성은 도 3에 도시한 바와 같으며, 다음으로 개시할 본 발명에 따른 다른 실시 예에서도 상술한 일 실시 예와 마찬가지로 공통 메모리 스위치는 입력포트와 출력포트를 각각 동일한 개수로 구비하여야 한다. 또한, 상기 입출력포트는 개별 입출력포트와 그룹 입출력포트로 구분하며, 그 구분 방법도 상술한 일 실시 예와 동일하다. 이때 사용되는 셀의 구성 또한 앞에서 개시한 일 실시 예에서 사용되어진 구성과 동일하다.
상기한 바를 전제로 하여 본 발명의 이 실시 예에 따른 구성은 앞에서 종래 기술로 설명한 도 1의 구성에 그룹정보 메모리(Group Information Memory)(316), 기록발생버퍼(FIFO Write Generation)(334), 출력발생버퍼(FIFO Read Generation)(338)를 추가한 구성을 가지도록 구현하였다.
보다 상세히 살펴보면, 헤더 변환부(Header Converter)(220)는 다중화된 셀들로부터 추출된 헤더들(Head_sig(0:K))을 순차적으로 제공받게 된다. 또한, 상기 제공받은 헤더들을 통해 유효 셀 검사를 수행하여 유효 셀인 경우 유효 확인신호(RD_IAP)를 발생함과 동시에 해당 셀의 쓰기 요구 신호(PPWR(0:n))를 발생한다. 상기 쓰기 요구 신호는 출력을 원하는 출력포트를 지정하는 그룹 신호를 사용할 수 있다.
그룹정보 메모리(316)는 한 입출력 그룹의 구성이 어떤 입출력 포트로 이루어지고 있는가를 저장하고 있다. 상기 저장하고 있는 내용은 스위치 모듈의 초기화시 프로세서에 의해 쓰여져 소정 테이블로 관리되며, 정상 동작시에는 읽기 동작만을 수행한다. 또한 상기 그룹정보 메모리(316)에 저장된 내용의 주소는 "쓰기 요구 신호"가 되며, 상기 쓰기 요구 신호에 대응하여 저장된 정보는 "초기 그룹화 정보"가 된다. 예를 들어 "4×4" 스위치 모듈에서는 메모리의 저장 비트 수는 4비트가 되어 각 비트는 각 입출력포트를 가리키게 되며, 비트의 내용이 "1"인 포트가 그룹핑되어 있음을 뜻한다. 즉, 주소 "0"의 내용이 "11"이면 그룹 0은 포트 0,1로 이루어짐을 뜻한다.
기록발생버퍼 334는 셀이 입력되면 그룹화 정보와 상기 헤더 변환부(318)에서 출력되는 쓰기 요구 신호(PPWR), 그리고 해당 포트와 그룹핑된 다른 포트의 버퍼 상태신호(FF; Full Flag)를 보고 쓰기 신호(WR)를 생성하게 된다. 상기 쓰기 신호 WR의 일 예에 따른 파형은 도 4a 및 도 4b에 도시한 바와 같다. 상기 도 4a 및 도 4b에 도시한 바와 같이 포트 0, 1이 그룹핑되어 있고, 그룹 0으로 두 개의 셀이 입력되었다고 가정하자. 도 4a는 FF에 의해 제1주소 버퍼(320)가 충분히 비어 있음을 감지한 경우의 파형을 도시한 경우이며, 도 4b는 FF에 의해 제1주소 버퍼(320)가 충분히 비어 있지 아니함을 감지한 경우의 파형을 도시한 경우이다. 상기 도 4a의 경우를 보면, 두 개의 셀이 저장된 주소가 모두 제1주소 버퍼(320)에 저장됨을 알 수 있다. 이에 반하여 도 4b의 경우를 보면, 제1주소 버퍼(320)에 하나의 저장 공간이 남아 있으므로 첫 번째 셀이 저장되면 FF0가 인에이블되어 두 번째 셀은 제2주소 버퍼(322)에 저장됨을 알 수 있다. 즉, 기록발생버퍼(334)는 그룹화 정보를 받아 해당 포트의 쓰기 신호를 발생하기 위해서는 동일 그룹내의 다른 포트에 대응하는 주소 버퍼의 상태에 따라 쓰기 신호를 발생하여야 한다.
출력발생버퍼(338)는 상기 기록발생버퍼(334)와 유사한 기능을 가지며, 그룹화 정보와 출력 타이밍 발생부(336)에서 발생한 읽기 요구 신호(PPRD), 그리고 각 주소 버퍼들의 상태신호(EF; Empty Flag)들에 의해 주소 버퍼 읽기 신호(RD)가 발생된다. 상기 읽기 신호 RR의 일 예에 따른 파형은 도 5a 및 도 5b에 도시한 바와 같다. 상기 도 5a 및 도 5b에 도시한 바와 같이 포트 0, 1이 그룹핑되어 있고, 그룹 0으로 두 개의 셀이 출력되며, 출력 타이밍 발생부(336)로부터 순차적으로 발생한 PPRD를 받았다고 가정하자. 도 5a는 EF에 의해 제1주소 버퍼(320)에 충분한 휴지 주소가 저장되어 있음을 감지한 경우의 파형을 도시한 경우이며, 도 4b는 FF에 의해 제1주소 버퍼(320)에 충분치 아니한 휴지 주소가 저장되어 있음을 감지한 경우의 파형을 도시한 경우이다. 상기 도 5a의 경우를 보면, "X" 위치에서는 포트 0, 1이 동일 그룹이나 0이 포트 1보다 상위이므로 우선적으로 RD0이 발생하고, "Y" 위치에서는 제1주소 버퍼(320)에 아직 출력되지 않은 정보가 있으므로 RD1 대신 RD0을 다시 발생하게 된다. 이에 반하여 도 5b의 경우를 보면, "X" 위치에서 읽혀진 내용에 의해 제1주소 버퍼(320)가 비어 있는 상태(EF0 인에이블)가 되면 "Y" 위치에서는 동일 그룹의 RD1이 발생하게 된다.
상기 출력 타이밍 발생부(336)는 소정 주기를 가지는 읽기 요구 신호(PPRD)를 지속적으로 발생하여 상기 출력발생버퍼(338)로 인가한다.
그 외에 도 3상에 도시한 구성인 휴지주소 발생부(330), 주소 버퍼(320, 322, 324, 326), MUX(328), 주소 검사부(332) 등은 앞에서 일 실시 예로 설명한 구성과 동일한 기능을 수행함에 따라 추가적인 기능 설명은 생략한다.
이하 상기 도 3에 도시한 구성을 참조하여 본 발명의 바람직한 이 실시 예에 따른 동작을 상세히 설명하면 다음과 같다.
먼저, 셀의 입력과정을 살펴보면 다음과 같다. 우선 본 발명의 바람직한 이 실시 예에 따른 동작 설명은 종래의 구성에서 추가되어지는 부분을 중심으로 설명되어질 수 있다. 또한, 그룹정보 메모리(316)의 내용(초기화 그룹화 정보)은 스위치 모듈 초기화시에 프로세서(도시하지 않음)에 의하여 스위치 동작 상태를 지정하기 위하여 그 내용이 쓰여지게 된다. 다음에 개시한 <표 4>의 예와 같이 메모리의 내용을 가정해보자.
쓰기요구신호(그룹 번호) 초기 그룹화 정보
b3 b2 b1 b0
0 0 0 1 1
1 0 1 0 0
2 1 0 0 0
상기 <표 4>에 개시한 메모리 구성에서 보면, 그룹 0은 입출력 포트 0, 1이 하나의 그룹으로 그룹핑(grouping)되어 있고, 그룹 1은 입출력포트 2가 지정되어 있으며, 그룹 2는 입출력포트 3이 지정되어 있음을 나타내고 있다.
상기 <표 4>에 도시한 바를 근거로 하여 도 3에서 보여준 셀의 흐름을 이용하여 스위치 동작을 설명하면, 입력포트 0에서는 그룹 0으로 향하는 셀이 입력되고, 입력포트 1에서는 그룹2, 입력포트 2에서는 그룹 0, 입력포트 3에서는 그룹 1로 향하는 셀이 입력되고 있다.
먼저, 상기 입력되는 셀들은 MUX부(310)를 통하여 입력 순서에 의해 순서적으로 정렬되고, 이는 헤더 변환부(318)에서 입력 셀들의 헤더 정보를 추출하여 주소 버퍼 쓰기 요구 신호(PPWRn)를 발생한다. 즉, 상기 주소 버퍼 쓰기 요구 신호(PPWRn)는 도 6a에 도시한 바와 같이 셀 입력 순서에 따라 PPWRn이 순차적으로 발생하게 된다. 상기 도 6a에 도시한 파형을 살펴보면, 셀들의 출력포트에 대응하여 PPWR이 발생함을 알 수 있다. 즉, 그룹 0으로의 출력이 요구되는 첫 번째 및 세 번째 셀에 대해서는 PPWR0가 발생하고, 그룹 2로의 출력이 요구되는 두 번째 셀에 대해서는 PPWR2가 발생하며, 마지막 그룹 1로의 출력이 요구되는 네 번째 셀에 대해서는 PPWR1이 발생한다.
상기 도 6a에 도시한 바와 같은 신호와 그룹정보 메모리(316)로부터 그룹화 정보를 입력받은 기록발생버퍼(334)에서는 각각의 PPWR신호에 대하여 인에이블 해야 할 주소 버퍼(AFIFO)를 결정하게 된다. 예를 들어, 도 6a를 참조하면, 첫 번째 셀이 인가되는 "X" 위치에서는 그룹 0으로 출력되어야 하므로 제1AFIFO(320)를 선택하고, 두 번째 셀이 인가되는 "Y" 위치에서는 그룹 2로 출력되어야 하므로 제4AFIFO(326)를 선택한다. 또한, 세 번째 셀이 인가되는 "Z" 위치에서는 그룹 0으로 출력되어야 하므로 제1AFIFO(320)가 풀(Full) 상태가 아니면 제1AFIFO(320)를 선택한다. 이때, 입력된 셀이 제2AFIFO(322)에 쓰여지려면 제1AFIFO(320)가 풀(Full) 상태에 이르게 되는 경우이며, 그때부터 그룹 0으로 출력하기 위해 입력되는 셀에 대해서는 제2AFIFO(322)에 쓰여지게 된다. 마지막으로 네 번째 셀이 인가되는 "W" 위치에서는 그룹 1로 출력되어야 하므로 제3AFIFO(324)를 선택한다. 이때 상기 첫 번째 셀과 세 번째 셀과의 관계는 도 4a 및 도 4b에 도시한 바에서 나타내고 있으며, 이에 따른 설명은 앞에서 개시하고 있으므로 더 이상의 설명은 생략한다.
다음으로 셀의 출력과정을 살펴보면 다음과 같다.
출력 타이밍 발생부(336)는 순차적으로 주소 버퍼 인에이블신호, 즉 읽기 요구 신호 PPRD를 발생하게 된다. 상기 각 PPRD는 출력발생버퍼(338)로 인가되며, 상기 PPRD에 상응하는 RD신호를 만들어 셀의 출력을 이루게 된다.
상기 PPRD에 상응하여 RD신호를 만드는 일 예는 도 6b에 도시한 바와 같다. 상기 도 6b를 통해 살펴보면, PPRD 2, 3은 개별 동작하는 그룹이므로, RD 2, 3은 PPRD 2, 3에 일대일 대응되어 출력이 된다. 이에 반하여, RD0은 입출력포트 0, 1이 그룹핑되어 있어 PPRD 0, 1이 발생하면 ("X", "Y") 제2주소 버퍼(322)는 비어 있고, 제1주소 버퍼(320)는 데이터가 들어 있으므로, RD 0만 두 번 발생하게 된다. 하지만 제1주소 버퍼(320)에 하나의 유효 주소가 저장되어 있고, 제2주소 버퍼(322)에도 다음 유효 주소에 해당하는 데이터가 들어 있는 경우에는 RD0와 RD1이 순차적으로 발생될 것이다. 이에 대한 파형은 도 5a와 도 5b에 도시하고 있다.
상기 RD에 의해 주소 버퍼(320, 322, 324, 326)가 인에이블되어 셀들이 출력되는 동작은 도 2를 참조하여 앞에서 개시한 동작과 동일하게 이루어진다. 즉, 그룹핑된 주소 버퍼(320, 322, 324, 326)들을 데이지 체인(Daisy-chain)으로 연결하여 동작시킴으로써 스위치의 포트 그룹핑 기능을 구현하게 된다.
상술한 바와 같이 본 발명에서 ATM 스위치의 기본적인 스위칭에 주소 버퍼를 순차적으로 기록하는 방법을 이용하여 공통 메모리 스위치에서 셀 그룹 처리장치 및 그 처리 방법을 구현함으로서 스위치 모듈의 효율을 증가시킬 수 있으며, 시스템 설계를 용이하게 구현할 수 있는 장점이 있다.
또한, ATM 스위치 모듈 또는 응용주문형 집적회로(ASIC)를 개발할 시 기본적인 셀의 스위칭 기능뿐만 아니라 스위치 모듈내의 주소 버퍼들을 데이지 체인으로 연결하는 기능을 추가하여 포트별 그룹핑 스위칭의 기능을 제공함으로서 스위치 모듈의 활용도 및 시스템 적용시 설계를 용이하게 할 수 있는 장점이 있다.

Claims (9)

  1. 하나의 입출력포트가 개별화된 개별 입출력포트와 소정 개수의 입출력포트가 그룹화된 그룹 입출력포트들이 각각 고유 그룹번호를 가지는 공통 메모리 스위치에 있어서,
    상기 입력포트들로부터 인가되는 셀들을 다중화 하는 멀티플렉서와,
    상기 다중화된 셀들로부터 추출된 헤드들을 순차적으로 제공받아 유효 셀 검사를 수행하여 유효 셀인 경우 유효 확인신호와 동시에 그룹 신호를 발생하는 헤더 변환부와,
    상기 유효 확인신호에 의해 셀을 저장할 휴지 주소를 순차적으로 할당하는 휴지 주소 발생부와,
    스위치 모듈의 초기화시 초기 그룹화 정보와 초기 주소 버퍼 선택 정보를 제공하는 프로세서와,
    상기 초기 그룹화 정보를 저장하는 제1테이블을 가지며, 상기 그룹 신호에 대응하는 그룹화 정보를 상기 제1테이블에 의해 결정하여 출력하는 그룹정보 메모리와,
    상기 초기 주소 버퍼 선택 정보를 저장한 후 다음 주소 버퍼 선택 정보가 제공될 시 이를 변경하여 저장하는 제2테이블을 가지며, 상기 그룹 신호에 대응하는 주소 버퍼 선택 정보를 상기 제2테이블에 의해 결정하여 출력하는 주소 버퍼 선택 메모리와,
    상기 그룹화 정보와 상기 주소 버퍼 선택 정보를 제공받아 다음 주소 버퍼 선택 정보를 결정하여 상기 주소 버퍼 선택 메모리로 제공하는 주소 버퍼 선택 정보 생성부와,
    상기 주소 버퍼 선택 정보에 의해 인에이블 되어 상기 휴지 주소 발생부에 의해 할당된 휴지 주소를 저장하는 주소 버퍼들과,
    상기 휴지 주소에 대응하여 상기 멀티플렉서로부터 출력되는 셀을 저장하는 공통 메모리로 구성함을 특징으로 하는 공통 메모리 스위치에서 셀 그룹 처리장치.
  2. 제1항에 있어서,
    상기 주소 버퍼를 상기 출력포트와 같은 개수로 구비하여 상기 출력포트의 개별화 또는 그룹화와 동일하게 구성함을 특징으로 하는 공통 메모리 스위치에서 셀 그룹 처리장치.
  3. 제2항에 있어서, 상기 주소 버퍼 선택 정보 생성부는,
    상기 그룹화 정보가 개별화되어 있을 경우 상기 주소 버퍼 선택 메모리로부터 제공되는 주소 버퍼 선택 정보를 다음 주소 버퍼 선택 정보로 출력하며, 상기 그룹화 정보가 그룹화되어 있을 경우 해당 그룹화된 주소 버퍼 중 상기 주소 버퍼 선택 정보에 의해 인에이블된 주소 버퍼를 제외한 다른 주소 버퍼를 선택하는 주소 버퍼 선택 정보를 다음 주소 버퍼 선택 정보로 출력함을 특징으로 하는 공통 메모리 스위치에서 셀 그룹 처리장치.
  4. 하나의 입출력포트가 개별화된 개별 입출력포트와 소정 개수의 입출력포트가 그룹화된 그룹 입출력포트들이 각각 고유 그룹번호를 가지는 공통 메모리 스위치에 있어서,
    상기 입력포트들로부터 인가되는 셀들을 다중화 하는 제1멀티플렉서와,
    상기 다중화된 셀들로부터 추출된 헤드들을 순차적으로 제공받아 유효 셀 검사를 수행하여 유효 셀인 경우 유효 확인신호와 동시에 그룹 신호를 발생하는 헤더 변환부와,
    상기 유효 확인신호에 의해 셀을 저장할 휴지 주소를 순차적으로 할당하는 휴지 주소 발생부와,
    스위치 모듈의 초기화시 초기 그룹화 정보와 초기 주소 버퍼 선택 정보를 제공하는 프로세서와,
    상기 초기 그룹화 정보를 저장하는 제1테이블을 가지며, 상기 그룹 신호에 대응하는 그룹화 정보를 상기 제1테이블에 의해 결정하여 출력하는 그룹정보 메모리와,
    상기 초기 주소 버퍼 선택 정보를 저장한 후 다음 주소 버퍼 선택 정보가 제공될 시 이를 변경하여 저장하는 제2테이블을 가지며, 상기 그룹 신호에 대응하는 주소 버퍼 선택 정보를 상기 제2테이블에 의해 결정하여 출력하는 주소 버퍼 선택 메모리와,
    상기 그룹화 정보와 상기 주소 버퍼 선택 정보를 제공받아 다음 주소 버퍼 선택 정보를 결정하여 상기 주소 버퍼 선택 메모리로 제공하는 주소 버퍼 선택 정보 생성부와,
    상기 주소 버퍼 선택 정보에 의해 인에이블 되어 상기 휴지 주소 발생부에 의해 할당된 휴지 주소를 저장하는 주소 버퍼들과,
    상기 주소 버퍼들을 순차적으로 인에이블 시켜 저장된 휴지 주소를 읽기 위한 출력 타이밍 신호를 발생하는 출력 타이밍 발생부와,
    상기 출력 타이밍 신호에 의해 읽혀진 휴지 주소들을 다중화 하여 출력하는 제2멀티플렉서와,
    상기 제1멀티플렉서로부터 제공되는 셀을 상기 휴지 주소에 대응하여 저장하고, 상기 제2멀티플렉서에 의해 다중화된 휴지 주소에 대응하여 저장된 셀을 출력하는 공통 메모리와,
    상기 공통 메모리로부터 출력되는 셀들을 역다중화 하여 출력하는 디멀티플렉서와,
    상기 제2멀티플렉서에 의해 다중화된 휴지 주소를 제공받아 다음 사용을 위해 오류 검사한 후 상기 휴지 주소 발생부로 인가하는 주소 검사부로 구성함을 특징으로 하는 공통 메모리 스위치에서 셀 그룹 처리장치.
  5. 제4항에 있어서,
    상기 주소 버퍼를 상기 출력포트와 같은 개수로 구비하여 상기 출력포트의 개별화 또는 그룹화와 동일하게 구성함을 특징으로 하는 공통 메모리 스위치에서 셀 그룹 처리장치.
  6. 제5항에 있어서, 상기 주소 버퍼 선택 정보 생성부는,
    상기 그룹화 정보가 개별화되어 있을 경우 상기 주소 버퍼 선택 메모리로부터 제공되는 주소 버퍼 선택 정보를 다음 주소 버퍼 선택 정보로 출력하며, 상기 그룹화 정보가 그룹화되어 있을 경우 해당 그룹화된 주소 버퍼 중 상기 인에이블된 주소 버퍼를 제외한 다른 주소 버퍼를 선택하는 주소 버퍼 선택 정보를 다음 주소 버퍼 선택 정보로 출력함을 특징으로 하는 공통 메모리 스위치에서 셀 그룹 처리장치.
  7. 입출력포트가 그룹화되고, 그룹화 정보가 저장된 그룹 정보 메모리와 각 그룹에 대응하는 주소 버퍼 선택 정보가 저장된 주소 버퍼 선택 메모리를 구비한 공통 메모리 스위치의 그룹 스위칭 방법에 있어서,
    스위치 모듈의 초기화시 초기 그룹화 정보와 초기 주소 버퍼 선택 정보를 프로세서로부터 제공받아 상기 그룹 정보 메모리 및 상기 주소 버퍼 선택 메모리에 각각 저장하는 제1과정과,
    입력포트를 통해 인가되는 셀들을 입력 순서에 의해 다중화 한 후 각 셀의 헤드에 대해 유효 셀 검사를 수행하여 유효 확인신호와 함께 상기 셀이 출력될 출력포트에 대응하는 그룹 신호를 발생하는 제2과정과,
    상기 유효 확인신호에 의해 셀을 저장할 휴지 주소를 순차적으로 할당하여 상기 할당된 휴지 주소에 상기 유효 확인신호에 대응하는 셀을 저장하는 제3과정과,
    상기 그룹신호에 의해 상기 주소 버퍼 선택 메모리로부터 출력된 주소 버퍼 선택 정보에 대응하는 주소 버퍼를 인에이블 시켜 상기 휴지 주소를 저장하는 제4과정과,
    상기 그룹화 정보가 개별화되어 있을 경우 상기 주소 버퍼 선택 정보를 다음 주소 버퍼 선택 정보로 출력하여 상기 주소 버퍼 선택 메모리에 저장된 주소 버퍼 선택 정보를 변경하는 제5과정과,
    상기 그룹화 정보가 그룹화되어 있을 경우 상기 인에이블된 주소 버퍼를 포함하는 주소 버퍼 그룹 중 상기 인에이블된 주소 버퍼를 제외한 다른 주소 버퍼에 대응하는 주소 버퍼 선택 정보를 다음 주소 버퍼 선택 정보로 출력하여 상기 주소 버퍼 선택 메모리에 저장된 주소 버퍼 선택 정보를 변경하는 제6과정으로 이루어짐을 특징으로 하는 공통 메모리 스위치에서 셀 그룹 처리방법.
  8. 하나의 입출력포트가 개별화된 개별 입출력포트와 소정 개수의 입출력포트가 그룹화된 그룹 입출력포트들이 각각 고유 그룹번호를 가지는 공통 메모리 스위치에 있어서,
    상기 입력포트들로부터 인가되는 셀들을 다중화 하는 제1멀티플렉서와,
    상기 다중화된 셀들로부터 추출된 헤드들을 순차적으로 제공받아 유효 셀 검사를 수행하여 유효 확인신호와 동시에 쓰기 요구 신호를 발생하는 헤더 변환부와,
    상기 유효 확인신호에 의해 셀을 저장할 휴지 주소를 순차적으로 할당하는 휴지 주소 발생부와,
    스위치 모듈의 초기화시 프로세서로부터 제공되는 초기 그룹화 정보를 저장하는 테이블을 가지며, 상기 쓰기 요구 신호에 대응하는 그룹 입출력포트의 그룹화 정보를 상기 테이블에 의해 결정하여 출력하는 그룹정보 메모리와,
    상기 쓰기 요구 신호가 인가될 때마다 상기 각 주소 버퍼들의 상태 신호에 의해 상기 그룹화 정보에 대응하는 주소 버퍼를 인에이블 시키기 위한 쓰기 신호를 발생하는 기록발생버퍼와,
    소정 주기로 상기 각 주소 버퍼에 대응하는 읽기 요구 신호를 발생하는 출력 타이밍 발생부와,
    상기 읽기 요구 신호가 인가될 때마다 상기 각 주소 버퍼들의 상태 신호에 의해 상기 그룹화 정보에 대응하는 주소 버퍼를 인에이블 시키기 위한 읽기 신호를 발생하는 출력발생버퍼와,
    상기 입출력포트들에 일대일 대응하도록 구비됨과 더불어 개별화 및 그룹화되어 있으며, 상기 쓰기 신호에 의해 인에이블되어 상기 휴지 주소를 저장하고, 상기 읽기 신호에 의해 인에이블되어 저장된 휴지 주소를 출력하는 주소 버퍼들과,
    상기 읽기 신호에 의해 각 주소 버퍼로부터 읽혀진 휴지 주소들을 다중화 하여 출력하는 제2멀티플렉서와,
    상기 제1멀티플렉서로부터 제공되는 셀을 상기 휴지 주소에 대응하여 저장하고, 상기 제2멀티플렉서로부터 인가된 휴지 주소에 의해 해당 주소에 저장된 셀을 출력하는 공통 메모리와,
    상기 공통 메모리로부터 출력되는 셀들을 역다중화 하여 출력하는 디멀티플렉서와,
    상기 제2멀티플렉서에 의해 다중화된 휴지 주소를 제공받아 다음 사용을 위해 오류 검사한 후 상기 휴지 주소 발생부로 인가하는 주소 검사부로 구성함을 특징으로 하는 공통 메모리 스위치에서 셀 그룹 처리장치.
  9. 입출력포트가 그룹화되고, 상기 그룹화에 따른 그룹화 정보를 저장하는 그룹 정보 메모리를 구비한 공통 메모리 스위치의 그룹 스위칭 방법에 있어서,
    스위치 모듈의 초기화시 초기 그룹화 정보를 프로세서로부터 제공받아 상기 그룹 정보 메모리에 저장하는 제1과정과,
    입력포트를 통해 인가되는 셀들을 입력 순서에 의해 다중화 한 후 각 셀의 헤드에 대해 유효 셀 검사를 수행하여 유효 확인신호와 함께 상기 셀이 출력될 출력포트에 대응하여 쓰기 요구 신호를 발생하는 제2과정과,
    상기 유효 확인신호에 의해 셀을 저장할 휴지 주소를 순차적으로 할당하여 상기 할당된 휴지 주소에 상기 유효 확인신호에 대응하는 셀을 저장하는 제3과정과,
    상기 쓰기 요구 신호에 대응하는 그룹 입출력포트의 그룹화 정보를 상기 그룹 정보 메모리에 의해 결정하여 출력하는 제4과정과,
    상기 쓰기 요구 신호가 인가될 때마다 상기 각 주소 버퍼들의 상태 신호에 의해 상기 제4과정에서 결정된 그룹화 정보에 대응하는 주소 버퍼를 인에이블 시키기 위한 쓰기 신호를 발생하여 상기 제3과정에서 할당된 휴지 주소를 저장하는 제5과정과,
    소정 주기로 상기 각 주소 버퍼에 대응하는 읽기 요구 신호를 발생하여 상기 읽기 요구 신호가 인가될 때마다 상기 각 주소 버퍼들의 상태 신호에 의해 상기 그룹화 정보에 대응하는 주소 버퍼를 인에이블 시키기 위한 읽기 신호를 발생하여 해당 휴지 주소를 출력하는 제6과정과,
    상기 읽기 신호에 의해 각 주소 버퍼로부터 읽혀진 휴지 주소들을 다중화 하여 출력하고, 상기 다중화되어 출력된 휴지 주소에 의해 상기 공통 메모리의 해당 주소에 저장된 셀을 출력하는 제7과정과,
    상기 공통 메모리로부터 출력되는 셀들을 역다중화 하여 출력하는 제8과정과,
    상기 제7과정에서 다중화되어 출력된 휴지 주소를 제공받아 다음 사용을 위해 오류 검사한 후 상기 제3과정에서 재 할당될 수 있도록 하는 제9과정으로 이루어짐을 특징으로 하는 공통 메모리 스위치에서 셀 그룹 처리방법.
KR1019980048174A 1998-11-11 1998-11-11 공통 메모리 스위치에서 셀 그룹 처리장치 및 그 처리방법 KR100273641B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980048174A KR100273641B1 (ko) 1998-11-11 1998-11-11 공통 메모리 스위치에서 셀 그룹 처리장치 및 그 처리방법
CNB99128111XA CN1158895C (zh) 1998-11-11 1999-11-11 用于处理公共存储器开关中的单元组的设备和方法
JP32123499A JP3369133B2 (ja) 1998-11-11 1999-11-11 共通メモリスイッチにおけるセルグループ処理装置及びその方法
US09/439,572 US6466590B1 (en) 1998-11-11 1999-11-12 Device and method for processing cell group in a common memory switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980048174A KR100273641B1 (ko) 1998-11-11 1998-11-11 공통 메모리 스위치에서 셀 그룹 처리장치 및 그 처리방법

Publications (2)

Publication Number Publication Date
KR20000031910A true KR20000031910A (ko) 2000-06-05
KR100273641B1 KR100273641B1 (ko) 2000-12-15

Family

ID=19557840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980048174A KR100273641B1 (ko) 1998-11-11 1998-11-11 공통 메모리 스위치에서 셀 그룹 처리장치 및 그 처리방법

Country Status (4)

Country Link
US (1) US6466590B1 (ko)
JP (1) JP3369133B2 (ko)
KR (1) KR100273641B1 (ko)
CN (1) CN1158895C (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741616B1 (en) * 2000-10-05 2004-05-25 Sun Microsystems, Inc. Switch fabric for asynchronously transferring data within a circuit
US6882645B2 (en) * 2001-03-13 2005-04-19 Sun Microsystems, Inc. Apparatus and method for sequencing memory operations in an asynchronous switch fabric
US7957275B2 (en) * 2004-09-09 2011-06-07 Jinsalas Solutions, Llc Queuing system
JP4364897B2 (ja) * 2006-11-09 2009-11-18 シャープ株式会社 データ転送装置
US8214562B2 (en) * 2008-02-14 2012-07-03 International Business Machines Corporation Processing of data to perform system changes in an input/output processing system
US8312189B2 (en) * 2008-02-14 2012-11-13 International Business Machines Corporation Processing of data to monitor input/output operations
US8117347B2 (en) 2008-02-14 2012-02-14 International Business Machines Corporation Providing indirect data addressing for a control block at a channel subsystem of an I/O processing system
US9052837B2 (en) 2008-02-14 2015-06-09 International Business Machines Corporation Processing communication data in a ships passing condition
US8478915B2 (en) 2008-02-14 2013-07-02 International Business Machines Corporation Determining extended capability of a channel path
US7890668B2 (en) 2008-02-14 2011-02-15 International Business Machines Corporation Providing indirect data addressing in an input/output processing system where the indirect data address list is non-contiguous
US7941570B2 (en) 2008-02-14 2011-05-10 International Business Machines Corporation Bi-directional data transfer within a single I/O operation
US8332542B2 (en) 2009-11-12 2012-12-11 International Business Machines Corporation Communication with input/output system devices
US8677027B2 (en) 2011-06-01 2014-03-18 International Business Machines Corporation Fibre channel input/output data routing system and method
US9021155B2 (en) * 2011-06-01 2015-04-28 International Business Machines Corporation Fibre channel input/output data routing including discarding of data transfer requests in response to error detection
US8738811B2 (en) 2011-06-01 2014-05-27 International Business Machines Corporation Fibre channel input/output data routing system and method
US8583988B2 (en) 2011-06-01 2013-11-12 International Business Machines Corporation Fibre channel input/output data routing system and method
US8364853B2 (en) 2011-06-01 2013-01-29 International Business Machines Corporation Fibre channel input/output data routing system and method
US8364854B2 (en) 2011-06-01 2013-01-29 International Business Machines Corporation Fibre channel input/output data routing system and method
US8549185B2 (en) 2011-06-30 2013-10-01 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8312176B1 (en) 2011-06-30 2012-11-13 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8473641B2 (en) 2011-06-30 2013-06-25 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8346978B1 (en) 2011-06-30 2013-01-01 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US9007089B2 (en) * 2012-10-21 2015-04-14 Ememory Technology Inc. Integrated circuit design protecting device and method thereof
US8990439B2 (en) 2013-05-29 2015-03-24 International Business Machines Corporation Transport mode data transfer between a channel subsystem and input/output devices
CN105656804B (zh) * 2014-11-20 2019-12-24 中兴通讯股份有限公司 一种报文处理方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117420A (en) * 1987-04-27 1992-05-26 Thinking Machines Corporation Method and apparatus for routing message packets
SE470039B (sv) 1992-03-17 1993-10-25 Ellemtel Utvecklings Ab Sätt att i en paketväljare åstadkomma länkgruppering
US5452297A (en) * 1993-12-20 1995-09-19 At&T Corp. Access switches for large ATM networks
JPH07321795A (ja) 1994-05-20 1995-12-08 Nec Corp バッファアドレス管理方法
KR100194590B1 (ko) * 1996-10-22 1999-06-15 이계철 공유버퍼형 atm 스위치에서의 휴지주소 제어장치
JPH10294740A (ja) 1997-04-21 1998-11-04 Oki Electric Ind Co Ltd 共有メモリ形ａｔｍスイッチ装置

Also Published As

Publication number Publication date
CN1158895C (zh) 2004-07-21
JP2000151615A (ja) 2000-05-30
JP3369133B2 (ja) 2003-01-20
US6466590B1 (en) 2002-10-15
CN1269687A (zh) 2000-10-11
KR100273641B1 (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
KR100273641B1 (ko) 공통 메모리 스위치에서 셀 그룹 처리장치 및 그 처리방법
US5500851A (en) Fixed-length packet switching system adapted for function test
US6205523B1 (en) Memory access with plural memories written with the same data
JPH03149936A (ja) 通信切替素子
CN86107763B (zh) 具有相邻地址空间的存贮器系统
JPH02263260A (ja) メモリアクセススイッチネットワーク
KR960027730A (ko) 비동기 전달모드(atm)망에서 비연결형 데이타 서비스 제공을 위한 비연결형 서버
JP3703518B2 (ja) 連想メモリシステム
EP0504710B1 (en) Cross-point type switch using common memories
KR100226540B1 (ko) Atm 스위치의 어드레스 생성 회로
US5995507A (en) ATM cell multiplexing apparatus
US4500986A (en) Asymmetrical time division matrix apparatus
US6731636B1 (en) Scheduler using small sized shuffle pattern in ATM network
JPH04281641A (ja) スイッチ制御装置
WO2002023811A2 (en) Expandable router
CN100428724C (zh) 动态时分交换装置及方法
EP0862117A1 (en) Interfacing device to replace M sets of bits out of N sets of bits, control unit and logical cell
JP3549224B2 (ja) Ａｔｍスイッチ装置
KR100287908B1 (ko) 사설 교환기의 셀 스위치 시스템
JP2845781B2 (ja) メモリ書き込み制御回路
US6465989B1 (en) Apparatus for integrating switch ports in an ATM switching system
JP2914289B2 (ja) 時分割スイッチの制御方式
JPH07107577A (ja) 時分割タイムスロット入替回路
JPH09162900A (ja) 共有メモリ形スイッチ装置
JPH10257077A (ja) Ｎビットセットからｍビットセットを抽出するためのインタフェース装置、制御ユニット、および論理セル

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100830

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee