KR20000027567A - 반도체 소자의 반사억제막 형성 방법 - Google Patents

반도체 소자의 반사억제막 형성 방법 Download PDF

Info

Publication number
KR20000027567A
KR20000027567A KR1019980045519A KR19980045519A KR20000027567A KR 20000027567 A KR20000027567 A KR 20000027567A KR 1019980045519 A KR1019980045519 A KR 1019980045519A KR 19980045519 A KR19980045519 A KR 19980045519A KR 20000027567 A KR20000027567 A KR 20000027567A
Authority
KR
South Korea
Prior art keywords
conductive material
material layer
film
gas
reflection layer
Prior art date
Application number
KR1019980045519A
Other languages
English (en)
Inventor
김수찬
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980045519A priority Critical patent/KR20000027567A/ko
Publication of KR20000027567A publication Critical patent/KR20000027567A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 반사억제막 형성 방법에 관한 것으로, 반도체 소자의 전극 또는 배선으로 사용되는 도전성 패턴을 형성하기 위한 노광 작업시 알루미늄이나 텅스텐과 같은 도전성 물질층의 높은 반사도를 제거하기 위한 반사억제막으로 실리콘옥시나이트라이드(SiON)를 사용한다. 기존의 티타늄나이트라이드(TiN) 반사억제막은 도전성 물질층의 물성에 따라 굴절률과 흡수계수의 값이 고정되기 때문에 도전성 물질층의 물성을 고려하여 증착 두께를 적절히 변화시켜 반사억제막으로서의 역할을 최적화시켰지만, 물성이 다른 도전성 물질층에 따라 최적의 증착 두께를 얻기가 어려운 문제가 있다. 본 발명의 실리콘옥시나이트라이드 반사억제막은 SiH4가스와 N2O 가스를 원료물질로하여 막의 조성이 SiO2: Si3N4: 비정질 Si = 30-80% : 10-30% : 10-40% 가 되도록 한다. 이러한 실리콘옥시나이트라이드 반사억제막은 도전성 물질층의 물성에 따라 굴절률과 흡수계수의 값이 일정 범위에서 가변되기 때문에, 도전성 물질층의 물성을 고려하지 않고 증착 두께를 200 내지 2000Å의 범위로 하더라도 반사억제막으로서의 역할을 최적화시킬 수 있다.

Description

반도체 소자의 반사억제막 형성 방법
본 발명은 반도체 소자의 반사억제막 형성 방법에 관한 것으로, 특히 반도체 소자의 전극 또는 배선으로 사용되는 도전성 패턴을 형성하기 위한 노광 작업시 알루미늄이나 텅스텐과 같은 도전성 물질층의 높은 반사도를 효과적으로 제거할 수 있는 반도체 소자의 반사억제막 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 전극 또는 배선으로 사용되는 도전성 패턴은 포토레지스트 물질을 알루미늄이나 텅스텐과 같은 도전성 물질층 상에 도포하고, 노광 공정 및 현상 공정으로 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 식각 마스크로 하여 도전성 물질층을 식각하여 형성된다. 그런데, 도전성 물질층은 물질 자체가 가진 도전성으로 인해 높은 반사도를 가지며, 결정화로 인한 그레인(grain)들의 불규칙한 방향성 및 굴곡으로 인해 노광 공정시 난반사에 기인한 노칭(notching) 현상을 일으켜 원하는 포토레지스트 패턴을 얻기 어렵고, 그 결과 원하는 도전성 패턴을 얻을 수 없게된다. 도전성 패턴의 선폭이 포토레지스트 패턴의 노칭 현상을 무시할 정도로 클 경우에는 문제가 되지 않지만, 최근 반도체 소자가 고집적화 및 축소화되어 감에 따라 도전성 패턴의 선폭이 줄어들고 있는 시점에서 포토레지스트 패턴의 노칭 현상은 도전성 패턴의 단선 또는 단락 현상을 유발시키는 문제를 야기시키게 된다.
이러한 문제를 해결하기 위하여, 도전성 물질층 상에 반사억제막을 적용시키고 있다. 반사억제막은 막의 위쪽과 아래쪽에서 반사되는 빛을 서로 반파장 만큼 위상 변화시켜 서로 상쇄 간섭을 일으키게 하여 포토레지스트에서의 빛의 세기를 감소시키거나 억제시키는 역할을 한다. 반사억제막으로써 가져야되는 광학적 성질에는 굴절률, 흡수계수 및 증착막의 두께가 있는데, 반사억제막으로서의 역할을 최적화시키기 위해서는 반사억제막의 굴절률, 흡수계수 및 증착 두께를 고려하여야 한다.
종래에는, 도 1a에 도시된 바와 같이, 도전성 물질층(14)상에 티타늄나이트라이드(TiN)를 증착하여 반사억제막(15)으로 사용한다. 도전성 물질층(14)은 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 기판(11) 상의 층간 절연막(12) 상에 형성된다. 층간 절연막(12)과 도전성 물질층(14) 사이에는 장벽 금속층(barrier metal; 13)이 형성될 수도 있다. 도전성 물질층(14) 상에 포토레지스트층(16)을 도포한다. 도전성 물질층(14)의 선택된 부분을 식각하여 반도체 소자의 전극이나 배선으로 사용하기 위하여, 도 1b의 사진에 나타난 바와 같이, 노광 공정 및 현상 공정으로 포토레지스트 패턴(160)을 형성하는데, 포토레지스트 패턴(160)에는 노치(notch; 160A), 티닝(thinning; 160B) 및 탑 로스(top loss; 160C) 현상이 발생된다. 이러한 현상이 발생되는 것은 티타늄나이트라이드 반사억제막(15)이 도전성 물질층(14)으로부터 반사되는 빛을 효과적으로 억제하지 못한 결과이다. 이러한 현상은 도전성 패턴의 선폭이 줄어들수록 심화되며, 더욱이 반도체 소자의 고집적화 및 축소화를 실현하기 위해 DUV 이하의 짧은 파장을 적용할 경우 도전성 물질층(14)의 반사도는 더욱 증가되어 이러한 현상은 더욱 심화되어, 도전성 패턴의 단선 또는 단락 현상을 유발시키는 문제를 야기시키게 된다.
도 1c는 도전성 물질층(14)이 텅스텐으로 형성되고, 티타늄나이트라이드 반사억제막(15)이 300Å의 두께로 증착된 경우 입사하는 파장에 대한 반사도를 측정한 그래프이다. 그래프에 나타난 바와 같이, 티타늄나이트라이드 반사억제막(15)은 입사 파장에 따라 0.1-0.2의 반사도를 가지며, 특히 파장이 248nm 근처에서 비교적 높은 반사도를 가진다. 이는 DUV 파장 영역에서 효과적으로 텅스텐으로부터의 반사 빛을 억제하지 못함을 의미한다.
한편, 티타늄나이트라이드 반사억제막(15)은 굴절률과 흡수계수의 값이 고정되기 때문에 노광파장 및 도전성 물질층(14)의 물성에 따라서 반사억제막으로써의 역할을 최적화하는데 한계가 있다. 즉, 티타늄나이트라이드 반사억제막(15)은 그 증착 두께로만 반사억제막 역할을 최적화하여야 하는데, 도전성 물질층(14)의 물성에 따라 최적의 증착 두께를 얻기가 어려운 문제가 있다.
상술한 바와 같이, 티타늄나이트라이드 반사억제막(15)은 도전성 물질층(14)의 물성에 따라 최적의 증착 두께를 얻기 어려울 뿐만 아니라, 최적의 증착 두께를 얻었다 하더라도 비교적 높은 반사도(0.1-0.2)를 갖기 때문에 초미세 선폭을 갖는 도전성 패턴을 형성하는데 한계가 있어, 소자의 고집적화 및 축소화를 실현할 수 없는 문제가 있다.
따라서, 본 발명은 알루미늄이나 텅스텐과 같은 도전성 물질층의 물성 및 노광파장에 관계없이 도전성 물질층의 높은 반사도를 효과적으로 제거할 수 있는 반도체 소자의 반사억제막 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 반사억제막 형성 방법은 반도체 소자의 전극 또는 배선을 형성하기 위한 도전성 물질층상에 SiH4가스와 N2O 가스를 원료물질로하여 막의 조성이 SiO2: Si3N4: 비정질 Si = 30-80% : 10-30% : 10-40% 가 되는 실리콘옥시나이트라이드 반사억제막을 증착하는 것을 특징으로 한다.
도 1a는 종래 티타늄나이트라이드 반사억제막을 갖는 반도체 소자의 단면도.
도 1b는 도 1a의 구조에서 포토레지스트 패턴을 형성한 상태의 사진.
도 1c는 도 1a의 구조에서 입사하는 파장에 대한 티타늄나이트라이드 반사억제막의 반사도를 측정한 그래프.
도 2a는 본 발명의 실리콘옥시나이트라이드 반사억제막을 갖는 반도체 소자의 단면도.
도 2b는 도 2a의 구조에서 포토레지스트 패턴을 형성한 상태의 사진.
도 2c는 도 2a의 구조에서 입사하는 파장에 대한 실리콘옥시나이트라이드 반사억제막의 반사도를 측정한 그래프.
<도면의 주요 부분에 대한 부호의 설명>
11, 21: 기판 12, 22: 층간 절연막
13, 23: 장벽 금속층 14, 24: 도전성 물질층
15, 25: 반사억제막 16, 26: 포토레지스트층
160, 260: 포토레지스트 패턴
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2a는 본 발명의 실리콘옥시나이트라이드 반사억제막을 갖는 반도체 소자의 단면도이다.
도 2a를 참조하면, 반도체 소자의 전극이나 배선 형성에 사용되는 폴리실리콘, 금속-폴리사이드, 텅스텐 및 알루미늄 등으로 이루어진 도전성 물질층(24)상에 실리콘옥시나이트라이드(SiON)를 증착하여 반사억제막(25)으로 사용한다. 도전성 물질층(24)은 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 기판(21) 상의 층간 절연막(22) 상에 형성된다. 층간 절연막(22)과 도전성 물질층(24) 사이에는 장벽 금속층(23)이 형성될 수도 있다. 도전성 물질층(24) 상에 포토레지스트층(26)을 도포한다. 도전성 물질층(24)의 선택된 부분을 식각하여 반도체 소자의 전극이나 배선으로 사용하기 위하여, 도 2b의 사진에 나타난 바와 같이, 노광 공정 및 현상 공정으로 포토레지스트 패턴(260)을 형성하는데, 사진에 나타난 포토레지스트 패턴(260)에는 종래와는 달리 노치(notch), 티닝(thinning) 및 탑 로스(top loss) 현상이 발견되지 않는다. 이러한 현상이 발생되지 않는 것은 실리콘옥시나이트라이드 반사억제막(25)이 도전성 물질층(24)으로부터 반사되는 빛을 효과적으로 억제하고 있다는 반증이다.
본 발명의 실리콘옥시나이트라이드 반사억제막(25)은 플라즈마 증가 화학기상증착법(PECVD)으로 SiH4가스와 N2O 가스를 원료물질로하여 막의 조성이 SiO2: Si3N4: 비정질 Si = 30-80% : 10-30% : 10-40% 가 되도록 한다. 이러한 실리콘옥시나이트라이드 반사억제막(25)은 도전성 물질층(24)의 물성에 따라 굴절률과 흡수계수의 값이 일정 범위에서 가변되기 때문에, 도전성 물질층(24)의 물성을 고려하지 않고 증착 두께를 200 내지 2000Å의 범위로 하더라도 반사억제막으로서의 역할을 최적화시킬 수 있다. 실리콘옥시나이트라이드 반사억제막(25)의 굴절률은 248nm의 파장에서 1.8-2.2의 값을 갖고, 흡수계수는 248nm의 파장에서 0.3-1.5의 값을 갖는다.
도 2c는 도전성 물질층(24)은 텅스텐으로 형성되고, 실리콘옥시나이트라이드 반사억제막(25)은 248nm에서 흡수계수 0.6, 굴절률 2.0을 가지며, 300Å의 두께로 증착된 경우 입사하는 파장에 대한 반사도를 측정한 그래프이다. 그래프에 나타난 바와 같이, 본 발명의 실리콘옥시나이트라이드 반사억제막(25)은 450nm 이하의 입사 파장에서 0.1 이하의 반사도를 가지며, 이는 종래 티타늄나이트라이드 반사억제막(15)이 450nm 이하의 파장에서 0.1-0.2 범위의 반사도를 가지는 것에 비교하여 매우 낮은 수치이다. 통상적으로 노광 공정에 사용되는 광원으로는 G-line(436nm의 파장), i-line(365nm의 파장), 브로드 밴드(broad band; 350-400nm의 파장), DUV(245-252nm의 파장), KrF 엑시머 레이저(248nm의 파장), ArF 엑시머 레이저(193nm의 파장)등이 사용되는데, 특히 256M 급 이상의 고집적 소자를 제조할 때 적용되는 DUV 파장 영역 이하에서도 실리콘옥시나이트라이드 반사억제막(25)은 낮은 반사도를 갖기 때문에 고집적 소자의 제조를 용이하게 할 수 있게 한다.
상술한 바와 같이, 본 발명은 반도체 소자의 전극 또는 배선으로 사용되는 도전성 패턴을 형성하기 위한 노광 작업시 도전성 물질층의 높은 반사도를 제거하기 위한 반사억제막으로 실리콘옥시나이트라이드를 사용하므로써, 도전성 물질층의 물성 및 노광파장에 관계없이 도전성 물질층의 높은 반사도를 효과적으로 제거할 수 있어, 소자의 고집적화 및 축소화를 실현할 수 있다.

Claims (4)

  1. 반도체 소자의 전극 또는 배선을 형성하기 위한 도전성 물질층상에 SiH4가스와 N2O 가스를 원료물질로하여 막의 조성이 SiO2: Si3N4: 비정질 Si = 30-80% : 10-30% : 10-40% 가 되는 실리콘옥시나이트라이드 반사억제막을 증착하는 것을 특징으로 하는 반도체 소자의 반사억제막 형성 방법.
  2. 제 1 항에 있어서,
    상기 SiH4가스와 N2O 가스의 유량 비율은 상기 반사억제막의 굴절률이 1.8-2.2의 값을 갖도록 조절함을 특징으로 하는 반도체 소자의 반사억제막 형성 방법.
  3. 제 1 항에 있어서,
    상기 SiH4가스와 N2O 가스의 유량 비율은 상기 반사억제막의 흡수계수가 0.3-1.5의 값을 갖도록 조절함을 특징으로 하는 반도체 소자의 반사억제막 형성 방법.
  4. 제 1 항에 있어서,
    상기 실리콘옥시나이트라이드 반사억제막은 플라즈마 증가 화학기상증착법으로 200 내지 2000Å의 범위로 증착하는 것을 특징으로 하는 반도체 소자의 반사억제막 형성 방법.
KR1019980045519A 1998-10-28 1998-10-28 반도체 소자의 반사억제막 형성 방법 KR20000027567A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045519A KR20000027567A (ko) 1998-10-28 1998-10-28 반도체 소자의 반사억제막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045519A KR20000027567A (ko) 1998-10-28 1998-10-28 반도체 소자의 반사억제막 형성 방법

Publications (1)

Publication Number Publication Date
KR20000027567A true KR20000027567A (ko) 2000-05-15

Family

ID=19555901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045519A KR20000027567A (ko) 1998-10-28 1998-10-28 반도체 소자의 반사억제막 형성 방법

Country Status (1)

Country Link
KR (1) KR20000027567A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009012546A1 (de) 2009-03-10 2010-09-23 X-Fab Semiconductor Foundries Ag Modifizierte Siliziumnitridschicht mit multivalentemn Eigenschaften zur Anwendung bei der Fertigung von fotoempfindlichen Bauelementen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009012546A1 (de) 2009-03-10 2010-09-23 X-Fab Semiconductor Foundries Ag Modifizierte Siliziumnitridschicht mit multivalentemn Eigenschaften zur Anwendung bei der Fertigung von fotoempfindlichen Bauelementen

Similar Documents

Publication Publication Date Title
KR100300258B1 (ko) 집적회로패턴을반도체기판상에형성하기위한방법및구조
JP3315345B2 (ja) 半導体装置の製造方法
US6297170B1 (en) Sacrificial multilayer anti-reflective coating for mos gate formation
US5710067A (en) Silicon oxime film
US5677111A (en) Process for production of micropattern utilizing antireflection film
JP3321100B2 (ja) 半導体デバイスにおける反射防止層の形成方法
US6037276A (en) Method for improving patterning of a conductive layer in an integrated circuit
US6133613A (en) Anti-reflection oxynitride film for tungsten-silicide substrates
US6153541A (en) Method for fabricating an oxynitride layer having anti-reflective properties and low leakage current
US6479401B1 (en) Method of forming a dual-layer anti-reflective coating
KR20000076943A (ko) Ｃｄ 제어를 개선시키는 ａｒｃ
JP2000106343A (ja) 半導体デバイスを製造するための方法
KR20000027567A (ko) 반도체 소자의 반사억제막 형성 방법
JPH07201990A (ja) パターン形成方法
JP3339156B2 (ja) 微細パターンの製造方法と半導体装置の製造方法
US6221558B1 (en) Anti-reflection oxynitride film for polysilicon substrates
JPH11162829A (ja) 半導体装置の製造方法
KR100242464B1 (ko) 반도체 소자의 반사 방지막 형성방법
JPH1131650A (ja) 反射防止膜、被処理基板、被処理基板の製造方法、微細パターンの製造方法、および半導体装置の製造方法
JP3257245B2 (ja) 微細パターンの形成方法
KR100326954B1 (ko) 반도체기기 제조방법
KR100532737B1 (ko) 반도체 제조 공정에서의 반사방지막 형성 방법
KR100555622B1 (ko) 반도체 소자의 반사방지막 형성 방법
JPH0855791A (ja) レジストパターン形成方法および反射防止膜形成方法
JPH0855790A (ja) レジストパターン形成方法および反射防止膜形成方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination