KR20000025679A

KR20000025679A - Method for fabricating capacitor of ferro electric ram

Info

Publication number: KR20000025679A
Application number: KR1019980042842A
Authority: KR
Inventors: 조준희
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1998-10-13
Filing date: 1998-10-13
Publication date: 2000-05-06

Abstract

PURPOSE: A method for fabricating a capacitor of a ferro electric RAM is provided to increase a capacitance of the capacitor and to be easy to process by etching a Pt layer used as a storage electrode and a Y-1 layer of a high dielectric film at the same time by use of a TiN hard mask as an etch mask. CONSTITUTION: In a method for fabricating a capacitor of a ferro electric RAM, an interlayer insulator film(10) having a storage electrode contact is formed on a semiconductor substrate in which a predetermined lower structure is formed. After sequentially forming a diffusion stop film, a Pt film for a lower electrode, a Y-1 film of a high dielectric film and a Pt film for an upper electrode, a TiN film for a hard mask is formed on the Pt film for the upper electrode. A hard mask(50a) is formed by etching the TiN film, and then the Pt film for the upper electrode, the high dielectric film and the Pt film for the lower electrode are simultaneously and excessively dry-etched by use of the hard mask as an etch mask.

Description

Capacitor Manufacturing Method of Ferroelectric Ram

본 발명은 FeRAM의 캐패시터 제조방법에 관한 것으로서, 특히 Pt/Y-1/Pt 적층구조의 캐패시터 제조공정시 TiN 하드 마스크를 식각마스크로 사용하여 상기 Pt/Y-1/Pt 적층구조를 동시에 식각함으로써 상기 적층구조 각각에 대한 식각마스크를 별도로 형성하지 않아도 되므로 공정을 용이하게 하고, 그에 따른 소자의 특성 및 신뢰성을 향상시킬 수 있는 기술에 관한 것이다.The present invention relates to a method of manufacturing a capacitor of FeRAM, and in particular, by using the TiN hard mask as an etching mask during the Pt / Y-1 / Pt stacked capacitor manufacturing process by simultaneously etching the Pt / Y-1 / Pt stacked structure Since the etching mask for each of the stacked structures does not need to be formed separately, the present invention relates to a technology capable of facilitating the process and improving the characteristics and reliability of the device.

일반적으로, 반도체소자의 고집적화가 증가됨에 따라 캐패시터의 고정전용량이 요구되고 있다. 이를 해결하기 위해 캐패시터의 유전상수가 높은 물질을 사용하거나 유전체막의 두께를 얇게 하거나 전하저장전극의 표면적을 증대시키는 방법 등이 대두되고 있다. 이를 해결하기 위한 방안 중의 하나로서 높은 유전상수를 갖는 물질을 적용하려는 시도가 이루어지고 있다.In general, as the high integration of semiconductor devices increases, a fixed capacitance of a capacitor is required. In order to solve this problem, a method of using a material having a high dielectric constant of a capacitor, reducing the thickness of a dielectric film, or increasing the surface area of a charge storage electrode has emerged. In order to solve this problem, attempts have been made to apply a material having a high dielectric constant.

상기와 같이 유전상수가 높은 물질인 강유전막은 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remainent polarization) 상태를 갖는 강유전체로 박막화하여 전원이 꺼진 상태에서도 데이타를 기억하는 비휘발성(nonvolatile)메모리인 FeRAM 소자 개발에 적용되고 있다.The ferroelectric film, which is a material having a high dielectric constant, is nonvolatile that stores data even when the power is turned off by thinning it into a ferroelectric having a dielectric constant ranging from several hundreds to thousands at room temperature and having two stable polarization states. It is applied to the development of FeRAM device which is a memory.

그러나, 상기와 같이 강유전막을 사용하는 경우 식각공정시 저장전극용 박막과의 식각선택비가 서로 다르기 때문에 여러번의 감광막 패턴형성공정 및 식각공정이 필요하게 되어 공정이 복잡하게 되는 문제점이 있다.However, when the ferroelectric film is used as described above, since the etching selectivity with the storage electrode thin film is different from each other during the etching process, a plurality of photoresist pattern forming processes and etching processes are required, which causes a complicated process.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 저장전극으로 사용되는 Pt막과 고유전막인 Y-1을 TiN 하드 마스크를 식각마스크로 사용하여 동시에 식각함으로써 공정을 용이하게 하고 그에 따른 캐패시터의 정전용량을 증대시키는 FeRAM의 캐패시터 제조방법을 제공하는데 그 목적이 있다.The present invention facilitates the process by simultaneously etching the Pt film used as the storage electrode and the high dielectric film Y-1 using a TiN hard mask as an etching mask to solve the above problems of the prior art, It is an object of the present invention to provide a method for manufacturing a capacitor of FeRAM that increases capacitance.

도 1 내지 도 4 는 본 발명에 따른 FeRAM의 캐패시터 제조방법을 도시한 단면도.1 to 4 are cross-sectional views showing a capacitor manufacturing method of FeRAM according to the present invention.

<도면의 주요부분에 대한 부호 설명><Description of Signs of Major Parts of Drawings>

10 : 절연막 20 : 하부전극용 Pt막10 Insulation film 20 Pt film for lower electrode

30 : 강유전막 40 : 상부전극용 Pt막30 ferroelectric film 40 Pt film for upper electrode

50 : 하드 마스크용 TiN막 50a : 하드 마스크50 TiN film for hard mask 50a Hard mask

60 : 감광막 패턴60: photosensitive film pattern

이상의 목적을 달성하기 위하여 본 발명에 따른 FeRAM의 캐패시터 제조방법은,In order to achieve the above object, a capacitor manufacturing method of FeRAM according to the present invention,

FeRAM의 캐패시터 제조방법에 있어서,In the capacitor manufacturing method of FeRAM,

소정의 하부구조물이 형성되어 있는 반도체기판 상부에 저장전극 콘택을 구비하는 층간절연막을 형성하는 공정과,Forming an interlayer insulating film having a storage electrode contact on the semiconductor substrate on which a predetermined lower structure is formed;

상기 저장전극 콘택과 접속되는 확산방지막, 하부전극용 Pt막, 고유전막인 Y-1 및 상부전극용 Pt막을 순차적으로 형성하는 공정과,Sequentially forming a diffusion barrier film, a lower electrode Pt film, a high dielectric film Y-1 and an upper electrode Pt film connected to the storage electrode contact;

상기 상부전극용 Pt막 상부에 하드 마스크용 TiN막을 형성하는 공정과,Forming a TiN film for a hard mask on the upper electrode Pt film;

상기 하드 마스크용 TiN막 상부에 캐패시터로 예정되는 부분을 보호하는 감광막 패턴을 형성하는 공정과,Forming a photoresist pattern on the TiN film for the hard mask to protect a portion intended as a capacitor;

상기 감광막 패턴을 식각마스크로 상기 하드 마스크용 TiN막을 식각하여 하드 마스크를 형성하는 공정과,Etching the hard mask TiN film using the photoresist pattern as an etching mask to form a hard mask;

상기 감광막 패턴을 제거하는 공정과,Removing the photoresist pattern;

상기 하드 마스크를 식각마스크로 사용하여 상기 상부전극용 Pt막, 고유전막 및 하부전극용 Pt막을 동시에 건식식각방법으로 식각하되 과도식각하는 공정과,Using the hard mask as an etching mask and simultaneously etching the upper electrode Pt film, the high-k dielectric film, and the lower electrode Pt film by dry etching;

상기 하드 마스크를 제거하는 공정을 포함하는 것을 특징으로 한다.And removing the hard mask.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 4 는 본 발명에 따른 FeRAM의 캐패시터 제조방법을 도시한 단면도이다.1 to 4 are cross-sectional views showing a capacitor manufacturing method of FeRAM according to the present invention.

먼저, 반도체기판(도시않됨) 상에 소자분리 산화막(도시않됨)과 게이트 절연막(도시않됨)을 형성하고, 게이트 전극(도시않됨)과 소오스/드레인전극(도시않됨)으로 구성되는 모스 전계효과 트랜지스터를 형성하고 전체표면을 평탄화시킨 후, 상기 구조 상부에 저장전극 콘택 플러그를 구비하는 절연막(10)을 형성한다.First, an MOS field effect transistor is formed on a semiconductor substrate (not shown), and a device isolation oxide film (not shown) and a gate insulating film (not shown) are formed and a gate electrode (not shown) and a source / drain electrode (not shown) are formed. After forming and planarizing the entire surface, an insulating film 10 having a storage electrode contact plug is formed on the structure.

다음, 상기 절연막(10) 상부에 확산방지막(도시않됨)을 형성하고, 상기 확산방지막 상부에 하부전극용 Pt막(20)을 1500∼2500Å 두께로 형성하고, 상기 하부전극용 Pt막(20) 상부에 Y-1(SrBi₂Ta₂O₉)을 사용하여 강유전막(30)을 1500∼2500Å 두께로 형성한다.Next, a diffusion barrier layer (not shown) is formed on the insulating layer 10, and a lower electrode Pt layer 20 is formed to a thickness of 1500 to 2500 μm on the diffusion barrier layer, and the lower electrode Pt layer 20 is formed. The ferroelectric film 30 is formed to a thickness of 1500 to 2500 Å using Y-1 (SrBi ₂ Ta ₂ O ₉ ) on the top.

그 다음, 상기 강유전막(30) 상부에 상부전극용 Pt막(40)을 1500∼2000Å 두께로 형성한다.Next, an upper electrode Pt film 40 is formed on the ferroelectric film 30 to a thickness of 1500 to 2000 Å.

다음, 상기 상부전극용 Pt막(40) 상부에 하드 마스크용 TiN막(50)을 700∼900Å 두께로 형성한다.Next, a hard mask TiN film 50 is formed on the upper electrode Pt film 40 to a thickness of 700 to 900 Å.

그 다음, 상기 하드 마스크용 TiN막(50) 상부에 전하저장전극으로 예정되는 부분을 보호하는 감광막 패턴(60)을 0.8∼1.0㎛ 두께로 형성한다. (도 1참조)Next, a photoresist pattern 60 is formed on the hard mask TiN film 50 to protect a portion of the hard mask TiN film 50 having a thickness of 0.8 to 1.0 μm. (See Fig. 1)

그 후, 상기 감광막 패턴(60)을 식각마스크로 사용하여 상기 하드 마스크용 TiN막(50)을 건식식각하여 하드 마스크(50a)를 형성하고, 상기 감광막 패턴(60)을 제거한다. 이때, 상기 건식식각공정은 Ar가스 20∼50sccm과 Cl₂5∼15sccm의 혼합가스를 사용하여 실시한다. (도 2참조)Thereafter, the hard mask TiN film 50 is dry-etched using the photoresist pattern 60 as an etching mask to form a hard mask 50a, and the photoresist pattern 60 is removed. At this time, the dry etching process is performed using a mixed gas of Ar gas 20-50 sccm and Cl ₂ 5-15 sccm. (See Fig. 2)

다음, 상기 하드 마스크(50a)를 식각마스크로 사용하여 상기 상부전극용 Pt막(40), 고유전막(30) 및 하부전극용 Pt막(20)을 순차적으로 건식식각하되 30∼40% 범위에서 과도식각하여 캐패시터를 형성한다. 이때, 상기 과도식각공정으로 상기 확산방지막이 제거된다.Next, using the hard mask 50a as an etching mask, the upper electrode Pt film 40, the high dielectric film 30, and the lower electrode Pt film 20 are sequentially dry-etched, but in the range of 30 to 40%. Overetch to form a capacitor. In this case, the diffusion barrier is removed by the transient etching process.

상기 건식식각공정은 3∼5mTorr의 압력하에서 500∼700W의 소오스 파워(source power)와 100∼200W의 바이어스 파워(bias power)로 O₂5∼15sccm과 Cl₂5∼15sccm의 혼합가스를 사용하여 실시한다. 또한, 상기 건식식각공정은 챔버의 전극온도(chamber electrode temperature) 및 벽온도(wall temperature)는 70∼80℃의 고온 공정을 적용한다. (도 3참조)The dry etching process uses a mixed gas of O ₂ 5-15 sccm and Cl ₂ 5-15 sccm at a source power of 500 to 700 W and a bias power of 100 to 200 W under a pressure of 3 to ₅ mTorr. Conduct. In the dry etching process, a chamber electrode temperature and a wall temperature of a chamber are applied at a high temperature of 70 to 80 ° C. (See Fig. 3)

그 다음, 상기 TiN막 패턴으로 형성된 하드 마스크(50a)를 제거한다. (도 4참조)Next, the hard mask 50a formed with the TiN film pattern is removed. (See Fig. 4)

이상에서 설명한 바와 같이 본 발명에 따른 FeRAM의 캐패시터 제조방법은, 캐패시터를 형성하는 하부전극/유전막/상부전극의 Pt/Y-1(SrBi₂Ta₂O₉)/Pt 적층구조를 TiN 하드 마스크를 사용하여 식각함으로써 식각선택비를 향상시켜 상기 적층구조를 각각의 마스크를 사용하지 않고도 동시에 식각할 수 있기 때문에 공정을 용이하게 하고 캐패시터의 정전용량을 증가시켜 그에 따른 반도체소자의 고집적화를 가능하게 하는 이점이 있다.As described above, in the FeRAM capacitor manufacturing method according to the present invention, the Pt / Y-1 (SrBi ₂ Ta ₂ O ₉ ) / Pt stack structure of the lower electrode / dielectric film / upper electrode forming the capacitor is formed of a TiN hard mask. By using the etching process to improve the etch selectivity, the laminated structure can be etched at the same time without using each mask, thereby facilitating the process and increasing the capacitance of the capacitor, thereby enabling high integration of semiconductor devices. There is this.

Claims

In the capacitor manufacturing method of FeRAM,

Forming an interlayer insulating film having a storage electrode contact on the semiconductor substrate on which a predetermined lower structure is formed;

Sequentially forming a diffusion barrier film, a lower electrode Pt film, a high dielectric film Y-1 and an upper electrode Pt film connected to the storage electrode contact;

Forming a TiN film for a hard mask on the upper electrode Pt film;

Forming a photoresist pattern on the TiN film for the hard mask to protect a portion intended as a capacitor;

Etching the hard mask TiN film using the photoresist pattern as an etching mask to form a hard mask;

Removing the photoresist pattern;

Using the hard mask as an etching mask and simultaneously etching the upper electrode Pt film, the high-k dielectric film, and the lower electrode Pt film by dry etching;

Capacitor manufacturing method of FeRAM comprising the step of removing the hard mask.

The method of claim 1,

The hard mask TiN is a method of manufacturing a capacitor of FeRAM characterized in that the dry etching using a mixed gas of Ar gas 20-50sccm and Cl ₂ 5-15sccm using the photoresist pattern as an etching mask.

The method of claim 1,

The dry etching process using the hard mask as an etching mask is performed using a mixed gas of O ₂ 5-15 sccm and Cl ₂ 5-15 sccm.

The method of claim 3, wherein

Wherein the dry etching process is performed using a source power of 500 to 700 W and a bias power of 100 to 200 W under a pressure of 3 to 5 mTorr.

The method of claim 3, wherein

The dry etching process is a capacitor manufacturing method of FeRAM, characterized in that performed at the chamber electrode temperature and wall temperature range of 70 ~ 80 ℃.

The method of claim 1,

The transient etching process is a capacitor manufacturing method of FeRAM, characterized in that carried out in 30 to 40% range.

The method of claim 6,

And the diffusion barrier layer is removed by the transient etching process.