KR100353807B1 - A method for forming lower electrode of high dielectrics capacitor - Google Patents
A method for forming lower electrode of high dielectrics capacitor Download PDFInfo
- Publication number
- KR100353807B1 KR100353807B1 KR1019990064087A KR19990064087A KR100353807B1 KR 100353807 B1 KR100353807 B1 KR 100353807B1 KR 1019990064087 A KR1019990064087 A KR 1019990064087A KR 19990064087 A KR19990064087 A KR 19990064087A KR 100353807 B1 KR100353807 B1 KR 100353807B1
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- film
- forming
- silicon oxide
- hard mask
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Abstract
본 발명은 반도체 제조기술에 관한 것으로, 특히 탄탈륨 산화막(Ta2O5), (Ba, Sr)TiO3(BST)등의 고유전 물질을 유전체막으로 사용하는 고집적 메모리 소자의 캐패시터 하부전극 형성 공정에 관한 것이며, 실리콘 산화막을 하드 마스크로 사용하면서 하부전극 물질과 하드 마스크간의 접착력 문제 및 층간절연막의 손실 문제를 해결할 수 있는 고유전체 캐패시터의 하부전극 형성방법을 제공하는데 그 목적이 있다. 본 발명의 특징적인 고유전체 캐패시터의 하부전극 형성방법은, 층간절연막 및 적어도 그 상부에 제공되는 확산방지막이 형성된 기판 전체 구조 상부에 하부전극용 금속막을 형성하는 단계; 상기 하부전극용 금속막 상부에 차례로 적층된 제1TiN막 및 실리콘산화막의 하드마스크 패턴을 형성하는 단계; 상기 하드 마스크 패턴을 식각 마스크로 하여 상기 하부전극용 금속막을 패터닝하되, 상기 확산방지막이 잔류하도록 하는 단계; 상기 실리콘산화막을 제거하는 단계; 및 잔류하는 상기 확산방지막 및 상기 제1TiN막을 제거하는 단계를 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing technology. In particular, a process of forming a capacitor lower electrode of a highly integrated memory device using a high dielectric material such as tantalum oxide (Ta 2 O 5 ), (Ba, Sr) TiO 3 (BST) as a dielectric film The present invention relates to a method of forming a lower electrode of a high dielectric capacitor capable of solving a problem of adhesion between a lower electrode material and a hard mask and a loss of an interlayer insulating layer while using a silicon oxide film as a hard mask. A method of forming a lower electrode of a characteristic high-k dielectric capacitor according to the present invention includes forming a lower electrode metal film on an entire substrate structure having an interlayer insulating film and at least a diffusion barrier provided thereon; Forming a hard mask pattern of a first TiN film and a silicon oxide film sequentially stacked on the lower electrode metal film; Patterning the metal layer for the lower electrode using the hard mask pattern as an etching mask, wherein the diffusion barrier layer remains; Removing the silicon oxide film; And removing the remaining diffusion barrier film and the first TiN film.
Description
본 발명은 반도체 제조기술에 관한 것으로, 특히 탄탈륨 산화막(Ta2O5), (Ba, Sr)TiO3(BST)등의 고유전 물질을 유전체막으로 사용하는 고집적 메모리 소자의캐패시터 하부전극 형성 공정에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing technology. In particular, a process of forming a capacitor lower electrode of a highly integrated memory device using a high dielectric material such as tantalum oxide (Ta 2 O 5 ) or (Ba, Sr) TiO 3 (BST) as a dielectric film It is about.
현재 반도체 메모리 소자는 크게 RAM(Random Access Memory)과 ROM(Read only Memory)로 구분할 수가 있다. 특히, RAM은 다시 다이나믹램(Dynamic RAM, 이하 DRAM이라 칭함)과 스태틱램(Static RAM)으로 나뉘지며, 이 중에서도 DRAM은 1개의 트랜지스터(transister)와 1개의 캐패시터로 1개의 단위셀(unit cell)이 구성되어 집적도에서 가장 유리하기 때문에 메모리 시장을 주도하고 있다.Currently, semiconductor memory devices can be classified into random access memory (RAM) and read only memory (ROM). In particular, the RAM is divided into a dynamic RAM (hereinafter referred to as DRAM) and a static RAM. Among them, a DRAM is one unit cell with one transistor and one capacitor. This configuration is leading the memory market because it is most advantageous in density.
한편, 고집적화의 진전으로 3년에 메모리의 용량이 4배씩 증가되어 현재에는 256M이나 1G급 DRAM이 양산단계에 근접하고 있다.On the other hand, due to the progress of high integration, memory capacity has increased by four times in three years, and now 256M or 1G DRAM is approaching the mass production stage.
이와 같이 DRAM의 집적도가 높아질수록 메모리 셀의 면적은 256M DRAM의 경우 0.5㎛2, 셀의 기본구성요소 중의 하나인 캐패시터의 면적은 0.3㎛2이하로 작아져야 한다. 이러한 이유로 256M DRAM 이상에서는 종래의 반도체 공정에서 사용되는 기술이 한계를 보이기 시작하고 있다.As the integration degree of DRAM increases, the area of the memory cell should decrease to 0.5 μm 2 for 256M DRAM and the area of the capacitor, which is one of the basic components of the cell, to 0.3 μm 2 or less. For this reason, the technology used in the conventional semiconductor process is starting to show a limit above 256M DRAM.
즉, 64M DRAM에서 지금까지 사용되어 온 유전재료인 SiO2/Si3N4등을 사용하여 캐패시터를 제조할 경우 필요한 캐패시턴스를 확보하기 위해서는 박막의 두께를 최대한 얇게 하더라도 캐패시터가 차지하는 면적은 셀 면적의 6배가 넘어야 한다.In other words, in order to obtain the required capacitance when manufacturing a capacitor using SiO 2 / Si 3 N 4 , which is a dielectric material used in 64M DRAM, the area occupied by the capacitor is the cell area even though the thickness of the thin film is as thin as possible. It should be over six times.
이러한 이유로 캐패시턴스의 확보를 위해 그 표면적을 늘리는 방안이 제시되고 지금까지 이에 대한 연구가 계속되고 있다. 캐패시터의 하부전극 표면적을 증가시키기 위해서 3차원 구조의 스택 캐패시터 구조 또는 트렌치형 캐패시터 구조 또는 반구형 폴리실리콘막을 사용하는 기술 등 여러가지 기술이 제안된 바가 있다.For this reason, a method of increasing the surface area for securing the capacitance has been proposed and research on it has been continued until now. In order to increase the surface area of the lower electrode of the capacitor, various techniques have been proposed, such as a three-dimensional stack capacitor structure, a trench capacitor structure, or a technique using a hemispherical polysilicon film.
그러나, 256M DRAM 이상의 소자에서는 유전율이 낮은 SiO2/Si3N4계 유전물질로는 캐패시턴스를 늘이기 위해 더 이상 두께를 줄일 수도 없고, 표면적을 늘이기 위해 그 구조를 더 복잡하게 만드는 경우 공정과정이 너무 복잡하여 제조단가의 상승과 수율이 떨어지는 등의 문제점이 많다.However, in devices above 256M DRAM, the low dielectric constant SiO 2 / Si 3 N 4 -based dielectric material can no longer reduce the thickness to increase the capacitance, and the process is too much to make the structure more complex to increase the surface area. There are many problems such as increase in manufacturing cost and yield drop due to complexity.
이와 같은 문제점을 해결하기 위해서, 종래 SiO2/Si3N4계 유전물질(유전율≒7)에서 보다 높은 유전상수를 갖는 탄탈륨 산화막(Ta2O5), (Ba, Sr)TiO3등의 고유전 물질(유전율≒300)을 캐패시터의 유전체막으로 사용하는 고유전체 캐패시터가 제안 되었다.In order to solve this problem, inherent properties of tantalum oxide films (Ta 2 O 5 ), (Ba, Sr) TiO 3, etc., which have a higher dielectric constant than those of conventional SiO 2 / Si 3 N 4 based dielectric materials (dielectric constant: 7) A high-k dielectric capacitor has been proposed in which all materials (dielectric constant: 300) are used as the dielectric film of the capacitor.
그런데, 이와 같은 고유전물질의 유전상수는 캐패시터의 하부전극에 따라 크게 달라지게 되며, 지금까지의 연구결과로는 하부전극 재료로 백금(Pt), 이리듐(Ir) 등의 금속이 우수한 특성을 가진다고 알려져 있다. 그런데, 이러한 전극물질들을 용이하게 식각할 수 있는 기술이 아직까지 개발되지 않고 있다.However, the dielectric constant of such a high dielectric material varies greatly depending on the lower electrode of the capacitor. Previous studies have shown that metals such as platinum (Pt) and iridium (Ir) have excellent characteristics as the lower electrode material. Known. However, a technology for easily etching such electrode materials has not been developed yet.
이러한 물질들의 식각은 플라즈마 내에서 이온들의 강한 충격을 사용하는 스퍼터(sputter) 식각이 주 식각 메카니즘이므로 선택비가 낮기 때문에 감광막(photoresist)만으로는 식각선택비를 확보할 수 없다. 따라서, 별도의 하드 마스크(hard mask)가 요구되고 있다.Since the etching of these materials uses a strong impact of ions in the plasma, since the sputter etching is the main etching mechanism, the selectivity is low, and thus the etching selectivity alone cannot be obtained by photoresist. Therefore, a separate hard mask is required.
현재, 캐패시터 전극 패터닝을 위한 하드 마스크로 여러가지 물질들이 연구되고 있다. 그 중 여러공정에서 가장 널리 사용하고 있는 실리콘 산화막은 식각특성이 우수한 장점이 있는 반면, 하부전극 식각 완료 후 하드 마스크로 사용된 실리콘 산화막의 제거 시 하부층 산화막(층간절연막)의 손실이 유발되는 문제점을 가지고 있다. 또한, 실리콘 산화막과 백금, 이리듐과의 접촉상태가 대단히 불량하기 때문에 항상 리프팅(lifting)이 발생할 우려가 있다.Currently, various materials have been studied as hard masks for capacitor electrode patterning. The silicon oxide film, which is widely used in many processes, has the advantage of excellent etching characteristics, while the loss of the lower layer oxide film (interlayer insulation film) is caused when the silicon oxide film used as a hard mask is removed after the lower electrode etching is completed. Have. In addition, since the contact state between the silicon oxide film, platinum and iridium is very poor, there is a fear that lifting will always occur.
이러한 실리콘 산화막 사용에 따른 문제점을 해결하고자 하드 마스크의 재료로 TiN을 사용하려는 공정이 개발 중에 있으나, 이 공정 또한 TiN막을 두껍게 증착할 경우 TiN자체의 스트레스(stress)로 인하여 균열이 발생하기 때문에 얇은 두께로 적용해야 하는데, 이처럼 얇은 두께의 TiN막을 하드마스크로 적용하게 되면 하부전극 식각 시 TiN 패턴의 에지(edge)부분에서 손실을 유발하여 안정된 하부전극 패턴을 얻을 수 없는 결과를 초래하게 된다.In order to solve the problems caused by the use of the silicon oxide film, a process of using TiN as a material of a hard mask is under development, but this process also has a thin thickness because a crack is generated due to the stress of the TiN itself when the TiN film is thickly deposited. If a thin TiN film is applied as a hard mask, a loss may occur at the edge of the TiN pattern during etching of the lower electrode, resulting in a failure to obtain a stable lower electrode pattern.
또한, TiN을 하드 마스크로 사용하는 경우 하부전극 물질과의 식각선택비를 고려하여 케미컬(chemical)의 선정에도 제약이 따르는 문제점이 있다. 즉, TiN을 하드 마스크로 사용하는 경우 반드시, 산소(O2) 가스를 첨가하여 TiON으로 바꾸어 주는 과정을 거쳐야만 충분한 식각선택비를 얻을 수 있게 된다. 그러나, 이 산소 가스의 사용은 하부전극 물질의 식각특성을 감소시키는 문제점이 유발하게 된다.In addition, when TiN is used as a hard mask, there is a problem in that the selection of chemical is restricted in consideration of the etching selectivity with the lower electrode material. That is, in the case of using TiN as a hard mask, a sufficient etching selectivity may be obtained only by adding oxygen (O 2 ) gas to TiON. However, the use of this oxygen gas causes a problem of reducing the etching characteristics of the lower electrode material.
본 발명은 실리콘 산화막을 하드 마스크로 사용하면서 하부전극 물질과 하드 마스크간의 접착력 문제 및 층간절연막의 손실 문제를 해결할 수 있는 고유전체 캐패시터의 하부전극 형성방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method of forming a lower electrode of a high dielectric capacitor capable of solving a problem of adhesion between a lower electrode material and a hard mask and a loss of an interlayer insulating layer while using a silicon oxide film as a hard mask.
도1a 및 내지 도1e는 본 발명의 일실시예에 따른 하드 마스크를 사용한 캐패시터의 하부전극 형성 공정도.1A and 1E illustrate a process of forming a lower electrode of a capacitor using a hard mask according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
14 : 하부전극용 금속막14: metal film for the lower electrode
15 : TiN막15: TiN film
16 : 실리콘산화막16 silicon oxide film
상기 목적을 달성하기 위한 본 발명의 특징적인 고유전체 캐패시터의 하부전극 형성방법은, 층간절연막 및 적어도 그 상부에 제공되는 확산방지막이 형성된 기판 전체 구조 상부에 하부전극용 금속막을 형성하는 단계; 상기 하부전극용 금속막 상부에 차례로 적층된 제1TiN막 및 실리콘산화막의 하드마스크 패턴을 형성하는 단계; 상기 하드 마스크 패턴을 식각 마스크로 하여 상기 하부전극용 금속막을 패터닝하되, 상기 확산방지막이 잔류하도록 하는 단계; 상기 실리콘산화막을 제거하는 단계; 및 잔류하는 상기 확산방지막 및 상기 제1TiN막을 제거하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of forming a lower electrode of a high-k dielectric capacitor, comprising: forming a lower electrode metal film on an entire substrate structure on which an interlayer insulating film and at least a diffusion barrier film provided thereon are formed; Forming a hard mask pattern of a first TiN film and a silicon oxide film sequentially stacked on the lower electrode metal film; Patterning the metal layer for the lower electrode using the hard mask pattern as an etching mask, wherein the diffusion barrier layer remains; Removing the silicon oxide film; And removing the remaining diffusion barrier film and the first TiN film.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도1a 내지 도1e는 본 발명의 일실시예에 따른 하드 마스크를 사용한 캐패시터의 하부전극 형성공정을 도시한 도면이다.1A to 1E illustrate a process of forming a lower electrode of a capacitor using a hard mask according to an embodiment of the present invention.
본 발명의 일실시예는 먼저, 도1a에 도시된 바와 같이 소정의 하부층이 형성된 반도체 기판(10) 상부에 층간절연막(11)을 형성하고, 이를 선택식각하여 캐패시터의 하부전극 콘택을 위한 콘택홀을 형성한 후 폴리실리콘으로 상기 콘택홀을 매립하여 콘택 플러그(12)를 형성한다. 다음으로, 캐패시터 하부전극의 금속원소가 하부층으로 확산되는 것을 방지하기 위하여, 전체 구조물의 상부에 확산방지막으로TiN막(13)을 형성한다. 이때, TiN막(13)을 대신하여 TiAlN을 사용할 수도 있다.According to an embodiment of the present invention, first, as shown in FIG. 1A, an interlayer insulating layer 11 is formed on a semiconductor substrate 10 on which a predetermined lower layer is formed, and then selectively etched to form a contact hole for contacting a lower electrode of a capacitor. After forming the contact hole is filled with polysilicon to form a contact plug 12. Next, in order to prevent the metal element of the capacitor lower electrode from diffusing to the lower layer, the TiN film 13 is formed as a diffusion barrier on the entire structure. At this time, TiAlN may be used instead of the TiN film 13.
계속하여, TiN막(13)의 상부에 캐패시터 하부전극용 금속막(14)을 형성한다. 하부전극용 금속막(14)으로는 백금(Pt), 이리듐(Ir) 등을 사용한다.Subsequently, the capacitor lower electrode metal film 14 is formed on the TiN film 13. As the lower electrode metal film 14, platinum (Pt), iridium (Ir), or the like is used.
다음으로, 상기 하부전극용 금속막(14)과 이후 형성될 산화막(16)과의 접착특성을 위한 접착층 역할을 위해 200 ~ 600Å 정도의 얇은 TiN층(15)을 증착한 후 상기 TiN층(15) 상부에 하드 마스크용 실리콘 산화막(16)을 3000 ~ 6000Å 정도 증착한다. 이어서, 실리콘 산화막(16) 상부에 캐패시터 하부전극 마스크를 사용하여 감광막 패턴(17)을 형성한다.Next, the TiN layer 15 is deposited after the thin TiN layer 15 having a thickness of about 200 to 600 kW to serve as an adhesive layer for the adhesive property between the lower electrode metal layer 14 and the oxide layer 16 to be formed thereafter. The silicon oxide film 16 for the hard mask is deposited on the upper side of the layer). Subsequently, the photoresist pattern 17 is formed on the silicon oxide layer 16 by using a capacitor lower electrode mask.
다음으로, 도1b에 도시된 바와 같이 상기 감광막 패턴(17)을 식각마스크로 하여 상기 실리콘 산화막(16) 및 상기 TiN층(15)을 선택식각하여 하드 마스크 패턴을 형성한 후 상기 감광막 패턴(17)을 제거한다.Next, as shown in FIG. 1B, the silicon oxide layer 16 and the TiN layer 15 are selectively etched using the photoresist pattern 17 as an etch mask to form a hard mask pattern, and then the photoresist pattern 17 ).
다음으로, 도1c에 도시된 바와 같이 실리콘 산화막(16)을 식각 마스크로 하여 상기 하부전극용 금속막(14)을 선택식각한다. 이때의 식각방법으로는 플라즈마 건식식각법을 사용하는데, 이를 보다 구체적으로 살펴본다.Next, as shown in FIG. 1C, the lower electrode metal film 14 is selectively etched using the silicon oxide film 16 as an etching mask. At this time, the plasma dry etching method is used as an etching method, which will be described in more detail.
식각제로는 Cl2가스 및 Ar가스를 사용하여 식각공정을 수행하고, 하부전극용 금속막(14)의 식각이 완료되어 하부전극용 금속막(14)의 하부에 위치한 확산방지막(13)이 노출되는 시점을 종말점(endpoint)으로 하도록 설정한다. 이후, 잔류된 하부전극용 금속막(14)에 대한 과도식각(over etch) 수행 시 O2가스를 첨가시켜 노출된 확산방지막(13)을 구성하고 있는 TiN을 스퍼터에 대단히 안정한 물질인 TiON층(13a)으로 개질시킨다. 이때, TiAlN을 확산방지막으로 사용하는 경우에는 TiAlON이 형성된다. 이렇게 개질된 TiON층(13a)은 식각정지층의 역할을 수행하게 되어 하부층의 손실을 방지하게 된다.As the etchant, an etching process is performed using Cl 2 gas and Ar gas, and the etching of the lower electrode metal film 14 is completed to expose the diffusion barrier 13 located below the lower electrode metal film 14. Set the end point to be the end point. Subsequently, when performing overetch on the remaining lower electrode metal film 14, TiN layer constituting the exposed diffusion barrier layer 13 by adding O 2 gas is very stable to the sputtered TiON layer ( 13a). At this time, when TiAlN is used as the diffusion barrier, TiAlON is formed. The modified TiON layer 13a serves as an etch stop layer to prevent loss of the lower layer.
다음으로, 도1d에 도시된 바와 같이 HF 또는 BOE(Buffered Oxide Etchant)용액을 사용한 습식식각법으로 하부전극용 금속막(14) 식각 시 하드 마스크로 사용된 실리콘 산화막(16)을 제거한다.Next, as shown in FIG. 1D, the silicon oxide layer 16 used as the hard mask is removed by etching the lower electrode metal layer 14 by wet etching using HF or BOE (Buffered Oxide Etchant) solution.
마지막으로, 도1e에 도시된 바와 같이 CF계 가스를 사용한 플라즈마 건식식각법을 사용하여 상기 TiN층(15) 및 상기 TiON층(13a)을 제거한다. 이후, 통상의 고유전체 박막 및 상부전극 형성공정을 진행한다.Finally, as illustrated in FIG. 1E, the TiN layer 15 and the TiON layer 13a are removed using a plasma dry etching method using a CF-based gas. Thereafter, the process of forming a conventional high dielectric thin film and an upper electrode is performed.
상기 종래기술인 실리콘 산화막을 하드 마스크로 사용하는데 있어서 문제점으로 지적된 것은, 실리콘 산화막의 제거 시 하부의 층간절연막의 손실이 발생하는 것과 실리콘 산화막이 하부전극(백금, 이리듐 등)과 접착력이 떨어진다는 것이다.이에 본 발명은, 얇은 TiN막의 채용으로 실리콘 산화막의 접착력 저하에 따른 리프팅 문제를 해결하고, 실리콘 산화막 제거 시 하부층의 층간절연막이 노출되지 않도록 확산방지막을 잔류시켜 층간절연막의 손실을 방지하였다. 한편, 본 발명에서는 TiN을 실질적인 하드 마스크로 사용하지 않기 때문에 TiN 하드 마스크의 사용에 따른 하부전극 손실, 식각특성 저하 등의 문제점을 근본적으로 해결할 수 있다.The problem pointed out in using the conventional silicon oxide film as a hard mask is that loss of the lower interlayer insulating film occurs when the silicon oxide film is removed, and that the silicon oxide film has poor adhesion to the lower electrodes (platinum, iridium, etc.). In this regard, the present invention solves the lifting problem caused by the decrease in adhesion of the silicon oxide film by employing a thin TiN film, and prevents the loss of the interlayer insulating film by leaving the diffusion barrier so that the interlayer insulating film of the lower layer is not exposed when the silicon oxide film is removed. On the other hand, in the present invention, since TiN is not used as a practical hard mask, problems such as lower electrode loss and deterioration of etching characteristics due to the use of the TiN hard mask can be fundamentally solved.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
예컨대, 전술한 본 실시예에서는 TiN(또는 TiAlN) 확산방지막을 TiON(또는 TiAlON)으로 개질하는 경우를 일례로 들어 설명하였으나, 본 발명은 TiON(또는 TiAlON)으로의 개질없이 TiN(또는 TiAlN)을 잔류시킨 상태에서 실리콘 산화막을 제거할 수도 있다.For example, in the above-described embodiment, a case where the TiN (or TiAlN) diffusion barrier film is modified to TiON (or TiAlON) has been described as an example. However, the present invention provides TiN (or TiAlN) without modification to TiON (or TiAlON). The silicon oxide film may be removed in the remaining state.
본 발명은 실리콘 산화막 하드 마스크의 적용에 따른 층간절연막 손실 및 하부전극과의 접착력 저하를 완전히 해결하였으며, 이에 따라 안정된 하부전극 식각 특성을 확보할 수 있는 효과가 있다.The present invention has completely solved the interlayer insulating film loss and the adhesion deterioration with the lower electrode according to the application of the silicon oxide hard mask, thereby ensuring stable lower electrode etching characteristics.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064087A KR100353807B1 (en) | 1999-12-28 | 1999-12-28 | A method for forming lower electrode of high dielectrics capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064087A KR100353807B1 (en) | 1999-12-28 | 1999-12-28 | A method for forming lower electrode of high dielectrics capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010061591A KR20010061591A (en) | 2001-07-07 |
| KR100353807B1 true KR100353807B1 (en) | 2002-09-26 |
Family
ID=19631405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990064087A KR100353807B1 (en) | 1999-12-28 | 1999-12-28 | A method for forming lower electrode of high dielectrics capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100353807B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474592B1 (en) * | 2002-06-28 | 2005-03-10 | 주식회사 하이닉스반도체 | method for fabricating capacitor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306871A (en) * | 1995-04-28 | 1996-11-22 | Sony Corp | Manufacture of dielectric capacitor |
| KR100224660B1 (en) * | 1996-06-17 | 1999-10-15 | 윤종용 | Forming method of pt-poly si gate |
-
1999
- 1999-12-28 KR KR1019990064087A patent/KR100353807B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306871A (en) * | 1995-04-28 | 1996-11-22 | Sony Corp | Manufacture of dielectric capacitor |
| KR100224660B1 (en) * | 1996-06-17 | 1999-10-15 | 윤종용 | Forming method of pt-poly si gate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010061591A (en) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3720434B2 (en) | Capacitor using high dielectric constant material and manufacturing method thereof | |
| KR20050064034A (en) | Method for forming bit-line of semiconductor device | |
| JPH0821695B2 (en) | Highly integrated semiconductor memory device and manufacturing method thereof | |
| US6054391A (en) | Method for etching a platinum layer in a semiconductor device | |
| JPH11345944A (en) | Dram cell capacitor and manufacture thereof | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| KR100772777B1 (en) | Semiconductor device and method for forming the same | |
| KR100353807B1 (en) | A method for forming lower electrode of high dielectrics capacitor | |
| KR100190055B1 (en) | White electrode manufacturing method of semiconductor device | |
| US6558999B2 (en) | Method for forming a storage electrode on a semiconductor device | |
| KR100369868B1 (en) | A forming method for storage node of semiconductor device | |
| KR100948092B1 (en) | Method for forming capacitor in semiconductor device | |
| KR100329746B1 (en) | Method for forming bottom electrode of capacitor | |
| KR0165409B1 (en) | Capacitor of semiconductor device and its manufacturing method | |
| KR100390846B1 (en) | Method for fabricating semiconductor device | |
| KR20040002277A (en) | Manufacturing method storage node of semiconductor device | |
| KR20000042489A (en) | Method for making storage electrode of semiconductor device | |
| KR20040001948A (en) | Method for fabricating capacitor in semiconductor device | |
| KR20040060139A (en) | Method for fabricating capacitor of semiconductor device | |
| KR20040059803A (en) | Method of manufacturing capacitor for semiconductor device | |
| KR20030002885A (en) | Method for fabricating capacitor | |
| KR19980051519A (en) | Manufacturing method of semiconductor device | |
| KR20030003335A (en) | Method for fabricating capacitor in semiconductor memory device | |
| KR20020045261A (en) | Method of manufacturing a capacitor | |
| KR20010038612A (en) | Method for etching a hydrogen barrier layer of capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |