KR20000025302A - 비디오 디코더의 프레임 메모리 어드레스 생성방법 - Google Patents

비디오 디코더의 프레임 메모리 어드레스 생성방법 Download PDF

Info

Publication number
KR20000025302A
KR20000025302A KR1019980042327A KR19980042327A KR20000025302A KR 20000025302 A KR20000025302 A KR 20000025302A KR 1019980042327 A KR1019980042327 A KR 1019980042327A KR 19980042327 A KR19980042327 A KR 19980042327A KR 20000025302 A KR20000025302 A KR 20000025302A
Authority
KR
South Korea
Prior art keywords
address
signal
read
frame memory
memory address
Prior art date
Application number
KR1019980042327A
Other languages
English (en)
Inventor
최형수
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980042327A priority Critical patent/KR20000025302A/ko
Publication of KR20000025302A publication Critical patent/KR20000025302A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Color Television Systems (AREA)

Abstract

본 발명은 Y(휘도신호), cb/cr(색신호)를 매크로 블록 형태에서 라스터(raster)형태로 변환하는 과정시 Y, cb/cr신호를 램에 읽고 쓰기 위한 어드레스를 간략화 하여 시스템 구현시 전체적인 로직의 수를 줄이도록 한 비디오 디코더의 프레임 메모리 어드레스 생성방법에 관한 것으로서, 이러한 본 발명은, 프레임 메모리 어드레스 생성시 휘도신호의 경우 입력되는 동기신호(SYNC.)를 순차 카운팅 하여 4바이트씩 저장되고 읽어질 수 있도록 어드레스를 생성하는 휘도신호 어드레스 생성단계와; 프레임 메모리 어드레스 생성시 색차신호의 경우 입력되는 동기신호를 4개의 신호로 계산하며, 휘도신호의 홀수필드(TOP)일때는 기록 어드레스를 생성하고, 상기 휘도신호의 판독시 홀수 또는 짝수 필드의 같은 메모리 번지를 반복하여 판독토록 하는 판독 어드레스를 생성하는 색차신호 어드레스 생성단계를 순차 실행시킴으로써, 하나의 메모리 생성로직으로 두 개의 프레임 메모리 어드레스를 생성할 수 있다.

Description

비디오 디코더의 프레임 메모리 어드레스 생성방법
본 발명은 고화질 텔레비젼(HDTV) 및 디지털 텔레비젼(DTV)등에서 비디오 복호기 구현시 프레임(Frame) 재정렬에 관한 것으로, 특히 프레임 메모리 Y(휘도신호),cb/cr(색신호)를 매크로 블록 형태에서 라스터(raster)형태로 변환하는 과정시 Y, cb/cr신호를 램에 읽고 쓰기 위한 어드레스를 간략화 하여 시스템 구현시 전체적인 로직의 수를 줄이도록 한 비디오 디코더의 프레임 메모리 어드레스 생성방법에 관한 것이다.
일반적으로, 디지털 영상 데이터의 처리를 효과적으로 하기 위해서는 부호화 하려는 입력 영상 데이터를 I, P 및 B의 영상 종류에 따라 움직임 추정부 및 움직임 보상부가 필요로 하는 순서로 재배치할 필요가 있다. 상기에서, I-영상은 자신의 정보만으로 부호화를 한 영상, P-영상은 과거의 기준 필드나 프레임으로부터 움직임 보상되어 예측된 부호화된 영상, B-영상은 과거 및 미래의 기준 신호를 모두 이용하여 움직임 보상되어 예측된 부호화 영상을 각각 뜻한다. 상기와 같은 프레임의 재배치를 위해서는 영상 프레임을 저장하는 메모리가 필요하게 된다.
즉, 아날로그 입력 영상 신호를 디지털로 변환하여 데이터 처리를 하기 위해서는 특성상 매우 높은 데이터 율을 갖는 입력 영상 신호를 효율적으로 압축하여 대역이 제한된 채널로 전송 가능하게 하여야 한다. 이를 위해서는 입력단에서 라스터(raster) 포맷으로 입력되는 영상 신호를 매크로블록 단위의 포맷으로 변환해주어야 후단의 움직임 추정부 및 움직임 보상부에서 영상을 압축할 수 있다. 이러한 영상 신호의 순서를 재배열하는 기능을 프레임 재배치(또는 프레임 재정렬)라고 한다.
이러한 프레임 재배치를 위한 메모리의 크기는 M(P픽쳐의 주기)이 3인 I-Picture와 P-Picture사이 혹은 P-Picture와 P-Picture사이의 거리가 3화소인 경우 최소 4프레임 분의 메모리가 필요하다.
여기서 1프레임의 크기는 MPEG2 MP@HL의 경우 휘도신호와 색차신호 각각에 대해 약 2메가 바이트의 데이터를 갖는다. 따라서 이 프레임 메모리의 읽기와 쓰기를 제어하기 위해서는 약 20바이트 정도의 어드레스가 필요해진다.
상기에서 쓰기 어드레스는 라스터로 입력되는 영상 데이터를 메모리에 프레임 단위로 저장하도록 제어하여야 하고, 읽기 어드레스는 움직임 추정부 및 움직임 보상부의 영상 데이터 처리 형태인 매크로 블록 단위로 프레임 메모리에서 읽어내도록 제어하여야 한다. 쓰기 어드레스의 제어는 비교적 간단히 구현이 가능한 반면 읽기 어드레스는 복잡한 연산을 거쳐야 한다.
첨부한 도면 도1은 일반적인 비디오 디코더의 프레임 메모리 어드레스 생성장치 블록 구성도로서, 그의 구성 및 작용을 설명하면 다음과 같다.
프레임 재배치 제어용 카운터(10)는 입력되는 수평/수직 동기신호에 따라 쓰기용 카운터와 읽기용 카운터에 특정한 어드레스를 다운 로드해주게 되며, 휘도신호 어드레스 생성부(20)는 상기 프레임 재배치 제어용 카운터(10)에서 발생되는 특정한 어드레스에 따라 기록 카운터(21)에서 휘도신호의 기록용 어드레스를 생성하고, 판독 카운터(22)에서 휘도신호 판독용 어드레스를 생성한다. 그리고 멀티플렉서(23)는 상기 기록 카운터(21) 및 판독 카운터(22)에서 각각 발생되는 기록 및 판독 어드레스를 멀티플렉싱하여 출력하게 된다. 여기서, 휘도신호의 기록 및 판독 어드레스는 동시에 발생되는 것은 아니고, 상기 프레임 재배치 제어용 카운터(10)에서 기록 또는 판독을 정해주게 된다.
한편, 색차신호 어드레스 생성부(30)는 상기 프레임 재배치 제어용 카운터(10)에서 출력되는 특정한 어드레스에 따라 기록 카운터(31)에서 색차신호의 기록용 어드레스를 생성하고, 판독 카운터(32)에서 색차신호 판독용 어드레스를 생성한다. 그리고 멀티플렉서(33)는 상기 기록 카운터(31) 및 판독 카운터(32)에서 각각 발생되는 기록 및 판독 어드레스를 멀티플렉싱하여 출력하게 된다. 여기서, 색차신호의 기록 및 판독 어드레스는 동시에 발생되는 것은 아니고, 상기 프레임 재배치 제어용 카운터(10)에서 기록 또는 판독을 정해주게 된다.
그리고, 제1래치(40)는 상기 휘도신호 어드레스 생성부(20)에서 생성된 휘도신호 어드레스를 래치 하여 제1 프레임 메모리(60)에 전달해주게 되며, 제2래치(50)는 상기 색차신호 어드레스 생성부(30)에서 생성되는 어드레스를 래치 하여 제2 프레임 메모리(70)에 전달해주게 된다.
아울러 프레임 데이터 처리부(80)는 상기 색차신호 어드레스 생성부(30)에서 생성되는 기록 또는 판독 제어신호에 따라 입력되는 라스터 포맷의 영상신호를 매크로블록 포맷으로 만들어 상기 제1 및 제2 프레임 메모리(60)(70)에 전달해주거나, 그 제1 및 제2 프레임 메모리(60)(70)로부터 읽혀진 매크로블록 포맷의 영상신호를 처리하여 매크로블록 단위로 출력해주는 역할을 한다.
즉, 기록시 역다중화기(81)는 라스터 포맷으로 입력되는 프레임 데이터를 역다중하게 되고, 프레임 데이터 버스 콘트롤러(83)는 그 역다중화된 프레임 데이터를 매크로블록 포맷으로 상기 제1 및 제2 프레임 메모리(60)(70)에 전달해준다.
아울러 판독시 프레임 데이터 버스 콘트롤러(83)는 상기 제1 및 제2 프레임 메모리(60)(70)에서 읽혀진 매크로블록 포맷의 프레임 데이터를 다중화기(82)에 전달해주게 되며, 다중화기(82)는 그 역다중화된 프레임 데이터를 다중화 하여 매크로블록 포맷으로 후단의 움직임 추정부 및 움직임 보상부에 출력해준다.
그리고, 상기 제1프레임 메모리(60)는 상기 제1래치(40)에서 출력되는 쓰기 어드레스에 따라 상기 프레임 데이터 버스 콘트롤러(83)에서 얻어지는 휘도신호를 기록하게되며, 제1래치(40)에서 출력되는 읽기 어드레스에 따라 저장된 휘도신호를 매크로블록 포맷으로 인출하게 된다. 아울러 제2프레임 메모리(70)는 상기 제2래치(50)에서 출력되는 색차신호 쓰기 어드레스에 따라 상기 프레임 데이터 버스 콘트롤러(83)에서 얻어지는 색차신호를 기록하게 되며, 또한 제2래치(50)에서 출력되는 읽기 어드레스에 따라 그 저장한 색차신호를 매크로블록 포맷으로 인출하여 상기 프레임 데이터 버스 콘트롤러(83)에 전달해주게 되는 것이다.
첨부한 도면 도2의 (a)는 상기 제1프레임 메모리(60)의 데이터 입출력 관계를 나타낸 것이며, (b)는 상기 제2프레임 메모리(70)의 데이터 입출력 관계를 나타낸 도면이다.
이상에서 설명한 비디오 디코더의 어드레스 생성장치는, 입력되는 수평/수직 동기신호를 기준으로 매크로블록 카운트와 슬라이스(Slice)카운트를 계산하여 어드레스를 생성한다. 여기서 매크로블록 카운트는 슬라이스 단위(Sync1)로 리셋이 되며, 슬라이스 카운트는 픽쳐단위(Sync2)로 리셋 된다. 각각의 매크로 블록 카운트와 슬라이스 카운트를 기준으로 프레임 메모리 어드레스를 생성하며, 입력되는 매크로블록을 프레임 메모리에 기록한다. 또한 프레임 메모리에 기록된 프레임 데이터를 읽을 경우엔 단순히 픽쳐 동기신호와 홀수필드/짝수필드 신호를 기준으로 초기 인덱스(0 또는 1)만 정해주면 2씩 카운트하여 읽는다.
색차신호(cb/cr)에 대해서는 입력신호의 특성상 Y 신호와는 틀린 어드레스를 생성하여야 한다. 8*8의 cr을 먼저 쓰고 그 다음 8*8의 cb를 프레임 메모리에 써야 하므로, Y어드레스 한 매크로블록을 쓸 동안 cb/cr어드레스는 2번을 반복하여야 한다. 읽을 경우는 Y와 비슷한 포맷으로 읽으며, 인덱스로 cr인 경우 "0", cb인 경우 "1"을 사용한다.
그리고 매크로블록 카운트와 슬라이스 카운트 값을 이용하여 Sync0일 때마다 인덱스를 생성하여 다운로드 하면, 제2필드에서는 그 인덱스를 이용하여 어드레스를 생성한다.
또한, 프레임 재정렬 블록을 구성할 경우 어드레스 생성에 필요한 로직이 2가지이다. 하나는 Y신호에 대한 어드레스 생성이며, 다른 하나는 cb/cr의 어드레스 생성이다. 이 두 가지 신호는 그 개수가 틀리며, 신호 레이트 또한 틀리기 때문에 쓰고 읽는데 있어서 서로 다른 로직을 사용하여야 한다.
따라서 종래에는 휘도신호 및 색차신호를 프레임 메모리에 쓰거나 읽기 위한 로직이 서로 달라 많은 로직이 필요하였으며, 이러한 다수의 로직에 의해 시스템 구현시 부피가 커지고, 코스트가 상승하는 문제점을 발생하였다.
이에 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위해서 제안된 것으로서,
본 발명은 프레임 메모리 Y(휘도신호),cb/cr(색신호)를 매크로 블록 형태에서 라스터(raster)형태로 변환하는 과정시 Y, cb/cr신호를 램에 읽고 쓰기 위한 어드레스를 간략화 하여 시스템 구현시 전체적인 로직의 수를 줄이도록 한 비디오 디코더의 램 어드레스 생성방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 방법은,
프레임 메모리 어드레스 생성시 휘도신호의 경우 입력되는 동기신호(Sync.)를 순차 카운팅 하여 4바이트씩 저장되고 읽어질 수 있도록 어드레스를 생성하는 휘도신호 어드레스 생성단계와;
상기 프레임 메모리 어드레스 생성시 색차신호의 경우 상기 입력되는 동기신호를 4개의 신호로 계산하며, 상기 휘도신호의 홀수필드(TOP)일 때는 기록 어드레스를 생성하고, 상기 휘도신호의 홀수 또는 짝수 필드의 같은 메모리 번지를 판독토록 판독 어드레스를 생성하는 색차신호 어드레스 생성단계로 이루어짐을 특징으로 한다.
도1은 일반적인 비디오 디코더의 프레임 메모리 어드레스 생성 블록 구성도,
도2는 도1의 Y, cb/cr 데이터 메모리의 입, 출력 관계도,
도3은 본 발명에 의한 비디오 디코더의 프레임 메모리 어드레스 생성방법을 보인 흐름도.
도4는 본 발명에서 Y, cb/cr신호의 메모리 어드레스도,
<도면의 주요 부분에 대한 부호의 설명>
10 : 프레임 재배치 카운터 20 : 휘도신호 어드레스 생성부
30 : 색차신호 어드레스 생성부 40,50 : 제1 및 제2 래치
60, 70 : 제1 및 제2 프레임 메모리
80 : 프레임 데이터 처리부
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
첨부한 도면 도3은 본 발명에 의한 프레임 메모리 어드레스 생성방법을 보인 흐름도이다.
이에 도시된 바와 같이, 프레임 메모리 어드레스 생성시 휘도신호의 경우 입력되는 동기신호(Sync.)를 순차 카운팅 하여 4바이트씩 저장되고 읽어질 수 있도록 어드레스를 생성하는 휘도신호 어드레스 생성단계와; 상기 프레임 메모리 어드레스 생성시 색차신호의 경우 상기 입력되는 동기신호를 4개의 신호로 계산하며, 상기 휘도신호의 홀수필드(TOP)일 때는 기록 어드레스를 생성하고, 상기 휘도신호의 홀수 또는 짝수 필드의 같은 메모리 번지를 판독토록 판독 어드레스를 생성하는 색차신호 어드레스 생성단계로 이루어진다.
이와 같이 이루어지는 본 발명에 의한 프레임 메모리 어드레스 생성방법을 첨부한 도면 도4를 참조하여 설명하면 다음과 같다.
먼저, 도4의 메모리 맵의 어드레스를 기준으로 설명하면, 매크로블록 단위의 16*16신호와 8*8신호의 저장을 위한 어드레스를 생성해야 한다. Y신호의 경우 매크로블록의 쉬는 구간 없이 4바이트씩 저장이 되고 읽어진다. 그때의 어드레스는 기존과 동일한 방법에 의해 어드레스를 생성한다.
다음으로, 색차신호(cb/cr)에 대한 어드레스의 생성은 블록의 크기와 레이트의 크기 때문에 Y 신호와는 다른 프레임 메모리 어드레스를 생성하게 된다. 즉, cb/cr신호는 Y신호의 홀수필드(TOP Field)일 때만 기록하며, 읽을 때는 홀수필드 또는 짝수필드(Bottom Field)를 같은 메모리 번지의 데이터를 읽는다. 즉, 색차신호를 쓸 때는 한번, 읽을 때는 두 번을 반복해서 읽는다. 따라서 프레임 메모리에 색차신호를 기록할 경우에는 홀수에 해당하는 홀수필드 신호를 사용하지 않으며, 읽을 경우에도 홀수 번지는 사용하지 않는다. 이렇게 할 경우 도1에 도시된 제1 및 제2 프레임 메모리(60)(70)를 엑세스하는 메모리 어드레스 생성로직을 한 개의 메모리 생성로직으로 단순화 할 수 있다.
즉, Y신호의 생성신호에서 cb/cr신호를 동시에 생성하며, 이때 cb/cr의 어드레스의 최하위 비트(LSB)는 로우로 세팅하며, Y신호 16바이트 기록 구간 동안 cb/cr도 16바이트 기록하며, 그 다음 Y신호 16바이트 기록할 동안 cb/cr은 기록을 하지 않는다. 결과적으로 cb/cr은 32바이트 클록동안 16바이트만 기록하며, 읽을 경우의 레이트는 같은 경우가 된다.
이상에서 상술한 바와 같이 본 발명은, 프레임 메모리 휘도, 색차신호를 매크로 블록 형태에서 라스터 형태로 변환하기 위한 어드레스 생성시 휘도신호는 4바이트씩 순차 기록 및 판독하도록 어드레스를 생성하고, 색차신호는 휘도신호 16바이트 기록 구간 동안 색차신호 16바이트를 기록토록 하는 기록 어드레스를 생성하고, 다음 휘도신호 16바이트를 기록할 동안 색차신호는 기록하지 않도록 하는 어드레스를 생성해줌으로써, 2개의 프레임 메모리를 액세스 하는 메모리 생성로직을 한 개의 메모리 생성로직으로 단순화할 수 있는 이점이 있다.
또한, 어드레스 생성로직을 줄임으로써 ASIC시 장치의 사이즈를 줄일 수 있으며, 더불어 로직수의 절감으로 코스트도 저감시킬 수 있는 이점이 있다.

Claims (1)

  1. 프레임 메모리의 어드레스 생성방법에 있어서,
    상기 프레임 메모리 어드레스 생성시 휘도신호의 경우 입력되는 동기신호(Sync.)를 순차 카운팅 하여 4바이트씩 저장되고 읽어질 수 있도록 어드레스를 생성하는 휘도신호 어드레스 생성단계와;
    상기 프레임 메모리 어드레스 생성시 색차신호의 경우 상기 입력되는 동기신호를 4개의 신호로 계산하며, 상기 휘도신호의 홀수필드(TOP)일 때는 기록 어드레스를 생성하고, 상기 색차신호의 판독시 홀수 또는 짝수 필드의 같은 메모리 번지를 반복하여 판독토록 하는 판독 어드레스를 생성하는 색차신호 어드레스 생성단계를 포함하여 이루어짐을 특징으로 하는 비디오 디코더의 프레임 메모리 어드레스 생성방법.
KR1019980042327A 1998-10-09 1998-10-09 비디오 디코더의 프레임 메모리 어드레스 생성방법 KR20000025302A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980042327A KR20000025302A (ko) 1998-10-09 1998-10-09 비디오 디코더의 프레임 메모리 어드레스 생성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980042327A KR20000025302A (ko) 1998-10-09 1998-10-09 비디오 디코더의 프레임 메모리 어드레스 생성방법

Publications (1)

Publication Number Publication Date
KR20000025302A true KR20000025302A (ko) 2000-05-06

Family

ID=19553550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980042327A KR20000025302A (ko) 1998-10-09 1998-10-09 비디오 디코더의 프레임 메모리 어드레스 생성방법

Country Status (1)

Country Link
KR (1) KR20000025302A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057690A (ko) * 2001-12-29 2003-07-07 엘지전자 주식회사 비디오 디코딩 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057690A (ko) * 2001-12-29 2003-07-07 엘지전자 주식회사 비디오 디코딩 시스템

Similar Documents

Publication Publication Date Title
KR970000604B1 (ko) 모션보상 텔레비젼과 같은 피드백 시스템용 다중 시리얼 억세스 메모리와 이것을 이용한 디지탈 텔레비젼장치 및 그 비디오 데이터 저장방법
US5623311A (en) MPEG video decoder having a high bandwidth memory
JP3694912B2 (ja) メモリ制御方法及び画像復号装置
US6084637A (en) Decoding and displaying device for coded picture data
JP2824425B2 (ja) 複数経路を介してｍｐｅｇビデオビットストリームを復号化する装置
KR100198541B1 (ko) 영상 프레임 데이터를 일 메모리에 저장하는 방법
US7218676B2 (en) Method and a decoder for decoding MPEG video
US7336302B2 (en) Frame memory device and method with subsampling and read-out of stored signals at lower resolution than that of received image signals
JP3604732B2 (ja) 映像システム
KR19980081641A (ko) 동화상 복호 방법 및 동화상 복호 장치
JP3825888B2 (ja) 信号処理装置／方法及びメモリ記憶方法
KR20000025302A (ko) 비디오 디코더의 프레임 메모리 어드레스 생성방법
JP3569961B2 (ja) ディジタル映像信号復号装置
KR100328199B1 (ko) 다채널 영상 인코딩 시스템 및 다채널 인코딩용 메모리운영방법
US6359660B1 (en) Semiconductor integrated circuit for converting macro-block data into raster data which is adaptable to various formats
KR100266063B1 (ko) 영상프레임재배치방법
KR970008413B1 (ko) 영상복호장치
JPH09238309A (ja) 画像伝送装置
KR100285422B1 (ko) 영상 시스템의 데이터 정렬/재정렬 장치
KR100286221B1 (ko) 고해상도 텔레비전 부호화기의 비디오 출력 장치
KR100285420B1 (ko) 고화질 텔레비전의 가변 부호화기
JP2004274212A (ja) 画像符号化装置
JPH1023403A (ja) 符号化画像データの復号および表示装置
JP3890338B2 (ja) 画像信号処理装置
JP3884830B2 (ja) 画像信号処理装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination