KR20000015301A - 플래쉬 메모리의 오동작 방지회로 - Google Patents

플래쉬 메모리의 오동작 방지회로 Download PDF

Info

Publication number
KR20000015301A
KR20000015301A KR1019980035129A KR19980035129A KR20000015301A KR 20000015301 A KR20000015301 A KR 20000015301A KR 1019980035129 A KR1019980035129 A KR 1019980035129A KR 19980035129 A KR19980035129 A KR 19980035129A KR 20000015301 A KR20000015301 A KR 20000015301A
Authority
KR
South Korea
Prior art keywords
command
input
output
output buffer
signal
Prior art date
Application number
KR1019980035129A
Other languages
English (en)
Inventor
신종수
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980035129A priority Critical patent/KR20000015301A/ko
Publication of KR20000015301A publication Critical patent/KR20000015301A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Abstract

본 발명은 플래쉬 메모리의 오동작 방지회로에 관한 것으로, 비정상적으로 입력된 명령어가 순차회로에 도달하기 이전에 이를 미리 외부에 알려서 불필요한 회로의 동작과 동작시간의 손실을 미리 방지할 수 있도록 하는데 그 목적이 있다.
이와 같은 목적의 본 발명은 입출력 버퍼와 명령어 제어부, 명령어 레지스터, 순차회로, 동작상태신호 발생부를 포함하여 이루어진다. 입출력 버퍼는 데이타와 어드레스, 명령어를 입력받는다. 명령어 제어부는 입출력 버퍼에 입력된 명령어가 기 설정된 사양을 만족하는지를 검사하고, 명령어가 사양을 만족하지 않을 때 리셋신호를 발생시킨다. 명령어 레지스터는 입출력 버퍼를 통하여 입력된 명령어를 입력받아 저장하고, 명령어 제어부에서 발생하는 리셋신호에 의해 리셋된다. 순차회로는 입출력 버퍼를 통해 입력되는 데이타와 어드레스, 명령어 레지스터에서 출력되는 명령어를 입력받아 해당 동작을 수행하고, 동작을 수행하는 동안 제 1 상태신호를 발생시킨다. 동작상태신호 발생부는 리셋신호와 제 1 상태신호 가운데 적어도 하나의 신호의 논리값이 1일 때 순차회로가 동작중임을 알리는 제 2 상태신호를 발생시킨다.

Description

플래쉬 메모리의 오동작 방지회로
본 발명은 플래쉬 메모리의 오동작 방지회로에 관한 것으로, 특히 명령어가 정상적으로 입력되었는지를 판단하는 회로에 관한 것이다.
플래쉬 메모리는 데이타와 어드레스를 입력받아 이를 메모리 셀 어레이에 기록하는데, 이때 소정의 프로그램이 수행되어 필요한 동작을 제어하게 된다. 이와 같이 프로그램을 수행하기 위해서는 외부에서 사용자 또는 다른 디바이스로부터 기초적인 명령어를 제공받아야 한다. 이 과정에서 입력되는 명령어가 잡음 또는 논리적 오류 때문에 비정상적으로 입력되면 그때까지 입력된 명령어들은 모두 무시하고 새로운 명령어를 입력받게 된다.
이와 같은 종래의 플래쉬 메모리의 오동작 방지회로의 블록도를 도 1에 나타내었다.
먼저, 제어신호 입력버퍼(102)에는 제어신호 입력패드를 통하여 여러 가지 제어신호가 입력된다. 입력되는 제어신호로는 리드/라이트 인에이블 신호와 칩 인에이블 신호가 있으며, 이후 설명하게 될 입출력 버퍼(104)에 입력되는 데이타(DATA)와 어드레스(ADD), 명령어(CMD)를 구분하기 위한 신호가 입력된다.
입출력 버퍼(104)에는 I/O 패드를 통해 데이타(DATA)와 어드레스(ADD), 명령어(CMD)가 입력된다.
명령어 제어부(108)는 입출력 버퍼(104)를 통하여 명령어(CMD)를 입력받고, 이 명령어(CMD)가 기 설정된 사양을 만족하는지를 검사한다. 만약 그 결과가 명령에 제어부(108)에 설정되어 있는 소정의 기대값을 만족시키면 명령어(CMD)가 정상적인 순서로 입력된 것으로 판단한다.
반대로 기대값을 만족시키지 못하면 명령어(CMD)가 정상적인 순서로 입력되지 않은 것으로 판단한다. 이와 같이 명령어(CMD)가 정상적으로 입력되지 않은 경우에는 리셋신호(RST)를 발생시킨다.
명령어 레지스터(110)는 입출력 버퍼(104)에서 출력되는 명령어(CMD)를 입력받아 저장하는데, 명령어 제어부(108)에서 발생하는 리셋신호(RST)에 의해 리셋된다.
클럭 발생부(106)는 명령어 제어부(108)에서 발생하는 클럭 인에이블 신호(EN)에 의해 활성화되어 소정 주파수의 클럭(CLK)을 발생시킨다. 이 클럭(CLK)은 입출력 버퍼(104)에서 출력되는 명령어(CMD)가 명령어 레지스터(110)에 입력될 수 있도록 한다. 만약 클럭 발생부(106)에서 클럭(CLK)이 발생하지 않는다면 명령어 레지스터(110)에는 명령어(CMD)가 입력되지 않는다.
명령어 디코더(112)는 명령어 레지스터(110)에서 출력되는 명령어(CMD)를 입력받아 디코딩한다.
이와 같은 클럭 발생부(106)와 명령어 레지스터(110), 명령어 디코더(112) 등은 상술한 제어신호 입력버퍼(102)에서 출력되는 제어신호 즉, 리드/라이트 인에이블 신호 등에 의해 제어된다.
순차회로(114)는 입력된 명령어(CMD)를 수행하는 실질적인 회로이다. 명령수행의 대상은 메모리 셀 어레이와 어드레스 디코더, 센스 앰프 등이며, 도 1에서 블록 118로 표시되어 있다. 또한 순차회로(114)는 명령어 디코더(112)에서 출력되는 디코딩된 명령어(SEQON)를 입력받아 해당 동작을 수행하기 위한 제어신호(CTRL)를 발생시키고, 동작을 수행하는 동안에는 동작중임을 알리는 제 1 상태신호(SEQRUN)를 발생시킨다.
입출력 버퍼(104)를 통하여 입력된 데이타(DATA)와 어드레스(ADD)는 각각 데이타 래치(122)와 어드레스 래치(124)에 저장되었다가, 순차회로(114)의 제어에 따라 블록 118의 어드레스 디코더와 센스앰프 등에 전달된다.
레디/비지 버퍼(120)에는 순차회로(114)에서 출력되는 제 1 상태신호(SEQRUN)가 입력된다. 만약 제 1 상태신호(SEQRUN)가 활성화된 경우에는 논리값 1의 신호를 레디/비지 패드(RYBY)를 통하여 출력한다. 이는 곧 현재 순차회로(114)가 동작중임을 의미하며, 반대로 논리값이 0이면 순차회로(114)가 동작하지 않는 것을 의미한다.
이와 같은 종래의 플래쉬 메모리의 오동작 방지회로에서는 명령어 레지스터(110)에 입력된 명령어(CMD)가 비정상적인 경우라도, 명령어(CMD)가 명령어 디코더(112)를 거쳐서 순차회로(114)에 도달한 이후에야 비로소 비정상적인 명령어(CMD)가 입력되었음을 알 수 있다.
즉, 비정상적인 명령어(CMD)가 순차회로(114)에 도달하고, 순차회로가 동작하지 않게되면(비정상적인 명령어이므로) 제 1 상태신호(SEQRUN)가 비활성화되고, 사용자는 그때 비로소 순차회로(114)가 동작하지 않는 것을 알고 비정상적인 명령어가 입력되었음을 인식하는 것이다.
따라서 그 동안에는 계속해서 새로운 명령어가 계속 입력되어 불필요한 동작이 발생하고, 또 명령어를 새로이 입력받아야 하므로 그에 따른 동작속도의 손실이 발생하는 것이다.
따라서 본 발명은 비정상적으로 입력된 명령어가 순차회로에 도달하기 이전에 이를 미리 외부에 알려서 불필요한 회로의 동작과 동작시간의 손실을 미리 방지할 수 있도록 하는데 그 목적이 있다.
이와 같은 목적의 본 발명은 입출력 버퍼와 명령어 제어부, 명령어 레지스터, 순차회로, 동작상태신호 발생부를 포함하여 이루어진다.
입출력 버퍼는 데이타와 어드레스, 명령어를 입력받는다.
명령어 제어부는 입출력 버퍼에 입력된 명령어가 기 설정된 사양을 만족하는지를 검사하고, 명령어가 사양을 만족하지 않을 때 리셋신호를 발생시킨다.
명령어 레지스터는 입출력 버퍼를 통하여 입력된 명령어를 입력받아 저장하고, 명령어 제어부에서 발생하는 리셋신호에 의해 리셋된다.
순차회로는 입출력 버퍼를 통해 입력되는 데이타와 어드레스, 명령어 레지스터에서 출력되는 명령어를 입력받아 해당 동작을 수행하고, 동작을 수행하는 동안 제 1 상태신호를 발생시킨다.
동작상태신호 발생부는 리셋신호와 제 1 상태신호 가운데 적어도 하나의 신호의 논리값이 1일 때 순차회로가 동작중임을 알리는 제 2 상태신호를 발생시킨다.
도 1은 종래의 플래쉬 메모리의 오동작 방지회로를 나타낸 블록도.
도 2는 본 발명에 따른 플래쉬 메모리의 오동작 방지회로를 나타낸 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
102, 202 : 제어신호 입력버퍼 104, 204 : 입출력 버퍼
106, 206 : 클럭 발생부 108, 208 : 명령어 제어부
110, 210 : 명령어 레지스터 112, 212 : 명령어 디코더
114, 214 : 순차회로 120, 220 : 레디/비지 버퍼
122, 222 : 데이타 래치 124, 224 : 어드레스 래치
226 : 노어 게이트
제어신호 입력버퍼(202)에는 제어신호 입력패드를 통하여 여러 가지 제어신호가 입력된다. 입력되는 제어신호로는 리드/라이트 인에이블 신호와 칩 인에이블 신호가 있으며, 이후 설명하게 될 입출력 버퍼(204)에 입력되는 데이타(DATA)와 어드레스(ADD), 명령어(CMD)를 구분하기 위한 신호가 입력된다.
입출력 버퍼(204)에는 I/O 패드를 통해 데이타(DATA)와 어드레스(ADD), 명령어(CMD)가 입력된다.
상술한 제어신호 입력버퍼(202)와 입출력 버퍼(204)는 TTL 레벨의 입력신호를 내부적으로 처리하기에 적합하도록 CMOS 레벨로 변환하기 위한 것이다.
명령어 제어부(208)는 입출력 버퍼(204)를 통하여 명령어(CMD)를 입력받고, 이 명령어(CMD)가 기 설정된 사양을 만족하는지를 검사한다. 이를 위하여 명령어 제어부(208)는 소정의 논리 회로로 구성되며, 입출력 버퍼(204)에서 출력되는 명령어(CMD)가 이 명령어 제어부(208)를 통과하게 된다. 그 결과가 명령에 제어부(208)에 설정되어 있는 소정의 기대값을 만족시키면 명령어(CMD)가 정상적인 순서로 입력된 것으로 판단한다.
반대로 기대값을 만족시키지 못하면 명령어(CMD)가 정상적인 순서로 입력되지 않은 것으로 판단한다. 이와 같이 명령어(CMD)가 정상적으로 입력되지 않은 경우에는 리셋신호(RST)를 발생시킨다.
명령어 레지스터(210)는 입출력 버퍼(204)에서 출력되는 명령어(CMD)를 입력받아 저장하는데, 명령어 제어부(208)에서 발생하는 리셋신호(RST)에 의해 리셋된다.
클럭 발생부(206)는 명령어 제어부(208)에서 발생하는 클럭 인에이블 신호(EN)에 의해 활성화되어 소정 주파수의 클럭(CLK)을 발생시킨다. 이 클럭(CLK)은 입출력 버퍼(204)에서 출력되는 명령어(CMD)가 명령어 레지스터(210)에 입력될 수 있도록 한다. 만약 클럭 발생부(206)에서 클럭(CLK)이 발생하지 않는다면 명령어 레지스터(210)에는 명령어(CMD)가 입력되지 않는다.
명령어 디코더(212)는 명령어 레지스터(210)에서 출력되는 명령어(CMD)를 입력받아 디코딩한다.
이와 같은 클럭 발생부(206)와 명령어 레지스터(210), 명령어 디코더(212) 등은 상술한 제어신호 입력버퍼(202)에서 출력되는 제어신호 즉, 리드/라이트 인에이블 신호 등에 의해 제어된다.
순차회로(214)는 입력된 명령어(CMD)를 수행하는 실질적인 회로이다. 이 순차회로는 별도의 프로그램 저장용 메모리(도면에는 도시하지 않았음)로부터 해당 명령어의 수행에 필요한 데이타 등을 인출하여 명령어(CMD)의 지시대로 동작을 수행하기 위한 제어신호(CTRL)를 발생시킨다.
동작의 대상은 메모리 셀 어레이와 어드레스 디코더, 센스 앰프 등이며, 도 2에서 블록 218로 표시되어 있다. 또한 순차회로(214)는 명령어 디코더(212)에서 출력되는 디코딩된 명령어(SEQON)를 입력받아 해당 동작을 수행하고, 동작을 수행하는 동안에는 동작중임을 알리는 제 1 상태신호(SEQRUN)를 발생시킨다.
입출력 버퍼(204)를 통하여 입력된 데이타(DATA)와 어드레스(ADD)는 각각 데이타 래치(222)와 어드레스 래치(224)에 저장되었다가, 순차회로(214)의 제어에 따라 블록 218의 어드레스 디코더와 센스앰프 등에 전달된다.
동작상태신호 발생부는 노어 게이트(226)와 레디/비지 버퍼(220)로 구성된다. 노어 게이트(226)에는 명령어 제어부(208)에서 출력되는 리셋신호(RST)와 순차회로(214)에서 출력되는 제 1 상태신호(SEQRUN)가 입력된다.
따라서 리셋신호(RST)와 제 1 상태신호(SEQRUN) 가운데 적어도 하나의 신호의 논리값이 1일 때 제 2 상태 신호(/RYBY)를 발생시켜서 현재 순차회로(214)가 동작중인 것을 표시한다.
만약 현재 명령어 레지스터(210)에 입력되어 있는 명령어(CMD)가 기 설정된 사양을 만족시키기 못하다면, 명령어 제어부(208)는 명령어 레지스터(210)를 리셋시키기 위하여 리셋신호(RST)를 발생시키므로, 노어 게이트(226)에서는 리셋신호(RST)의 발생과 동시에 제 2 상태 신호(/RYBY)를 발생시킨다.
따라서 명령어 레지스터(210)에 입력된 비정상적인 명령어가 명령어 디코더(212)를 거쳐서 순차회로(214)에 입력된 후에 제 2 상태신호(/RYBY)가 발생하는 경우보다 훨씬 빠르게 제 2 상태신호(/RYBY)가 발생하는 것이다.
레디/비지 버퍼(220)는 노어 게이트(226)의 출력을 입력받아 이를 반전시켜서 레디/비지 패드(RYBY)를 통하여 출력한다. 즉, 레디/비지 버퍼(220)의 출력신호의 논리값이 1이면 현재 순차회로(214)가 동작중임을 의미하며, 반대로 논리값이 0이면 순차회로(214)가 동작하지 않는 것을 의미한다. 이 레디/비지 버퍼(220)는 CMOS 레벨의 제 2 상태 신호(/RYBY)를 TTL 레벨로 변환시키기 위한 것이다.
따라서 본 발명은 비정상적으로 입력된 명령어가 순차회로에 도달하기 이전에 이를 미리 외부에 알려서 불필요한 회로의 동작과 동작시간의 손실을 미리 방지할 수 있도록 하는 효과를 제공한다.

Claims (2)

  1. 플래쉬 메모리의 오동작 방지회로에 있어서,
    데이타와 어드레스, 명령어를 입력받는 입출력 버퍼와;
    상기 입출력 버퍼에 입력된 상기 명령어가 기 설정된 사양을 만족하는지를 검사하고, 상기 명령어가 상기 사양을 만족하지 않을 때 리셋신호를 발생시키는 명령어 제어부와;
    상기 입출력 버퍼를 통하여 입력된 명령어를 입력받아 저장하고, 상기 명령어 제어부에서 발생하는 상기 리셋신호에 의해 리셋되는 명령어 레지스터와;
    상기 입출력 버퍼를 통해 입력되는 상기 데이타와 상기 어드레스, 상기 명령어 레지스터에서 출력되는 명령어를 입력받아 해당 동작을 수행하고, 동작을 수행하는 동안 제 1 상태신호를 발생시키는 순차회로와;
    상기 리셋신호와 상기 제 1 상태신호 가운데 적어도 하나의 신호의 논리값이 1일 때 상기 순차회로가 동작중임을 알리는 제 2 상태신호를 발생시키는 동작상태신호 발생부를 포함하는 플래쉬 메모리의 오동작 방지회로.
  2. 청구항 1에 있어서, 상기 동작상태신호 발생부는,
    상기 리셋신호와 상기 제 1 상태신호가 입력되는 노어 게이트와;
    상기 노어 게이트의 출력을 반전 증폭시켜서 출력하는 출력버퍼를 포함하여 이루어지는 것이 특징인 플래쉬 메모리의 오동작 방지회로.
KR1019980035129A 1998-08-28 1998-08-28 플래쉬 메모리의 오동작 방지회로 KR20000015301A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980035129A KR20000015301A (ko) 1998-08-28 1998-08-28 플래쉬 메모리의 오동작 방지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980035129A KR20000015301A (ko) 1998-08-28 1998-08-28 플래쉬 메모리의 오동작 방지회로

Publications (1)

Publication Number Publication Date
KR20000015301A true KR20000015301A (ko) 2000-03-15

Family

ID=19548675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980035129A KR20000015301A (ko) 1998-08-28 1998-08-28 플래쉬 메모리의 오동작 방지회로

Country Status (1)

Country Link
KR (1) KR20000015301A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7167990B2 (en) 2003-02-28 2007-01-23 Samsung Electronics, Co., Ltd. Interfacing circuit for reducing current consumption

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7167990B2 (en) 2003-02-28 2007-01-23 Samsung Electronics, Co., Ltd. Interfacing circuit for reducing current consumption

Similar Documents

Publication Publication Date Title
JPH10228772A (ja) 同期型半導体記憶装置
JP3753606B2 (ja) 半導体メモリ装置の動作モードセッティング回路及び方法
US20060212693A1 (en) Multi-chip package device
JP3971078B2 (ja) 半導体装置、半導体記憶装置及び半導体記憶装置の制御方法
US6073219A (en) Semiconductor memory device with high speed read-modify-write function
US6166970A (en) Priority determining apparatus using the least significant bit and CAS latency signal in DDR SDRAM device
JPH1063581A (ja) メモリ書き込み制御回路
JPH09106670A (ja) 半導体メモリ装置とそのカラムデコーダ回路
US5835790A (en) Apparatus for data transfer capable of pipeline processing by cascading processing circuits without relying on external clock with an output circuit relying on external clock
KR20000015301A (ko) 플래쉬 메모리의 오동작 방지회로
US7813197B2 (en) Write circuit of memory device
KR20070027788A (ko) 테스트 모드 제어 회로
KR100507867B1 (ko) 데이터버스 감지증폭기를 구비한 반도체 메모리 소자
JP3762558B2 (ja) 半導体記憶装置及び半導体記憶装置における出力信号の制御方法並びに出力信号制御回路
JP2944368B2 (ja) 半導体集積回路及びプログラマブルロジックデバイス
US6304492B2 (en) Synchronous semiconductor memory device and method for reading data
KR100772724B1 (ko) 반도체 메모리 장치
US6523084B2 (en) Data processing apparatus
US6515924B2 (en) Semiconductor memory device
KR100541161B1 (ko) 고속 동작에 적합한 ｘ 주소 추출기, ｘ 주소 추출 방법및 메모리
KR100410986B1 (ko) 디지털신호프로세서 외부메모리의 억세스제어방법
JPH1166846A (ja) 同期型半導体記憶装置
CA1317384C (en) Buffer control circuit for data processor
KR100213216B1 (ko) 동기식 반도체 메모리 장치(sdram)를 위한 병렬 비트 테스트(pbt) 제어 회로 및 그 제어 방법
KR100280475B1 (ko) 스토리지 메모리 반도체

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination