KR20000011334A - 다결정박막의형성방법및형성장치 - Google Patents
다결정박막의형성방법및형성장치 Download PDFInfo
- Publication number
- KR20000011334A KR20000011334A KR1019990024319A KR19990024319A KR20000011334A KR 20000011334 A KR20000011334 A KR 20000011334A KR 1019990024319 A KR1019990024319 A KR 1019990024319A KR 19990024319 A KR19990024319 A KR 19990024319A KR 20000011334 A KR20000011334 A KR 20000011334A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- silicon layer
- forming
- polycrystalline
- gas
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 339
- 238000000034 method Methods 0.000 title claims abstract description 130
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 239000010408 film Substances 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 230000008569 process Effects 0.000 claims abstract description 28
- 230000008018 melting Effects 0.000 claims abstract description 13
- 238000002844 melting Methods 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 160
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 157
- 229910052710 silicon Inorganic materials 0.000 claims description 157
- 239000010703 silicon Substances 0.000 claims description 157
- 238000007664 blowing Methods 0.000 claims description 36
- 230000001678 irradiating effect Effects 0.000 claims description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 12
- 238000007711 solidification Methods 0.000 claims description 10
- 230000008023 solidification Effects 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 3
- 230000006837 decompression Effects 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 83
- 239000002245 particle Substances 0.000 abstract description 18
- 230000007547 defect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 201
- 239000011521 glass Substances 0.000 description 54
- 239000011261 inert gas Substances 0.000 description 39
- 238000001816 cooling Methods 0.000 description 18
- 239000007789 gas Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 238000009413 insulation Methods 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 10
- 238000011156 evaluation Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 239000012071 phase Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003796 beauty Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
- G02F1/13685—Top gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 기판(14) 상에 반도체 박막을 형성하는 반도체 박막 형성 공정과, 반도체 박막에 가열된 가스를 송풍하면서, 가스가 송풍되는 반도체 박막의 영역에 에너지빔(38)을 조사하여 반도체 박막을 용융하고, 고화 과정에서 반도체 박막을 결정화하는 공정을 포함하는 다결정 박막 형성 방법에 관한 것이다. 고온의 가스가 송풍되는 동안 에너지빔이 조사됨으로써 용융된 반도체 박막의 고화 속도를 낮춤에 따라, 결정 입경이 크고 결정의 결함과 쌍정이 적은 양질의 다결정 박막 필름을 얻을 수 있다.
Description
본 발명은 다결정 박막의 형성 방법 및 형성 장치, 특히 내열 온도가 낮은 기판 상에 저온으로 형성하는 다결정 박막의 형성 방법 및 형성 장치에 관한 것이다.
또한 본 발명은 다결정 실리콘 박막의 형성 방법, 박막 트랜지스터의 제조 방법 및 액정 표시 장치의 제조 방법에 관한 것으로, 특히 내열 온도가 낮은 기판 상에 다결정 실리콘 박막을 형성할 수 있는 다결정 실리콘 박막의 형성 방법, 그 다결정 실리콘 박막을 이용한 박막 트랜지스터의 제조 방법 및 그 박막 트랜지스터를 이용한 액정 표시 장치의 제조 방법에 관한 것이다.
근년, 전력 절감, 공간 절약, 빠른 응답 속도, 표시의 미(美) 등의 이유로 박막 트랜지스터(TFT, Thin Film Transistor)를 화소용의 스위칭 소자로서 이용한 액정 디스플레이(LCD, Liquid Crysta1 Display)가 주목되고 있다.
이와 같은 액정 디스플레이로는 일반적으로 유리 기판을 사용하고, 유리 기판 상에 박막 트랜지스터가 형성되어 있다. 박막 트랜지스터의 채널층으로는 다결정 실리콘 박막이 이용되는 경우가 많다.
유리 기판 상에 다결정 실리콘 박막을 형성하는 방법으로서는 유리 기판 상에 비정질 실리콘 박막을 형성하고, 다음에 600℃, 50시간 정도의 열처리를 함으로써 비정질 실리콘 박막을 결정화하여 다결정 실리콘 박막을 형성하는 방법이 종래로부터 알려져 있다. 이 방법은 열처리의 초기 단계에 결정의 핵을 생성하고, 그 핵을 성장시킴으로써 다결정 실리콘 박막을 형성하는 것이다.
그러나 상기의 다결정 실리콘 박막의 형성 방법에서는 600℃에서 50시간 정도 열처리를 하게 되기 때문에, 유리 기판이 변형되어 버린다. 또한 이렇게 해서 형성된 다결정 실리콘 박막의 결정 입자에는 결함이나 쌍정이 많았다. 따라서 이 방법에서는 전자 이동도가 높은 양질의 다결정 실리콘 박막을 형성하기가 곤란했다.
유리 기판 상에 600℃ 이상의 고온에서 CVD(Chemical Vapor Deposition, 화학 기상 퇴적법)로 다결정 실리콘 박막을 형성하는 방법도 생각되지만, 600℃ 이상의 고온에 의해 유리 기판이 변형되어 버리고, 또 충분한 결정성을 갖는 다결정 실리콘 박막을 형성할 수 없었다.
그래서 유리 기판 상에 비정질 실리콘 박막을 형성하고, 이 비정질 실리콘 박막에 레이저빔을 조사함으로써 다결정 실리콘 박막을 형성하는 방법이 제안되어 있다. 이 방법에 의하면, 레이저빔에 의해 용융된 실리콘이 고화하는 과정에서 다결정 실리콘 박막이 형성된다. 유리 기판이 고온이 되어 버리는 일이 없이, 레이저빔에 의해 단시간에 비정질 실리콘 박막이 용융된다. 따라서 유리 기판을 변형시키지 않고 다결정 실리콘 박막이 형성된다.
그러나 상기의 제안된 다결정 실리콘 박막의 형성 방법에서는 실리콘이 고화하는 속도가 빠르기 때문에, 결정 입경이 큰 다결정 실리콘 박막을 형성할 수 없었다. 이와 같이 형성된 다결정 실리콘 박막을 채널층으로서 이용한 박막 트랜지스터는 전자 이동도는 150cm2/Vs정도로 지극히 낮았다.
본 발명의 목적은 저온에서 다결정 실리콘 박막을 형성할 때에도 높은 전자 이동도를 얻을 수 있는 다결정 실리콘 박막의 형성 방법, 그 다결정 실리콘 박막을 이용한 박막 트랜지스터 및 그 박막 트랜지스터를 이용한 액정 표시 장치를 제공하는 것에 있다.
도1은 본 발명의 제1실시예에 의한 다결정 박막의 형성 장치의 전체 구성을 나타내는 개념도.
도2는 본 발명의 제1실시예에 의한 다결정 박막의 형성 장치의 일부를 나타내는 개념도.
도3a 내지 도3c는 고온 가스를 송풍하는 타이밍, 레이저빔을 조사하는 타이밍 및 반도체 박막의 표면 온도의 변화를 나타내는 타임차트.
도4a 및 도4b는 다결정 실리콘 박막의 결정 구조를 나타내는 모식도.
도5a 및 도5b는 다결정 박막의 전기적 특성의 평가에 이용된 박막 트랜지스터를 나타내는 단면도 및 평면도.
도6a 및 도6b는 박막 트랜지스터의 ID-VG특성을 나타내는 그래프.
도7a 및 도7b는 박막 트랜지스터의 전자 이동도 특성을 나타내는 그래프.
도8a 내지 도8c는 본 발명의 제2실시예에 의한 다결정 실리콘 박막의 형성 방법의 공정을 설명하기 위해 각 단계에서의 다결정 실리콘 박막을 나타내는 단면도(그 1).
도9a 및 도9b는 본 발명의 제2실시예에 의한 다결정 실리콘 박막의 형성 방법의 공정을 설명하기 위해 각 단계에서의 다결정 실리콘 박막을 나타내는 단면도(그 2).
도10a 및 도10b는 본 발명의 제2실시예에 의한 다결정 실리콘 박막의 형성 방법의 공정을 설명하기 위해 각 단계에서의 다결정 실리콘 박막을 나타내는 단면도(그 3).
도11은 레이저빔 조사 후의 각부의 온도를 나타내는 그래프.
도12는 다결정 실리콘 박막의 결정 상태를 나타내는 개념도.
도13a 및 도13b는 본 발명의 제3실시예에 의한 다결정 실리콘 박막의 형성 방법의 공정을 설명하기 위해 각 단계에서의 다결정 실리콘 박막을 나타내는 단면도(그 1).
도14a 및 도14b는 본 발명의 제3실시예에 의한 다결정 실리콘 박막의 형성 방법의 공정을 설명하기 위해 각 단계에서의 다결정 실리콘 박막을 나타내는 단면도(그 2).
도15는 본 발명의 제3실시예에 의한 다결정 실리콘 박막의 형성 방법의 공정을 설명하기 위해 각 단계에서의 다결정 실리콘 박막을 나타내는 단면도(그 3).
도16a 및 도16b는 본 발명의 제4실시예에 의한 다결정 실리콘 박막의 형성 방법의 공정을 설명하기 위해 각 단계에서의 다결정 실리콘 박막을 나타내는 단면도.
도17은 레이저빔 조사 후의 각부의 온도를 나타내는 그래프.
도18a 및 도18b는 본 발명의 제5실시예에 의한 다결정 실리콘 박막의 형성 방법의 공정을 설명하기 위해 각 단계에서의 다결정 실리콘 박막을 나타내는 단면도.
도19a 및 도19b는 본 발명의 제6실시예에 의한 다결정 실리콘 박막의 형성 방법의 공정을 설명하기 위해 각 단계에서의 다결정 실리콘 박막을 나타내는 단면도(그 1).
도20은 본 발명의 제6실시예에 의한 다결정 실리콘 박막의 형성 방법의 공정을 설명하기 위해 각 단계에서의 다결정 실리콘 박막을 나타내는 단면도(그 2).
도 21은 본 발명의 제7실시예에 의한 다결정 실리콘 박막의 형성 방법을 나타내는 평면도.
도 22는 다결정 실리콘 박막의 결정 상태를 나타내는 개념도.
도 23a 내지 도 23c는 본 발명의 제8실시예에 의한 박막 트랜지스터의 제조 방법의 각 공정에서의 박막 트랜지스터를 나타내는 단면도(그 1).
도 24a 내지 도 24c는 본 발명의 제8실시예에 의한 박막 트랜지스터의 제조 방법의 각 공정에서의 박막 트랜지스터를 나타내는 단면도(그 2).
도 25a 및 도 25b는 본 발명의 제8실시예에 의한 박막 트랜지스터의 제조 방법의 각 공정에서의 박막 트랜지스터를 나타내는 단면도(그 3).
도 26a 및 도 26b는 본 발명의 제8실시예에 의한 박막 트랜지스터의 제조 방법의 각 공정에서의 박막 트랜지스터를 나타내는 단면도(그 4).
상기 목적은 기판 상에 반도체 박막을 형성하는 반도체 박막 형성 공정과, 상기 반도체 박막에 가열된 가스를 송풍하면서, 상기 가스를 송풍한 영역의 상기 반도체 박막에 에너지빔을 조사하여 상기 반도체 박막을 용융하고, 고화하는 과정에서 상기 반도체 박막을 결정화하여 다결정 박막을 형성하는 다결정 박막 형성 공정을 포함하는 것을 특징으로 하는 다결정 박막의 형성 방법으로 달성된다. 이에 따라, 고온의 가스를 송풍하면서 에너지빔을 조사함으로써, 용융한 반도체 박막의 고화 속도를 낮춤에 따라, 결정 입경이 크고, 결정 입자 내의 결함이나 쌍정이 적은 다결정 박막을 형성할 수 있다.
[제1실시예]
본 발명의 제1실시예에 의한 다결정 박막의 형성 방법 및 형성 장치를 도1~ 도3을 참조해서 설명한다. 도1은 본 실시예에 의한 다결정 박막의 형성 장치의 전체 구성을 나타내는 개념도이다. 도2는 본 실시예에 의한 다결정 박막의 형성 장치의 일부를 나타내는 개념도이다. 도3a 내지 도3c는 고온 가스를 송풍하는 타이밍, 레이저빔을 조사하는 타이밍 및 반도체 박막의 표면 온도의 변화를 나타내는 타임차트다.
(다결정 박막의 형성 장치)
먼저 제1실시예에 의한 다결정 박막의 형성 장치를 도1 및 도2를 참조해서 설명한다.
도1에 나타내는 바와 같이, 챔버(10) 내에는 X-Y스테이지(12)가 설치되어 있고, X-Y스테이지(12)에는 표면에 반도체 박막(15)(도2참조)가 형성된 기판(14)이 재치된다. X-Y스테이지(12)에는 개폐 밸브(16)의 개폐에 따라서 개폐 밸브(16)로부터 펄스 신호가 입력되고, X-Y스테이지(12)는 개폐 밸브(16)로부터의 펄스 신호에 의거해, 예를 들면 0.05mm/펄스로 이동한다. 또 X-Y스테이지(12)에는 필요에 따라서 기판(14)을 가열하기 위한 히터(도시하지 않음)가 설치되어 있다.
챔버(10)의 배기관(18)에는 터보 펌프(20)가 접속되어 있다. 터보 펌프(20)와 로터리 펌프(22)에 의해 챔버(10) 내의 공기가 배기된다.
기판(14) 상에 형성된 반도체 박막(15)에는 하기와 같이 고온의 불활성 가스가 펄스상으로 송풍된다.
즉 도1에 나타내는 바와 같이, 가스병(24) 내의 불활성 가스는 예열실(26)에 유입하고, 예열실(26) 내에서 소정의 온도, 예를 들면 100℃로 가열된다. 불활성 가스로서는 예를 들면 아르곤 가스 등을 이용할 수 있다. 예열실(26)에서 소정의 온도로 가열된 불활성 가스는 일정 주기로 펄스상으로 열리는 개폐 밸브(16)에 의해서 가열실(28)과 송풍 노즐(30)을 통해서 도2에 나타내는 바와 같이 반도체 박막(15)의 표면에 펄스상으로 송풍된다.
가열실(28)과 송풍 노즐(30)에는 각각 히터(32, 34)가 설치되어 있고, 불활성 가스는 히터(32, 34)에 의해 예를 들면 600℃로 가열된다. 송풍 노즐(30)의 포트(30a)는 기판(14) 상의 반도체 박막(15)의 레이저빔이 조사되는 영역보다 넓은 영역에 고온의 불활성 가스를 송풍할 수 있을 만큼 크다.
한편, XeCl 엑시머 레이저(36)로부터는 고온의 불활성 가스의 송풍 타이밍에 대응하여 레이저빔(38)이 펄스상으로 조사되고, 레이저빔(38)은 균질기(homogenizer)(40)에 의해 균질화된 후, 기판(14) 상의 반도체 박막(15)에 조사된다.
즉 개폐 밸브(16)의 개폐에 따라서 지연 회로(42)에 펄스 신호가 입력되고, 지연 회로(42)로 지연된 신호는 XeCl 엑시머 레이저(36)에 입력된다. XeCl 엑시머 레이저(36)는 입력된 신호에 의거하여 일정 시간 레이저빔(38)을 조사한다. XeCl 엑시머 레이저(36)로부터 조사된 레이저빔(38)은 도2에 나타내는 바와 같이 균질기(40)에 의해 균질화되어 반도체 박막(15)에 조사된다.
이렇게 해서 기판(14) 상에 형성된 반도체 박막(15)의 표면에는 고온의 불활성 가스가 펄스상으로 송풍되면서, 레이저빔(38)이 펄스상으로 조사된다. 기판(14)은 X-Y스테이지(12)에 의해 도2의 화살표의 방향으로 적당히 이동함으로써 전면에 다결정 박막이 형성된다.
(다결정 박막의 형성 방법)
다음에 다결정 실리콘 박막을 형성하는 경우를 예로 해서 도1~ 도3을 참조하여 본 실시예에 의한 다결정 박막의 형성 방법을 설명한다. 도3a는 고온 가스를 송풍하는 타이밍, 도3b는 레이저빔을 조사하는 타이밍, 도3c는 반도체 박막의 표면 온도 변화의 타임차트이다.
먼저 기판(14) 상에, 예를 들면 막두께 70nm의 실리콘 박막으로 된 반도체 박막(15)을 형성한다. 기판(14)으로서는 예를 들면 유리 기판을 이용할 수 있고, 실리콘 박막으로서는 예를 들면 비정질 실리콘 박막을 이용할 수 있다.
다음에 반도체 박막(15)이 형성된 기판(14)을 챔버(10) 내의 X-Y스테이지(12) 상에 재치한다.
다음에 챔버(10) 내의 공기를 배기하고, 챔버(10) 내의 압력을 예를 들면 1×10-2Pa까지 저하시킨다.
다음에 기판(14) 상의 반도체 박막(15)에 고온의 불활성 가스를 펄스상으로 송풍하면서 레이저빔(38)을 펄스상으로 조사한다. 고온의 불활성 가스를 송풍하는 타이밍은 도3a에 예시한 바와 같이 설정한다. 레이저빔을 조사하는 타이밍은 도3b 에 예시한 바와 같이 설정한다.
즉 도3a에 나타내는 바와 같이, 고온의 불활성 가스를 송풍하는 펄스폭은 예를 들면 70ms로 하고, 펄스의 주파수는 예를 들면 Hz(주기:1초)이다. 불활성 가스는 가압할 필요는 없다. 불활성 가스를 가압하지 않아도 챔버(10) 내의 압력이 예열실(26) 내의 압력보다도 낮기 때문에, 챔버(10)와 예열실(26)과 간의 기압차에 의해 불활성 가스가 반도체 박막(15)에 송풍된다. 불활성 가스가 챔버(10) 내로 유입함으로써 챔버(10) 내의 압력은 일시적으로, 예를 들면 약 100torr정도까지 상승한다. 이 정도의 압력하에서는 아무 문제 없이 불활성 가스를 반도체 박막(15)에 송풍할 수 있다.
한편, 도3b에 나타내는 바와 같이, XeCl 엑시머 레이저(36)로부터 레이저빔(38)을 조사하기 시작하는 타이밍은 불활성 가스에 의해 반도체 박막(15) 및 그 근방이 고온으로 유지되고 있을 때에 레이저빔(38)이 반도체 박막(15)에 조사되도록, 불활성 가스를 송풍하기 시작하는 타이밍으로부터 예를 들면 30ms 지연된다. 지연 회로(42)에 의한 지연 시간을 30ms로 함으로써, 이와 같은 타이밍으로 레이저빔(38)을 조사할 수 있다. 또 XeCl 엑시머 레이저(36)로부터 레이저빔(38)을 조사하는 시간, 즉 펄스폭은 반도체 박막(15)을 용융할 수 있도록 적절하게 설정하는 것이 바람직하고, 예를 들면 도3b에 나타내는 바와 같이 30ns로 할 수 있다.
또한 레이저빔(38)이 조사가 종료된 후에도, 고온의 불활성 가스를 계속 반도체 박막(15)에 송풍하는 것이 바람직하다. 레이저빔(38)의 조사가 종료한 후에도 고온의 불활성 가스가 반도체 박막(15)에 송풍되므로, 도3c에 나타내는 바와 같이 반도체 박막(15)이 냉각될 때까지의 시간을 길게 할 수 있다. 이에 따라, 레이저빔(38)에 의해 용융된 반도체 박막(15)의 고화 속도를 늦출 수 있고, 따라서 양질의 다결정 박막을 형성할 수 있게 된다.
이렇게 해서 펄스폭 30ns, 펄스 주파수 1Hz의 레이저빔(38)이 고온의 불활성 가스가 송풍 개시로부터 30ms씩 지연하여 기판(14) 상의 반도체 박막(15)에 조사된다. 또한 XeCl 엑시머 레이저(36)에 의해 방사된 레이저빔(38)은 균질기(40)로 적절하게, 예를 들면 100mm ×1mm의 형상으로 성형하는 것이 바람직하다.
개폐 밸브(16)로부터 출력되는 신호는 X-Y스테이지(14)에 입력되고, X-Y스테이지(14)는 0.05mm/펄스로 이동한다. 이렇게 해서 최종적으로 기판(14) 상에 양질의 다결정 박막이 형성된다.
(결정 구조)
도4a 및 도4b를 이용해서 제안된 방법으로 형성한, 즉 고온의 불활성 가스를 송풍하지 않고 레이저빔을 조사한 다결정 박막의 결정 구조와, 본 실시예에 의한 방법으로 형성한, 즉 고온의 불활성 가스를 펄스상으로 송풍하면서 레이저빔을 펄스상으로 조사한 다결정 박막의 결정 구조에 대해서 설명한다. 여기서는 다결정 박막으로서 다결정 실리콘막을 예로 든다.
도4a는 제안된 방법으로 형성된 다결정 실리콘막의 결정 구조를 나타내는 모식도이다. 다결정 실리콘막을 형성하고, 세코(Secco) 에칭을 하여 주사 전자 현미경으로 관측했다. 유리 기판 상에 미리 형성한 반도체 박막은 비정질 실리콘 박막이고, 조사하는 레이저빔의 에너지는 350mJ/cm2로 했다.
한편, 도4b는 본 실시예에 의해 형성된 다결정 실리콘 박막의 결정 구조를 나타내는 모식도이다. 도4a에 나타낸 바와 같이, 다결정 실리콘 박막을 형성하여, 세코 에칭을 하고, 주사전자 현미경에 의해 관측하였다. 유리 기판 상에 미리 형성한 실리콘 박막은 도4a의 경우와 같이 비정질 실리콘 박막이고, 조사하는 레이저빔의 에너지는 300mJ/cm2로 했다.
도4a에 나타내는 바와 같이, 제안된 방법으로 형성된 다결정 실리콘 박막의 결정 구조는 결정 입자(44)의 입경은 약100nm~ 약200nm다.
이에 비해서 도4b에 나타내는 바와 같이, 본 실시예에서 형성된 결정 실리콘 박막의 결정 구조는 결정 입자(46)의 입경이 약300nm~ 약600nm다. 즉 본 실시예에 의하면, 제안된 방법에 비해서 다결정 실리콘 박막의 결정 입경을 약 3배 크게 할 수 있게 된다.
이와 같이 본 실시예에 의하면, 결정 입경이 큰 다결정 박막을 형성할 수 있다.
(전기적 특성)
다음에 , 본 실시예에 의한 다결정 박막의 전기적 특성을 박막 트랜지스터를 예로 들어 도5~ 도7을 참조하면서 설명한다. 도5는 다결정 박막의 전기적 특성의 평가에 이용되는 박막 트랜지스터를 나타내는 단면도 및 평면도이다. 도5a는 박막 트랜지스터의 평면도이고, 도5b는 도5a의 A-A'선 단면도이다. 도6은 박막 트랜지스터의 ID-VG(ID: 드레인 전류, VG: 게이트 전압) 특성을 나타내는 그래프다. 도7은 박막 트랜지스터의 전자 이동도 특성을 나타내는 그래프다.
도5b에 나타내는 바와 같이, 유리 기판(48) 상에는 상기와 같이 하여 형성된 막두께 70nm의 다결정 실리콘 박막으로 된 다결정 박막(50)이 형성되어 있다. 제안된 방법으로 형성한 다결정 박막의 전기적 특성과, 본 실시예로 형성된 다결정 박막의 전기적 특성을 비교하기 위해, 각각의 다결정 박막을 이용하여 박막 트랜지스터를 제작했다.
또 다결정 박막(50) 상에는 막두께 120nm의 게이트 절연막(52)이 형성되어 있다. 게이트 절연막(52) 상에는 알루미늄막으로 된 게이트 전극(54)이 형성되어 있다. 또한 게이트 전극(54)의 게이트 길이(a)(도5a참조)는 10㎛이고, 다결정 박막(50)의 폭(b)는 30㎛이다.
다결정 박막(50)에는 게이트 전극(54)에 자기 정합으로 불순물로서 인이 약하게 도프됨으로써 저농도(lightly doped) 확산층(56a)이 형성되어 있다. 다결정 박막(50)에는 고농도(heavily-doped) 확산층(56b)이 형성되어 있다. 저농도 확산층(56a)과 고농도 확산층(56b)에 의해 소스/드레인 확산층(56)이 구성되어 있다.
또한 전면에 층간 절연막(58)이 형성되어 있다. 층간 절연막(58)에는 층간 절연막(58) 표면으로부터 고농도 확산층(56b)에 달하는 컨택트 홀(60)이 형성되어 있다. 고농도 확산층(56b)에는 컨택트 홀(60)을 통해서 소스/드레인 전극(62)이 형성되어 있다.
이와 같이 하여 형성된 박막 트랜지스터의 ID-VG특성을 도6을 참조해서 설명한다.
도6a는 제안된 방법으로 형성된 다결정 박막을 이용한 박막 트랜지스터의 ID-VG특성을 나타내는 그래프다. 도6b는 본 실시예로 형성된 다결정 박막을 이용한 박막 트랜지스터의 ID-VG특성을 나타내는 그래프다. 도6a 및 도6b 모두, 가로축은 게이트 전압VG를 나타내고 있고, 세로축은 드레인 전류ID를 나타내고 있다. 또한 도6a 및 도6b 모두 VD= 1V(VD:드레인 전압)에서의 ID-VG특성이다.
도6b에 나타내는 바와 같이, 본 실시예로 형성된 다결정 박막을 이용한 박막 트랜지스터는 도6a에 나타내는 제안된 방법으로 형성된 다결정 박막을 이용한 박막 트랜지스터보다 양호한 ID-VG특성을 갖는다.
다음에 상기한 박막 트랜지스터의 전자 이동도 특성을 도7을 참조해서 설명한다.
도7a는 제안된 방법으로 형성된 다결정 박막을 이용한 박막 트랜지스터의 전자 이동도 특성을 나타내는 그래프다. 한편, 도7b는 본 실시예로 형성된 다결정 박막을 이용한 박막 트랜지스터의 전자 이동도 특성을 나타내는 그래프다. 도7a 및 도7b 모두, 가로축은 게이트 전압VG를 나타내고 있고, 세로축은 전자 이동도를 나타내고 있다. 또한 도7a 및 도7b 모두 VD=1V(VD:드레인 전압)에서의 전자 이동도, 즉 박막 트랜지스터의 선형 영역에서의 전자 이동도이다.
도7a에 나타내는 바와 같이, 제안된 방법으로 형성된 다결정 박막을 이용한 박막 트랜지스터의 전자 이동도의 최대치는 100cm2/Vsec인데 비해서, 본 실시예로 형성된 다결정 박막을 이용한 박막 트랜지스터의 전자 이동도의 최대치는 200cm2/Vsec이었다. 이와 같이 본 실시예로 형성된 다결정 박막을 이용한 박막 트랜지스터의 전자 이동도는 제안된 방법으로 형성된 다결정 박막을 이용한 박막 트랜지스터의 약2배이다.
이와 같이, 본 실시예에 의하면, 고온의 불활성 가스를 펄스상으로 송풍하면서 레이저빔을 펄스상으로 조사함으로써, 용융한 반도체 박막의 고화 속도를 늦출 수 있다. 그 결과, 결정 입경이 크고, 결정 입자 내의 결함이나 쌍정이 적은 다결정 박막을 형성할 수 있다. 고온의 불활성 가스가 펄스상으로 송풍되므로, 기판의 온도가 상승하여 기판이 변형해 버리는 일이 없다. 내열 온도가 낮은 기판 상에 다결정 박막을 형성하는 경우에서도, 양질의 다결정 박막을 형성할 수 있다. 저온으로 형성하는 경우에서도, 결정 입경이 큰 다결정 박막을 형성할 수 있으며, 전자 이동도가 높은 다결정 박막을 형성할 수 있다.
[제2실시예]
본 발명의 제2실시예에 의한 다결정 실리콘 박막의 형성 방법을 도8~ 도12를 참조해서 설명한다. 도8~ 도10은 본 실시예에 의한 다결정 실리콘 박막의 형성 공정을 설명하기 위한 다결정 실리콘 박막의 단면도이다. 도11은 레이저 조사 후의 각부의 온도 변화의 그래프이다. 도5는 다결정 실리콘 박막의 결정 상태를 나타내는 개념도이다.
먼저 유리 기판(110) 상에, PECVD(Plasma-Enhanced Chemical Vapor Deposition, 플라즈마 화학 기상 퇴적법)으로 막두께 200nm의 실리콘 산화막으로 된 버퍼층(112)을 형성한다.
다음에 버퍼층(112) 상에, PECVD법으로 막두께50nm의 비정질 실리콘층으로 된 실리콘층(114)을 형성한다.
다음에 450℃에서 2시간의 열처리를 하고, 이에 의해 실리콘층(114)으로부터 수소를 제거한다 (도8a 참조).
다음에 포토리소그래피로 실리콘층(114)을 8㎛x8㎛의 형상으로 패터닝한다(도8b참조).
다음에 HF계의 에칭액을 이용하여 실리콘층(114)을 마스크로 해서 버퍼층(112)의 표면을 에칭함으로써 버퍼층(112)에 단차를 형성한다 (도8c참조).
다음에 , 전면에 PECVD법으로 막두께 30nm의 실리콘 산화막으로 된 분리막(116)을 형성한다(도9a참조). 분리막(116)은 실리콘층(114)보다 융점이 높은 재료를 이용하는 것이 바람직하다. 이는 실리콘층(114)을 결정화할 때에 분리막(116)이 용융하여 버리면, 실리콘층(114)과 보온층(118)(도9b참조)이 일체가 되어 버리기 때문이다. 또 바람직하게는 분리막(116)은 보온층(118)을 에칭할 때에 에칭 스토퍼로 해서 기능한다.
다음에 PECVD법으로 막두께 300nm의 다결정 실리콘막으로 된 보온층(118)을 전면에 형성한다(도9b참조). 성막 조건은, 예를 들면 SiH4가스와 H2가스와의 유량비를 2:98로 하고, 성막실 내의 온도를 550℃로 하면 된다.
다음에 실온에서 유리 기판(110)의 하측면측, 즉 버퍼층(112)이 형성되어 있지 않은 측상의 실리콘층(114)에 단펄스 레이저빔을 조사하여 실리콘층(114)을 결정화한다(도10a). 단펄스 레이저빔이란 단주기의 펄스를 발생하는 레이저를 말한다. 단펄스 레이저로서는, 예를 들면 엑시머 레이저를 이용할 수 있다. 펄스폭은 예를 들면 30ns, 펄스수는 20회/초로 할 수 있다. 단펄스 레이저의 조사방법으로서는, 예를 들면 오버래핑 스캔 조사법을 이용할 수 있다.
도10a에 나타내는 바와 같이, 본 실시예에서는 실리콘층(114)이 보온층(118)에 의해 피복되어 있다. 실리콘층(114)이 보온층(118)에 피복되어 있으므로, 실리콘층(114)에 레이저 펄스의 조사가 행하여진 후에는 실리콘층(114)의 냉각 속도가 낮아진다.
레이저빔 조사 후의 각부의 온도를 도11을 참조해서 설명한다. 도11에 있어서, t1, t2및 t3은 각각 레이저 펄스의 조사가 끝난 후의 시간을 나타내고 있다. 도11에 있어서, t1은 레이저 펄스의 조사가 종료하고서 t1시간 후의 각부의 온도를 나타내고 있고, t2는 레이저 펄스의 조사가 종료하고서 t2시간 후의 각부의 온도를 나타내고 있고, t3은 레이저 펄스의 조사가 종료하고서 t3시간 후의 각부의 온도를 나타내고 있다. t1보다 t2가 늦고, t2보다 t3이 늦다.
실리콘층(114)이 보온층(118)에 피복되어 있으므로, 실리콘층(114)의 단부 근방에서는 냉각 속도가 늦다. 레이저 펄스의 조사를 종료하고서 t2시간 후의 각부의 온도를 비교해 보면, 실리콘층(114)의 중앙부에서는 실리콘 결정의 융점 이하까지 온도가 내려가지만, 실리콘층(114)의 단부 근방에서는 실리콘 결정의 융점보다 높은 온도를 유지한다. 이와 같이, 실리콘층(114)이 보온층(118)에 의해 피복되어 있으므로, 실리콘층(114)의 단부 근방은 냉각 속도가 늦게 된다. 환언하면, 실리콘층(114)의 단부 근방에서는 실리콘 결정의 융점 이하로 온도가 내려갈 때까지의 시간이 길기 때문에, 실리콘층(114)의 내부에서 핵이 생성되어 가로 방향으로 결정이 성장되어 큰 결정 입자를 생성할 수 있다.
이렇게 해서 실리콘층(114)이 결정화되어, 다결정 실리콘 박막(114a)이 생성된다.
다음에 RIE(Reactive Ion Etching, 반응성 이온 에칭법)로 분리막(116)을 에칭 스토퍼로 해서 보온층(118)을 에칭한다.
다음에 HF계의 습식 에칭에 의해서 분리막(116)을 에칭한다(도10b참조).
이렇게 해서 본 실시예에 의한 다결정 실리콘 박막(114a)이 형성된다.
(평가 결과)
다음에 상기와 같이 하여 형성된 다결정 실리콘 박막의 결정 상태에 대해서 도12a를 참조해서 설명한다. 도12a는 본 실시예로 형성된 다결정 실리콘 박막의 결정 상태를 나타내는 개념도이다. 도12a는 실리콘층의 단부 근방을 확대한 것이다. 또한 다결정 실리콘 박막의 결정 상태는 예를 들면 TEM(Transmission Electron Microscopy, 투과형 전자 현미경법)으로 관찰할 수 있다.
도12a의 도면 좌측에 다결정 실리콘 박막(114a)의 중앙부 측을 나타낸다. 다결정 실리콘 박막(114a)의 단부 측을 도면 우측에 나타낸다. 도면 좌측, 즉 다결정 실리콘 박막(114a)의 중앙부 측은 결정 입경이 작아, 입경이 작은 다결정 실리콘 영역(140a)이 되고 있다. 도면 우측, 즉 다결정 실리콘 박막(114a)의 단부로부터 일정 거리 떨어진 영역에는 입경이 큰 실리콘 결정(140b)이 생성되어 있다. 그리고 또한 도면 우측, 즉 다결정 실리콘 박막(114a)의 단부 근방에는 가로 방향으로 성장한 입경이 큰 실리콘 결정(140c)이 생성되어 있다. 핵은 입경이 큰 실리콘 결정(140b)에 의해 형성되어 가로 방향으로 성장하여 실리콘 결정(140c)이 된다.
이와 같이 본 실시예에 의하면, 실리콘층이 보온층으로 피복되어 있으므로, 레이저 조사가 행하여진 후의 실리콘층의 냉각 속도를 늦출 수 있고, 이에 따라 입경이 큰 다결정 실리콘 박막을 형성할 수 있다.
[제3실시예]
본 발명의 제3실시예에 의한 다결정 실리콘 박막의 형성 방법을 도13~ 도15를 참조해서 설명한다. 도13~ 도15는 본 실시예에 의한 다결정 실리콘 박막의 형성 공정을 설명하기 위한 다결정 실리콘 박막의 단면도이다. 도8~ 도12에 나타내는 제2실시예에 의한 다결정 실리콘 박막의 형성 방법과 동일한 구성 요소에는 동일한 부호를 붙여서 설명을 생략 또는 간단히 한다.
버퍼층(112)에 단차를 형성하는 공정까지는 도8a~ 도8c에 나타내는 제2실시예에 의한 다결정 실리콘 박막의 형성 방법과 마찬가지이므로 여기서는 설명을 생략한다.
다음에 전면에 PECVD법으로 막두께 30nm의 실리콘 산화막으로 된 분리막(116)을 형성한다(도13a참조).
다음에 전면에 PECVD법으로 막두께 300nm의 비정질 실리콘막으로 된 보온층(118)을 형성한다.
다음에 전면에 스퍼터법으로 막두께 3nm의 Ni막으로 된 불순물층(20)을 형성한다(도13b참조).
다음에 550℃에서 8시간의 열처리를 하여 불순물층(120)의 Ni를 보온층(118) 중에 고상 확산함에 따라, Ni를 이용한 비정질 실리콘의 고상 성장이 다결정 실리콘층으로 된 보온층(118a)을 형성한다 (도14a참조).
다음에 유리 기판(110)의 하측면 상의 실리콘층(114)에 단펄스 레이저빔을 조사하여 실리콘층(114)을 결정화한다(도14b참조). 단펄스 레이저는 제2실시예와 마찬가지로, 예를 들면 엑시머 레이저를 이용할 수 있다. 또 펄스폭, 펄스수 등도 제1실시예와 마찬가지로 할 수 있다.
실리콘층(114)이 보온층(118a)에 의해 피복되어 있으므로, 레이저 조사가 행하여진 실리콘층(114)의 냉각 속도가 늦추어진다. 실리콘층의 단부 근방에서 실리콘층의 온도가 실리콘 결정의 융점 이하로 내려가는 시간이 길어짐으로써 실리콘층의 내부에서 핵이 형성되어, 결정이 가로 방향으로 성장한다. 이렇게 해서 결정이 가로 방향으로 성장함으로써 큰 결정 입자를 형성할 수 있다.
이렇게 해서 실리콘층(114)이 결정화되어, 다결정 실리콘 박막(114b)이 생성된다.
다음에 RIE법으로 분리막(116)을 에칭 스토퍼로 해서 보온층(118a)을 에칭한다.
다음에 HF계의 습식 에칭으로 분리막(116)을 에칭한다(도15참조).
이렇게 해서 본 실시예에 의해 다결정 실리콘 박막이 형성된다.
(평가 결과)
다음에 상기와 같이 하여 형성된 다결정 실리콘 박막의 결정 상태에 대해서 설명한다.
본 실시예로 형성된 다결정 실리콘 박막(114b)은 도12a와 마찬가지의 결정 상태를 갖는다.
이와 같이 본 실시예에 의하면, 실리콘층이 보온층으로 피복되어 있으므로, 레이저 조사가 행하여진 실리콘층의 단부 근방의 냉각 속도를 늦출 수 있다. 실리콘층의 단부 근방의 냉각 속도가 늦어지므로, 실리콘층의 내부에서 핵이 형성되어 결정이 가로 방향으로 성장한다. 이에 따라 입경이 큰 다결정 실리콘 박막을 형성할 수 있다.
비교를 위해 유리 기판(110)의 상측, 즉 보온층(118a)의 상측으로부터 단펄스 레이저빔을 조사한 경우의 실리콘층의 결정 상태를 평가하였다.
평가 결과, 실리콘층의 결정 입경이 작아서, 미소 입경의 다결정 실리콘이 된 것을 알았다. 이것은 엑시머 레이저가 보온층(118a)에 의해 흡수되어 버려서 실리콘층(114)의 결정화에 필요한 열이 실리콘층(114)에 충분히 전해지지 않기 때문이라고 생각된다.
[제4실시예]
본 발명의 제4실시예에 의한 다결정 실리콘 박막의 형성 방법을 도16 및 도17을 참조해서 설명한다. 도16은 본 실시예에 의한 다결정 실리콘 박막의 형성 공정을 설명하기 위한 다결정 실리콘 박막의 단면도이다. 도17은 레이저 조사 후의 각부의 온도 변화를 나타내는 그래프다. 도8~ 도15에 나타내는 제2 또는 제3실시예에 의한 다결정 실리콘 박막의 형성 방법과 동일한 구성 요소에는 동일한 부호를 붙여서 설명을 생략 또는 간단히 한다.
본 실시예에 의한 다결정 실리콘 박막의 형성 방법은 보온층(118a)을 형성하는 공정까지는 제3실시예에 의한 다결정 실리콘 박막의 형성 방법과 마찬가지이므로, 설명을 생략한다.
다음에 유리 기판(110)의 온도를 300℃로 하고, 유리 기판(110)의 하측 상의 실리콘층(114)에 단펄스 레이저빔을 조사하여 실리콘층(114)을 결정화한다(도16a참조). 또한 유리의 비틀림은 약600℃~ 700℃ 이상에서 발생하므로, 유리 기판(110)을 300℃로 가열하여도, 유리 기판(110)이 변형되지 않는다.
레이저 조사 후의 각부의 온도를 도17을 참조해서 설명한다. 도17의 그래프에서, 파선은 유리 기판(110)의 온도를 실온으로 한 경우, 즉 제2실시예의 경우의 각부의 온도를 나타내고 있고, 실선은 유리 기판(110)의 온도를 300℃으로 한 경우, 즉 본 실시예의 경우의 각부의 온도를 나타내고 있다.
본 실시예에서는 유리 기판(110)이 300℃로 가열되고 있으므로, 실리콘층(114)의 각부의 냉각 속도가 늦다. t2시간 후의 실리콘층(114)의 각부의 온도를 비교해 보면, 제2실시예에서는 실리콘층(114)의 중앙부는 실리콘 결정의 융점 이하까지 온도가 내려가지만, 본 실시예에서는 실리콘층(114)의 전체가 실리콘 결정의 융점보다 높은 온도를 유지하고 있다. 상술한 바와 같이 본 실시예에서는 유리 기판(110)이 300℃로 가열되고 있으므로, 실리콘층(114)의 냉각 속도가 늦다. 환언하면, 본 실시예에서는 실리콘 결정의 융점 이하로 실리콘층(114)의 온도가 내려가는 시간이 제1 및 제2실시예보다 길어지므로, 넓은 범위에 걸쳐 결정이 가로 방향으로 성장한다. 이에 따라 큰 입경의 실리콘 결정을 형성할 수 있다.
이렇게 해서 실리콘층(114)이 결정화되고, 다결정 실리콘 박막(114c)이 생성된다.
다음에 RIE법으로 분리막(116)을 에칭 스토퍼로 해서 보온층(118a)을 에칭한다.
다음에 HF계의 습식 에칭에 의해서, 분리막(116)을 에칭한다(도16b참조).
이렇게 해서 본 실시예에 의한 다결정 실리콘 박막이 형성된다.
(평가 결과)
다음에 상기와 같이 하여 형성된 다결정 실리콘 박막의 결정 상태에 대해서 도12b를 참조해서 설명한다. 도12b는 본 실시예로 형성된 다결정 실리콘 박막의 결정 상태를 나타내는 개념도이다.
도12b에 나타내는 바와 같이, 본 실시예에서는 가로 방향으로 성장한 입경이 큰 다결정 실리콘 결정(140c)이 형성되는 영역이 도12a에 나타내는 제1 및 제2실시예의 경우보다 넓다.
상술한 바와 같이 본 실시예에 의하면, 유리 기판을 300℃로 가열해 레이저빔을 조사함으로써 단펄스 레이저빔을 조사한 후의 실리콘층의 냉각 속도를 늦출 수 있다. 이에 따라 실리콘층의 내부에서 핵이 형성되어, 실리콘층의 단부를 향해 넓은 범위에 걸쳐 가로 방향으로 결정이 성장하여, 입경이 큰 다결정 실리콘을 갖는 다결정 실리콘 박막을 형성할 수 있다.
[제5실시예]
본 발명의 제5실시예에 의한 다결정 실리콘 박막의 형성 방법을 도18을 참조해서 설명한다. 도18은 본 실시예에 의한 다결정 실리콘 박막의 형성 공정을 설명하기 위한 다결정 실리콘 박막의 단면도이다. 도8~도17에 나타내는 제2~ 제4실시예에 의한 다결정 실리콘 박막의 형성 방법과 동일한 구성 요소에는 동일한 부호를 교부해 설명을 생략 또는 간단히 한다.
본 실시예에 의한 다결정 실리콘 박막의 형성 방법은 유리 기판(110) 상에 700nm 두께의 버퍼층(112)을 형성하는 점, 버퍼층(112) 상에 100nm로 두꺼운 실리콘층(114)을 형성하고, 유리 기판(110)의 온도를 500℃로 높게 설정하여 단펄스 레이저빔을 조사하는 점에 특징이 있다.
먼저 유리 기판(110) 상에 PECVD법으로 막두께 700nm의 실리콘 산화막으로 된 버퍼층(112)을 형성한다. 버퍼층(112)의 두께를 700nm로 제2~ 제4실시예보다 두껍게 형성하는 것은 레이저 조사 후의 실리콘층(114)의 냉각 속도를 늦추기 위해서다.
다음에 버퍼층 상에 PECVD법으로 막두께 100nm의 비정질 실리콘층으로 된 실리콘층(114)을 형성한다. 실리콘층(114)의 두께를 100nm로 제2~ 제4실시예보다 두껍게 형성하는 것은 실리콘층(114)의 열용량을 크게 하여 실리콘층(114)의 냉각 속도를 늦추기 위해서다.
본 실시예에 의한 보온층(118a)을 형성하기까지의 다음 공정은 제3실시예와 같으므로, 설명을 생략한다.
다음에 유리 기판(110)의 온도를 500℃로 하고, 유리 기판(110)의 하측 상에 단펄스 레이저빔을 조사하여 실리콘층(114)을 결정화한다(도18a참조). 또한 유리의 변형은 약600℃~700℃ 이상에서 발생하므로, 유리 기판(110)을 500℃로 해도 유리 기판(110)이 변형되는 일은 없다. 유리 기판이 500℃로 높게 가열되고, 게다가 실리콘층이 100nm로 두껍기 때문에, 실리콘층의 냉각 속도가 늦어진다. 환언하면, 본 실시예에서는 실리콘 결정의 융점 이하로 실리콘층(114)의 온도가 내려가기까지의 시간을 제2~ 제4실시예보다 길게 할 수 있다. 따라서 보다 넓은 범위에 걸쳐 가로 방향 성장이 실현되어, 큰 입경의 실리콘 결정을 생성할 수 있다.
이렇게 해서 실리콘층(114)이 결정화되어 다결정 실리콘 박막(114d)이 생성된다.
다음에 RIE법으로 분리막(116)을 에칭 스토퍼로 해서, 보온층(118a)을 에칭한다.
다음에 HF계의 에칭액을 이용하여 분리막(116)을 에칭한다(도18b참조).
이렇게 해서 본 실시예에 의한 다결정 실리콘 박막이 형성된다.
(평가 결과)
다음에 상기와 같이 하여 형성된 다결정 실리콘 박막의 결정 상태에 대해서 도12c를 참조해서 설명한다. 도12c는 본 실시예로 형성된 다결정 실리콘 박막의 결정 상태를 나타내는 개념도이다.
도12c에 나타내는 바와 같이, 본 실시예에서는 가로 방향으로 성장한 입경이 큰 다결정 실리콘 결정(140c)이 형성되는 영역이, 도12a 및 도12b에 나타내는 제2~ 제4실시예의 경우보다 넓어졌다. 본 실시예에서는 도12a 및 도12b에서 관측된 입경이 큰 다결정 실리콘 결정(140b)이 관측되지 않는다.
이와 같이 본 실시예에 의하면, 실리콘층을 두껍게 형성하고, 유리 기판을 500℃로 가열해 레이저 조사를 함으로써, 단펄스 레이저빔을 조사한 후의 실리콘층의 냉각 속도를 제4실시예의 경우보다 더 늦출 수 있다. 이에 따라, 실리콘층의 내부에서 핵이 형성되어, 실리콘층의 단부를 향해 넓은 범위에 걸쳐 결정이 가로 방향으로 성장하여, 입경의 큰 다결정 실리콘의 다결정 실리콘 박막을 형성할 수 있다.
[제6실시예]
본 발명의 제6실시예에 의한 다결정 실리콘 박막의 형성 방법을 도19~도20을 참조해서 설명한다. 도19 및 도20은 본 실시예에 의한 다결정 실리콘 박막의 형성 공정을 설명하기 위한 다결정 실리콘 박막의 단면도이다. 도8~도18에 나타내는 제2~제5실시예에 의한 다결정 실리콘 박막의 형성 방법과 동일한 구성 요소에는 동일한 부호를 붙여서 설명을 생략 또는 간단히 한다.
본 실시예에 의한 다결정 실리콘 박막의 형성 방법은 보온층(118a)에 개구부(122)를 형성함으로써, 실리콘층(114)의 각부의 냉각 속도를 적정하게 설정하는 것에 주요한 특징이 있다.
본 실시예의 공정은 보온층(118a)을 형성하는 공정까지 제5실시예에 의한 다결정 실리콘 박막의 형성 방법과 같으므로 설명을 생략한다.
다음에 보온층(118a)에 표면으로부터 깊이 200nm까지 개구부(122)를 형성한다(도19a참조). 개구부(122)의 직경은, 예를 들면 1㎛로 할 수 있다. 개구부(122)의 형상이나 깊이는 소망의 냉각 속도에서 실리콘층(114)의 각부가 냉각되도록 적정하게 설정할 수 있다.
다음에 유리 기판(110)의 온도를 500℃로 하고, 유리 기판(110)의 하측 상에 단펄스 레이저빔을 조사하여 실리콘층(114)을 결정화한다(도19b참조). 실리콘층(114) 상의 보온층(118a)에 개구부(122)가 형성되어 있기 때문에, 보온층(118a)에 의한 보온 기능이 떨어져서 개구부(122)의 근방의 실리콘층(114)의 냉각 속도가 빨라진다. 한편, 실리콘층(114)의 단부 근방은 개구부(122)로부터 떨어져 있기 때문에, 보온층(118a)이 충분히 보온 기능을 갖고 있다. 따라서, 실리콘층(114)의 단부 근방에서는 실리콘층(114)의 냉각 속도가 늦다. 이에 따라, 제2~제5실시예의 경우보다 더 넓은 영역에 걸쳐 가로 방향으로 성장한 입경이 큰 다결정 실리콘 결정이 형성된다.
이렇게 해서 실리콘층(114)이 결정화되어 다결정 실리콘 박막(114e)이 생성된다.
다음에 RIE법으로 분리막(116)을 에칭 스토퍼로 해서, 보온층(118a)을 에칭한다.
다음에 HF계의 에칭액을 이용하여, 분리막(116)을 에칭한다(도20참조).
이렇게 해서 본 실시예에 의한 다결정 실리콘 박막이 형성된다.
(평가 결과)
다음에 상기와 같이 하여 형성된 다결정 실리콘 박막의 결정 상태에 대해서 도12d를 참조해서 설명한다. 도12d는 본 실시예로 형성된 다결정 실리콘 박막의 결정 상태를 나타내는 개념도이다.
도12d에 나타내는 바와 같이, 본 실시예에서는 가로 방향으로 성장한 입경이 큰 다결정 실리콘 결정(140c)이 형성되는 영역이 도12a~도12c에 나타내는 제2~제5실시예의 경우보다 넓어진다. 본 실시예에서는 도12a 및 도12b에서 관측된 입경이 큰 다결정 실리콘 결정(140b)은 관측되지 않는다.
상술한 바와 같이, 본 실시예에 의하면, 보온층에 개구부가 형성됨으로써 실리콘층의 중앙부로부터 단부로 넓게 온도 구배가 발생함에 따라, 넓은 범위에 걸쳐 입경이 큰 다결정 실리콘 결정을 갖는 다결정 실리콘 박막을 형성할 수 있다.
[제7실시예]
본 발명의 제7실시예에 의한 다결정 실리콘 박막의 형성 방법을 도21 및 도22를 참조해서 설명한다. 도21은 본 실시예에 의한 다결정 실리콘 박막의 형성 방법을 나타내는 평면도이다. 도22는 본 실시예로 형성된 다결정 실리콘 박막의 결정 상태를 나타내는 개념도이다. 도8~도20에 나타내는 제2~제6실시예에 의한 다결정 실리콘 박막의 형성 방법과 동일한 구성 요소에는 동일한 부호를 붙여서 설명을 생략 또는 간단히 한다.
본 실시예에 의한 다결정 실리콘 박막의 형성 방법은 도21에 나타내는 바와 같이, 실리콘층(114)의 평면 형상이 장방형이 아니라, 부분적으로 폭이 좁은 것에 특징이 있다.
본 실시예의 공정은 보온층(118a)을 형성하는 공정까지 제5실시예에 의한 다결정 실리콘 박막의 형성 방법과 같으므로 설명을 생략한다. 단, 본 실시예에 의한 다결정 실리콘 박막의 형성 방법은 실리콘층(114)을 패터닝할 때에 도21에 나타내는 바와 같은 평면 형상으로 실리콘층(114)을 패터닝하는 점에서 제5실시예와 다르다. 즉 본 실시예에서는 실리콘층(114)의 폭이 부분적으로 좁다. 실리콘층(114)의 도면 좌우 방향의 폭은, 예를 들면 5㎛로 할 수 있다. 또 실리콘층(114)의 도면 상하 방향의 길이는 광폭 영역에서, 예를 들면 5㎛로 할 수 있다. 실리콘층(114)의 두께는 제5실시예와 같이, 예를 들면 100nm로 할 수 있다.
다음에 유리 기판(110)의 온도를 500℃로 하고, 유리 기판(110)의 하측 면측으로부터 단펄스 레이저빔을 조사함에 따라, 실리콘층(114)이 결정화한다.
다음에 RIE법으로 분리막(116)을 에칭 스토퍼로 해서 보온층(118a)을 에칭한다.
다음에 HF계의 에칭액을 이용하여 분리막(116)을 에칭한다.
이렇게 해서 본 실시예에 의한 다결정 실리콘 박막이 형성된다.
(평가 결과)
다음에 상기와 같이 하여 형성된 다결정 실리콘 박막의 결정 상태에 대해서 도22를 참조해서 설명한다.
도22에 나타내는 바와 같이, 광폭 영역의 중앙부는 미소 입경의 다결정 실리콘 영역(140a)으로 되어 있다.
한편 광폭 영역의 단부 근방은, 단부를 향하여 넓은 영역에서 가로 방향으로 성장한 입경이 큰 다결정 실리콘 결정(140c)이 형성된다.
광폭 영역과 협폭 영역 사이 영역의 근방에서는 실리콘층의 내부의 일점으로부터 그 단부를 향해 가로 방향으로 결정이 성장하여 단결정이 된다.
협폭 영역에서는 보온층(118a)에 의한 보온이 더 효과적으로서, 도면 하측을 향해 가로 방향으로 결정이 성장하여 단결정 실리콘(140d)이 형성된다.
상술한 바와 같이, 본 실시예에 의하면, 일부 영역의 폭이 좁아지도록 실리콘층이 패터닝되므로, 협폭 영역의 실리콘층에 단결정 실리콘을 형성할 수 있다.
[제8실시예]
본 발명의 제8실시예에 의한 박막 트랜지스터의 제조 방법을 도23~도26을 참조해서 설명한다. 도23~도26은, 본 실시예에 의한 박막 트랜지스터의 제조 공정을 설명하기 위한 박막 트랜지스터의 단면도이다. 도8~도22에 나타내는 제2~제7실시예에 의한 다결정 실리콘 박막의 형성 방법과 동일한 구성 요소에는 동일한 부호를 붙여서 설명을 생략 또는 간단히 한다.
본 실시예에 의한 박막 트랜지스터의 제조 방법은 제2~제7실시예로 형성된 다결정 실리콘 박막을 박막 트랜지스터의 채널층으로서 이용하는 것에 주요한 특징이 있다.
먼저 제2~제7실시예에 의한 다결정 실리콘 박막의 형성 방법의 어느 하나에 의해 다결정 실리콘 박막을 형성한다. 여기서는, 예를 들면 제5실시예에 의한 다결정 실리콘 박막의 형성 방법을 이용하여 길이3㎛, 폭 5㎛의 다결정 실리콘 박막(114e)으로 된 채널층(124)을 형성한다(도23a참조).
다음에 전면에 PECVD법으로 막두께 120nm의 실리콘 산화막으로 된 게이트 산화막(126)을 형성한다. 또한 게이트 산화막(126)은 LP(Low Pressure, 감압) CVD법, 스퍼터법 등을 이용해 형성해도 좋다(도23b참조).
다음에 전면에 스퍼터법으로 막두께 300nm의 알루미늄층(128)을 형성한다(도23c참조).
다음에 포토리소그래피 기술을 이용하여 알루미늄층(128)을 게이트 전극(130)의 형상으로 패터닝한다(도24a참조).
다음에 게이트 전극(130)에 자기 정합으로 게이트 산화막(126)을 에칭한다(도24b참조).
다음에 게이트 전극(130)에 자기 정합으로 채널층(124)에 불순물 이온을 주입한다. 불순물로서는, 예를 들면 인을 이용할 수 있다.
다음에 유리 기판(110)의 상면 측에 엑시머 레이저빔을 조사하여 채널층(124)에 도입된 불순물을 활성화한다. 이렇게 해서 게이트 전극(130)에 자기 정합으로 소스/드레인 확산층(132)을 형성한다(도25a참조).
다음에 전면에 막두께 300nm의 SiN막으로 된 층간 절연막(134)을 형성한다(도25b참조).
다음에 층간 절연막(134)에 소스/드레인 확산층(132), 게이트 전극(130)에 달하는 컨택트 홀(136)을 각각 형성한다. 다음에 전면에 막두께 100nm의 Ti막, 200nm의 Al막, 및 막두께 100nm의 Ti막이 적층되어 된 도전층을 형성한다.
다음에 포토리소그래피 기술을 이용해 도전층을 패터닝하여 도전층으로 된 게이트 전극(138a)과 소스/드레인 전극(138b)을 형성한다.
이렇게 해서 본 실시예에 의한 박막 트랜지스터가 제조된다.
(평가 결과)
다음에 상기와 같이 하여 제조된 박막 트랜지스터의 전자 이동도를 측정하였다.
그 결과, 전자 이동도는 300cm2/Vs로 높은 값을 얻을 수 있었다.
상술한 바와 같이, 본 실시예에 의하면, 상기와 같이 하여 형성된 결정 입경이 큰 다결정 실리콘 박막을 채널층으로서 이용함에 따라, 박막 트랜지스터는 전자 이동도가 높다.
[변형례]
본 발명은 상기 실시예에 한정하지 않고 다양한 변형이 가능하다.
제 1 실시예에서는 고온의 불활성 가스가 송풍되는 동안 레이저빔을 펄스상으로 조사했지만, 레이저빔을 조사하는 타이밍은 상기 실시예에 한정되는 것은 아니다. 용융한 반도체 박막의 고화 속도를 늦출 수 있다면, 예를 들면 고온의 불활성 가스를 송풍이 끝난 직후에 레이저빔을 펄스상으로 조사하여도 좋다. 고온의 불활성 가스의 송풍이 끝난 직후에는 고온의 불활성 가스에 의해 반도체 박막 및 그 근방이 고온으로 유지되어 있으므로, 반도체 박막의 고화 속도를 늦출 수 있고, 이에 따라 양질의 다결정 박막을 형성할 수 있다.
또 상기 실시예에서는 막두께70nm의 실리콘 박막을 이용했지만, 실리콘 박막의 막두께는 70nm에 한정되는 것은 아니고, 예를 들면 30~ 100nm정도의 범위에서 적정하게 설정해도 좋다.
또 제1실시예에서는 불활성 가스를 600℃로 가열해 기판상의 반도체 박막에 송풍하였지만, 불활성 가스의 온도는 600℃에 한정되는 것은 아니고, 예를 들면 500℃~ 3000℃의 범위로 적정하게 설정할 수 있고, 바람직하게는 600℃~ 2000℃의 범위로 설정할 수 있다.
또 제1실시예에서는 기판상의 반도체 박막에 송풍하는 가스로서 아르곤 가스를 이용했지만, 아르곤 가스에 한정되는 것은 아니다. 아르곤 가스 외에, 반도체 박막의 특성을 열화시키지 않는 가스이면, 예를 들면 질소 가스 등 다른 가스를 이용해도 좋다.
제1실시예에서는 기판 상에 형성하는 실리콘 박막으로서 비정질 실리콘막을 이용했지만, 비정질 실리콘막에 한정되는 것은 아니다. 예를 들면 다결정 실리콘 박막, 미결정 실리콘(Microcrystal 또는 Nanocrystal) 박막 등의 실리콘 박막을 이용해도 좋다.
제 1 실시예에서 고온의 불활성 가스를 펄스상으로 송풍할 때의 주파수, 레이저빔을 펄스상으로 조사할 때의 주파수, 고온의 불활성 가스의 송풍과 레이저빔의 조사의 타이밍, 고온의 불활성 가스를 송풍하는 기간, 고온의 불활성 가스의 유량, 고온의 불활성 가스의 종류, 고온의 불활성 가스의 온도, X-Y스테이지 상에서 유리 기판이 이동하는 속도, 송풍 노즐과 레이저빔과의 위치 관계 등은 적정하게 설정하는 것이 바람직하다. 이들 파라미터의 최적화에 의해서 고품질의 다결정 실리콘 박막을 형성할 수 있다.
제1실시예에서는 기판을 가열하지 않았지만, 기판을 가열함으로써 용융한 반도체 박막의 고화 속도를 늦추어도 좋다. 용융한 반도체 박막의 고화 속도를 늦춤으로써 결정 입경을 크게 할 수 있다.
제 1 실시예에서는 실리콘 박막에 레이저빔을 조사하는 면적을 크게 하면, 보다 효율적으로 다결정 실리콘 박막을 형성할 수 있다.
제1실시예에서는 레이저빔을 에너지빔으로서 이용했지만, 에너지빔은 레이저빔에 한정되는 것은 아니고, 반도체 박막을 용융할 수 있는 에너지빔이면, 예를 들면 전자빔 등을 이용해도 좋다.
제1실시예에서는 유리 기판을 기판으로서 이용했지만, 기판은 유리 기판에 한정되는 것은 아니고, 예를 들면 석영, 사파이어 등의 투명한 기판을 이용할 수 있다.
제1실시예에서는 다결정 실리콘 박막을 형성하는 경우를 예로 들어 설명했지만, 본 발명은 다결정의 게르마늄 박막이나 다결정의 실리콘 게르마늄 합금 박막을 형성하는 경우에도 적용할 수 있다. 이 경우는 미리 기판 상에 게르마늄 박막이나 실리콘 게르마늄 합금 박막을 형성한다.
예를 들면 제2 내지 제8실시예에서는 보온층이 실리콘층을 피복하지만, 보온층은 실리콘층상의 일부에만 형성해도 좋다.
제8실시예에서는 박막 트랜지스터가 제조되지만, 제2 내지 제8실시예로 형성된 다결정 실리콘 박막은 모든 용도에 이용할 수 있다.
제8실시예에 의해 제조된 박막 트랜지스터는 모든 용도, 예를 들면 주변 회로 일체형의 TFT-LCD, 시스템 온 패널, 시스템 온 글래스 등에 이용할 수 있다.
제2 내지 제8실시예에서는 단펄스 레이저로서 엑시머 레이저를 이용했지만, 엑시머 레이저뿐만 아니라 모든 단펄스 레이저를 이용할 수 있다.
제2 내지 제8실시예에서는 비정질 실리콘층으로 된 실리콘층을 형성했지만, 비정질 실리콘층 뿐만 아니라, 예를 들면 다결정 실리콘층, 미결정 실리콘층 등을 이용해도 좋다.
제2 내지 제8실시예에서는 분리막으로서 실리콘 산화막을 이용했지만, 레이저 조사를 할 때에 용해되지 않으면, 실리콘 산화막뿐만 아니라 실리콘 질화막, 실리콘을 함유하는 절연막 등을 이용해도 좋다.
제2 내지 제8실시예에서는 보온층으로서 다결정 실리콘층을 이용했지만, 보온할 수 있는 막이면 아무 막을 이용해도 좋다.
제2 내지 제8실시예에서는 보온층을 형성할 때에 PECVD법을 이용했지만, PECVD법뿐만 아니라 다른 CVD법을 이용해도 좋다. 또 PVD(Physical Vapor Deposit가온, 물리 증착법)을 이용해 보온층을 형성해도 좋다.
제2 내지 제8실시예에서는 Ni를 이용한 고상 성장에 의해 다결정 실리콘층으로 된 보온층을 형성했지만, Ni 말고도 다른 금속 촉매를 이용해도 좋다. 다른 금속 촉매로서는 예를 들면, Cu, Au, Pt, Pd, Al 등의 비정질 실리콘의 결정화에 효과적인 금속을 이용할 수 있다. 또 복수종의 금속 촉매를 보온층 내에 도입해도 좋다. 또 III족, V족의 불순물을 적당히 보온층에 도입해도 좋다.
제2 내지 제8실시예에서는 보온층으로서 다결정 실리콘층 등을 이용했지만, 금속을 이용해도 좋다.
제2 내지 제8실시예에서는 분리막을 형성했지만, 분리막을 형성하지 않고, 실리콘층 상에 단펄스 레이저빔을 조사하여도 용해하지 않는 제1 보온층을 형성해도 좋다. 또한 제1 보온층 상에 제2 보온층을 형성해도 좋다. 제2 보온층으로서 실리콘 산화막이나 실리콘 질화막 등을 이용해도 좋다.
또 상기 실시예에서는 유리 기판의 하측 상에 레이저빔을 조사함으로써 실리콘층을 결정화했지만, 유리 기판의 상측, 즉 보온층 상에 레이저빔을 조사함으로써 실리콘층을 결정화해도 좋다. 이 경우, 레이저빔을 잘 흡수하지 않는 보온층이 바람직하다.
또 상기 실시예에서는 실리콘층의 막후를 50nm과 100nm로 했지만, 실리콘층의 막두께는 이에 한정되지 않고, 예를 들면 20nm이상300nm 이하로 적절하게 막두께를 설정해도 좋다.
제6실시예에서는 실리콘층상의 보온층의 일부에 개구부를 형성했지만, 소망의 결정성을 갖는 실리콘층을 형성할 수 있도록 보온층의 형태를 적절히 설정하면 좋다.
제7실시예에서는 도21에 나타내는 실리콘층을 형성했지만, 실리콘층의 형상은 어떠한 형상으로 해도 좋다. 예를 들면, 협폭 영역에 서 소망의 결정이 성장하도록, 협폭 영역의 형상을 적절하게 한다.
제2 내지 제8실시예에서는 기판 온도를 실온, 300℃ 및 500℃로 해서 레이저 조사를 했지만, 기판이 변형하지 않는 온도 범위로 적당 가열해도 좋다.
제2 내지 제8실시예에서는 유리 기판은 변형점이 높은 유리 기판을 이용하는 것이 바람직하다. 예를 들면 변형점이 600℃~700℃ 정도의 변형점이 높은 유리 기판을 이용할 수 있다.
제2 내지 제8실시예에서는 유리 기판을 이용했지만, 유리 기판말고, 예를 들면 석영 유리 기판 등의 레이저광을 투과할 수 있는 기판을 적절히 이용해도 좋다.
버퍼층의 두께는 실리콘층에 소망의 실리콘 결정을 형성할 수 있도록 적절히 설정해도 좋다.
제2 내지 제8실시예에서는 버퍼층으로서 실리콘 산화막을 이용했지만, 버퍼층은 실리콘 산화막에 한정되지 않고, 예를 들면 실리콘 질화막 등을 이용해도 좋다.
실리콘층의 형상은 제2 내지 제8실시예에 한정되지 않고, 소망의 형상으로 적절히 형성하는 것이 바람직하다.
실리콘층을 결정화해 다결정 실리콘 박막을 형성하고, 또한 다결정 실리콘 박막을 소망의 형상으로 패터닝해도 좋다.
이상 설명한 바와 같이, 본 발명에 의하면, 고온의 불활성 가스를 펄스상으로 송풍해서 레이저빔을 펄스상으로 조사함으로써, 용융한 반도체 박막의 고화 속도를 늦출 수 있고, 이에 따라 결정 입경이 크고, 결정 입자 내의 결함이나 쌍정이 적은 다결정 박막을 형성할 수 있다.
반도체 박막의 표면에 송풍하는 불활성 가스는 펄스상이므로, 기판의 온도가 상승되어 기판이 변형해 버리는 일이 없고, 내열 온도가 낮은 기판 상에 다결정 박막을 형성하는 경우에서도, 양질의 다결정 박막을 형성할 수 있다. 저온으로 형성하는 경우에서도, 결정 입경이 큰 다결정 박막을 형성할 수 있으므로, 전자 이동도가 높은 다결정 박막을 형성할 수 있다.
Claims (27)
- 기판 상에 반도체 박막을 형성하는 반도체 박막 형성 공정과,상기 반도체 박막에 에너지빔을 조사하면서 상기 반도체 박막에 가열된 가스를 송풍하여 상기 가스가 송풍되는 영역의 상기 반도체 박막을 용융하고, 고화 과정에서 상기 반도체 박막을 결정화하여 다결정 박막을 형성하는 다결정 박막 형성 공정을 포함하는 것을 특징으로 하는 다결정 박막의 형성 방법.
- 제 1항에 있어서,상기 가스의 온도는 500℃~ 3000℃인 것을 특징으로 하는 다결정 박막의 형성 방법.
- 제1항에 있어서,상기 다결정 박막 형성 공정에서는 상기 가스를 펄스상으로 송풍하면서, 상기 에너지빔을 펄스상으로 조사하는 것을 특징으로 하는 다결정 박막의 형성 방법.
- 제 1항에 있어서,상기 다결정 박막 형성 공정에서는 상기 기판이 감압된 챔버 내에 재치되고, 상기 가스는 상기 기판 근방에 위치하는 포트를 통해 상기 챔버 내로 유입함으로써 상기 반도체 박막에 송풍되는 것을 특징으로 하는 다결정 박막의 형성 방법.
- 제 4항에 있어서,상기 다결정 박막 형성 공정에서는 상기 포트에 대한 상기 기판의 위치를 서서히 이동함으로써, 상기 다결정 박막을 서서히 형성하는 것을 특징으로 하는 다결정 박막의 형성 방법.
- 제 1항에 있어서,상기 다결정 박막 형성 공정에서는 상기 가스의 송풍 개시가 상기 에너지빔의 조사 개시보다 빠르고, 상기 가스의 송풍 시간은 상기 에너지빔의 조사 시간보다 긴 것을 특징으로 하는 다결정 박막의 형성 방법.
- 제 1항에 있어서,상기 다결정 박막 형성 공정에서는 상기 에너지빔이 조사될 때에는 적어도 상기 가스가 송풍되는 것을 특징으로 하는 다결정 박막의 형성 방법.
- 기판 상에 반도체 박막을 형성하는 반도체 박막 형성 공정과,상기 반도체 박막에 가열된 가스를 송풍하면서 상기 반도체 박막에 에너지빔을 조사하여 상기 반도체 박막을 용융하고, 고화 과정에서 상기 반도체 박막을 결정화하여 다결정 박막을 형성하는 다결정 박막 형성 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제8항에 있어서,상기 가스의 온도는 500℃~ 3000℃인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제8항에 있어서,상기 다결정 박막 형성 공정에서는 상기 가스를 펄스상으로 송풍하면서 상기 에너지빔을 펄스상으로 조사하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 기판 상에 형성된 반도체 박막에 가열된 가스를 송풍하는 가스송풍 수단과,상기 반도체 박막에 에너지빔을 조사하여 상기 가스가 송풍되는 영역의 상기 반도체 박막을 용융하는 에너지빔 조사 수단을 갖는 것을 특징으로 하는 다결정 박막의 형성 장치.
- 제 11항에 있어서,상기 가스의 온도는 500℃~ 3000℃인 것을 특징으로 하는 다결정 박막의 형성 장치.
- 제 11항에 있어서,상기 가스 송풍 수단은 상기 가스를 펄스상으로 송풍하고,상기 에너지빔 조사 수단은 상기 에너지빔을 펄스상으로 조사하는 것을 특징으로 하는 다결정 박막의 형성 장치.
- 제 11항에 있어서,상기 기판을 재치하는 챔버와,상기 챔버 내를 감압하는 감압 수단을 더 갖고,상기 가스 송풍 수단은 상기 가스를 송풍하기 위한 포트를 갖고,상기 가스는 상기 포트로부터 상기 챔버 내로 유입함으로써 상기 반도체 박막에 송풍되는 것을 특징으로 하는 다결정 박막의 형성 장치.
- 제11항에 있어서,상기 가스 송풍 수단은 상기 가스의 송풍을 제어하는 개폐 밸브를 갖고,상기 개폐 밸브는 밸브의 개폐에 따라서 신호를 출력하고,상기 에너지빔 조사 수단은 상기 개폐 밸브로부터의 상기 신호에 따라서 에너지빔을 조사하는 것을 특징으로 하는 다결정 박막의 형성 장치.
- 제 15항에 있어서,상기 개폐 밸브로부터의 상기 신호에 따라서 상기 포트에 대한 상기 기판의 위치를 서서히 이동시키는 기판 이동 수단을 더 갖는 것을 특징으로 하는 다결정 박막의 형성 장치.
- 기판 상에 실리콘층을 형성하는 공정과,상기 실리콘층 상면 및 상기 실리콘층 측면에 보온층을 형성하는 공정과,상기 실리콘층에 단펄스 레이저빔을 조사하여 상기 실리콘층을 결정화하는 공정을 갖는 것을 특징으로 하는 다결정 실리콘 박막의 형성 방법.
- 제 17항에 있어서,상기 실리콘층은 폭이 다른 영역을 포함하는 것을 특징으로 하는 다결정 실리콘 박막의 형성 방법.
- 제18항에 있어서,상기 실리콘층의 상기 폭이 다른 영역은 폭이 더 좁고,상기 실리콘층을 결정화하는 공정에서는 상기 폭이 다른 영역을 단결정화하는 것을 특징으로 하는 다결정 실리콘 박막의 형성 방법.
- 제17항에 있어서,상기 기판은 상기 단펄스 레이저가 투과하는 기판이고,상기 실리콘층을 결정화하는 공정에서는 상기 기판의 상기 보온층이 형성되어 있지 않은 측의 면으로부터 상기 단펄스 레이저빔을 조사하는 것을 특징으로 하는 다결정 실리콘 박막의 형성 방법.
- 제17항에 있어서,상기 실리콘층을 결정화하는 공정에서는 상기 기판을 소정의 온도로 가열하면서 상기 단펄스 레이저를 상기 실리콘층에 조사하는 것을 특징으로 하는 다결정 실리콘 박막의 형성 방법.
- 제17항에 있어서,상기 보온층을 형성하는 공정에서는 상기 실리콘층의 상면에까지 형성된 개구부를 갖는 상기 보온층을 형성하는 것을 특징으로 하는 다결정 실리콘 박막의 형성 방법.
- 제17항에 있어서,상기 실리콘층을 형성하는 공정 후, 상기 보온층을 형성하는 공정 전에, 상기 실리콘층 상에 상기 보온층과 에칭 특성이 다른 분리막을 형성하는 공정을 더 갖는 것을 특징으로 하는 다결정 실리콘 박막의 형성 방법.
- 제 17항에 있어서,상기 실리콘층은 비정질 실리콘막, 다결정 실리콘막 또는 미결정 실리콘막으로 된 것을 특징으로 하는 다결정 실리콘 박막의 형성 방법.
- 제 17항에 있어서,상기 보온층은 비정질 실리콘층, 다결정 실리콘층, 금속층, 금속을 함유하는 실리콘층 또는 불순물을 함유하는 실리콘층으로 된 것을 특징으로 하는 다결정 실리콘 박막의 형성 방법.
- 기판 상에 실리콘층을 형성하는 공정과,상기 실리콘층 상면 및 상기 실리콘층 측면에 보온층을 형성하는 공정과,상기 실리콘층에 단펄스 레이저빔을 조사하여, 상기 실리콘층을 결정화해 채널층을 형성하는 공정을 갖는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 기판 상에 실리콘층을 형성하는 공정과,상기 실리콘층 상면 및 상기 실리콘층 측면에 보온층을 형성하는 공정과,상기 실리콘층에 단펄스 레이저빔을 조사하여 상기 실리콘층을 결정화해 트랜지스터의 채널층을 형성하는 공정을 갖는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0024319A KR100483484B1 (ko) | 1998-07-13 | 1999-06-25 | 다결정 박막의 형성 방법 및 형성 장치 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP98-197316 | 1998-07-13 | ||
JP98-346879 | 1998-12-07 | ||
KR10-1999-0024319A KR100483484B1 (ko) | 1998-07-13 | 1999-06-25 | 다결정 박막의 형성 방법 및 형성 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000011334A true KR20000011334A (ko) | 2000-02-25 |
KR100483484B1 KR100483484B1 (ko) | 2005-04-15 |
Family
ID=19595418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0024319A KR100483484B1 (ko) | 1998-07-13 | 1999-06-25 | 다결정 박막의 형성 방법 및 형성 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100483484B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100470021B1 (ko) * | 2001-12-28 | 2005-02-04 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화 방법과 박막트랜지스터 제조방법 |
KR100611040B1 (ko) * | 2001-12-27 | 2006-08-09 | 엘지.필립스 엘시디 주식회사 | 레이저 열처리 장치 |
KR100865460B1 (ko) * | 2001-08-30 | 2008-10-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법 |
-
1999
- 1999-06-25 KR KR10-1999-0024319A patent/KR100483484B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100865460B1 (ko) * | 2001-08-30 | 2008-10-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법 |
KR100611040B1 (ko) * | 2001-12-27 | 2006-08-09 | 엘지.필립스 엘시디 주식회사 | 레이저 열처리 장치 |
KR100470021B1 (ko) * | 2001-12-28 | 2005-02-04 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화 방법과 박막트랜지스터 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100483484B1 (ko) | 2005-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7262431B2 (en) | Semiconductor thin film forming method and semiconductor device | |
CA2256699C (en) | Crystallization processing of semiconductor film regions on a substrate, and devices made therewith | |
KR100490497B1 (ko) | 박막 반도체 장치의 제조 방법 | |
JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
US6660085B2 (en) | Polycrystal thin film forming method and forming system | |
JP4637410B2 (ja) | 半導体基板の製造方法及び半導体装置 | |
KR100509617B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
KR100818285B1 (ko) | 단결정 실리콘 로드 제조방법 | |
JP2007184562A (ja) | 多結晶シリコンフィルムの製造方法及びそれを適用した薄膜トランジスタの製造方法 | |
US6828178B2 (en) | Thin film semiconductor device having arrayed configuration of semiconductor crystals and a method for producing it | |
KR20030019889A (ko) | 반도체 장치 및 그 제조 방법 | |
JP3844640B2 (ja) | 半導体装置の製造方法 | |
KR100483484B1 (ko) | 다결정 박막의 형성 방법 및 형성 장치 | |
JP3345363B2 (ja) | 多結晶シリコン薄膜の形成方法及び薄膜トランジスタの製造方法 | |
JP2004063478A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH08316485A (ja) | 半導体結晶の形成方法及びこれを用いた半導体装置の製造方法 | |
JP3892150B2 (ja) | 多結晶薄膜の形成方法及び形成装置 | |
KR101032347B1 (ko) | 단결정 실리콘 로드 구조체 | |
JP2003309068A (ja) | 半導体膜の形成方法および半導体膜、並びに半導体装置の製造方法および半導体装置 | |
JP4584953B2 (ja) | 半導体装置の製造方法 | |
JP2005150438A (ja) | 半導体デバイスの製造方法 | |
JP2005166813A (ja) | 結晶性半導体膜の形成方法及び結晶性半導体膜、並びに半導体装置の製造方法及び半導体装置 | |
KR20050073656A (ko) | 실리콘 결정화 방법 | |
JP2004253539A (ja) | 半導体薄膜の製造方法 | |
JP2004311910A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130321 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140319 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |