JP2004311910A - 薄膜トランジスタ及びその製造方法 - Google Patents

Abstract

【課題】ＬＣＤに用いる多結晶シリコン薄膜トランジスタは、ｐｏｌｙ−Ｓｉにした際その膜質にバラツキを生じることや、単結晶シリコンに比較して膜中に多くの欠陥があるため、移動度の向上が困難である。このため、容易に単結晶シリコンを形成する技術の開発が望まれている。
【解決手段】活性領域となるアモルファス半導体島に、レーザ照射して溶融させて再結晶化する際、冷却が早い細線で構成される半島を半導体の島に付随させることで、この半島で核発生を起こして、活性領域となる半導体島を単結晶化する。
【選択図】図１

Description

【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタに関し、特にエキシマレーザアニールを使用するる結晶薄膜トランジスタの製造方法及びかかる薄膜トランジスタに関する。
【０００２】
【従来の技術】まず最初に、本明細書で使用する単語について説明しておく。
【０００３】本明細書においては、原則として「半導体」とはシリコン（硅素、Ｓｉ）やゲルマニウム等の材料的なものを指し、「トランジスタ」とはこれら半導体を使用して形成された真空管、スイッチ等の素子的なものを指すものとする。
【０００４】近年、薄膜トランジスタ（以下、「ＴＦＴ」とも記す）を用いて、各画素毎に独立して駆動するアクティブマトリクス液晶表示素子（ＬＣＤ）やアクティブマトリクス有機ＥＬ表示素子の研究開発が活発に行われている。そして、このＴＦＴは大別して、多結晶シリコン薄膜トランジスタ（以下、「ｐｏｌｙ−Ｓｉ ＴＦＴ」とも記す）とアモルファスシリコン薄膜トランジスタ（以下、「ａ−Ｓｉ ＴＦＴ」とも記す）に分けられる。
【０００５】そして多結晶シリコン薄膜トランジスタは高い移動度を有することから、将来画素の駆動だけではなく、周辺駆動回路、更には情報処理回路をもガラス上に一体化することが、期待されている。
【０００６】十分に高速な情報処理回路をも薄膜トランジスタで形成するには、電子移動度を単結晶シリコンに近い５００ｃｍ^２／ｖｓ以上にする必要があるとされている。しかし多結晶シリコン膜の結晶粒界は電子の散乱中心となるため、結晶粒界の存在は移動度を低下させてしまう。従って、単結晶シリコンに近いＴＦＴ特性を得るためには、ＴＦＴのチャネル部分の粒界を極力少なくする必要がある。すなわち単結晶薄膜トランジスタ（以下、「ｃ−Ｓｉ ＴＦＴ」とも記す）を実現する必要がある。
【０００７】現在５００℃以下の低温で多結晶薄膜を形成する方法にアモルファスシリコン膜をエキシマレーザーで照射して、溶融させてから凝固する際に結晶化させる方法がある。この方法はガラス基板に熱ダメージを与えないことから、有望な方法とされている。しかしこの方法では粒径が小さく、且つ結晶粒の位置を制御することが難しく、従って単結晶ＴＦＴの実現は難しかった。
【０００８】最近、レーザを利用した大粒径多結晶ＴＦＴの製造方法が発明されている。コロンビア大学のＪ．Ｓ．Ｉｍらは、Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ（ＳＬＳ：Ｊ．Ｓ．Ｉｍ ｅｔ．ａｌ．Ｐｈｙｓ．Ｓｔａｔ．ｓｏｌ．（ａ）１６６（１９９８）６０３）方法を考案して、縦方向でＴＦＴの長さより大きい〜１００μｍ以上の粒径を持つ多結晶シリコン膜を形成して高移動度ＴＦＴを実現している。しかしこの方法では光源を数十μｍに集光する必要があるため、非常に高価な光学システムが必要となる。また、ラテラル結晶粒の成長を継続させるため、３μｍ毎にレーザ光を重ね照射するのでレーザ光の利用率が低い。更には、スキャン方向と平行方向には位置制御不能の粒界が存在するため、作製したＴＦＴの電気特性に不安定性がおこる。
【０００９】この他の開発動向としては、結晶粒を所定の位置に形成することで粒界を極力なくす技術が開発されている。例えば照射レーザ光の強度を変調させる方法（Ｍ．Ｎａｋａｔａ ｅｔ．ａｌ：２０００ ＭＲＳ ｓｐｒｉｎｇ ｍｅｅｔｉｎｇ）等があるが、光学システムが高価になる、更にはまだ位置制御が確実ではない等と、まだ実用的ではない。
【発明が解決しようとする課題】
【００１０】本発明は、かかる課題に鑑みなされたものであり、従来のＥＬＡ技術を用いて非常に簡単に低温プロセスにより優れた単結晶薄膜トランジスタやそれに近い性能の薄膜トランジスタを提供することを目的とする。
【００１１】
【課題を解決するための手段】レーザを用いて無限に続く半導体膜を溶融して結晶化する際、半導体膜の温度変化は面拡散源から半無限体への熱拡散となり、経過時間の平方根の逆数に比例して半導体膜の温度が下がる。図１（ａ），（ｂ），（ｃ）は本発明の試料構造の断面図である。ここで図１（ａ）を用いて半導体膜からの熱の拡散の様相を説明する。図１（ａ）においてレーザ照射されて溶融した半導体島では、十分に大きい半導体島１の場合では下地方向の熱流出３は横方向への熱流出４よりも遥かに大きいため、横方向への熱流出４は無視できる。従ってこの場合では面拡散源からの熱拡散とみなすことができ、半導体島の温度は経過時間の平方根の逆数に比例して下がる。
【００１２】一方で、寸法が小さい半導体島２の場合、或いは幅の小さい線である場合、横方向の熱流出４は下地方向への熱流出３と比べて無視できなくなり、半導体島２の温度はより早い速度で降下する。この状況では細線拡散となり、半導体島２の温度は経過時間の逆数と比例して降下する。
【００１３】一般には、面源拡散の様相を示すか線源拡散の様相を示すかは熱の拡散深さを目安に判別することができる。もし島の寸法が拡散深さよりも大きいのであれば面源拡散的な傾向が強まり、拡散深さよりも小さいのであれば線源拡散的な傾向が強まる。そして寸法が小さいほど線源拡散の傾向が顕著になる。
【００１４】これまでの半導体膜のレーザアニールでは、半導体膜が同時に溶融され、均一に冷却するために、均一に結晶核が発生し、それらがぶつかり合うために小さな結晶粒しか得らなく、単結晶を得ることができなかった。発明者は、半導体膜がレーザ照射されて冷却される際に、半導体膜の寸法により面源拡散や線源拡散となる温度降下速度の違いに注目した。両者の特徴をそれぞれ持つ領域を半導体島として形成すれば、半導体島の凝固位置を制御できると考え、本発明に至った。具体的な例を図２（ａ）に示した。面源拡散となる半導体島に線源拡散の様相を示す半島を接続させる。レーザ照射して半導体層全体を溶融すると、その後半島部から先に凝固が始まる。続いて矢印に示されるように結晶が成長して、半導体島全体に至る。この結果、半導体島は単結晶化される。
以下に具体的な実施形態を示す。
【００１５】
【実施例１】
本発明に係る薄膜トランジスタの製造方法の実施形態１を説明するため、シリコン膜の結晶島が形成されていく様子を図２（ａ）と２（ｂ）にそれぞれ平面図と断面図を示した。まずガラス或いは石英などからなる基板１０上に半導体膜として非晶質シリコン（ａ−Ｓｉ）膜３０を例えば低圧化学気相堆積法（ＬＰＣＶＤ）で１００ｎｍ堆積する。その後半導体膜を図２Ａに示すような形状にパターニングする。この半導体島３０は各辺３μｍの寸法をもち、且つ細線半島３０１を有する。この細線半島３０１の寸法は幅が０．６μｍ、好ましくは０．３μｍ以下の寸法を持ち、長さは２μｍである。しかし厳密的には細線半島３０１の幅はこの値に限定されるものではない。レーザ溶融されたときに線源拡散する幅であればよい。
【００１６】次に基板を９００℃以上に維持した状態で半導体膜にレーザ照射した。こ

ができる。Ｄは基板の熱拡散定数である。数値計算によればこの条件における半導体膜の溶融時間は５００ｎｓであるので、熱拡散深さは１μｍと見積もれる。半導体島３０の寸法は３μｍであるので、熱拡散深さより大きい。従って半導体島３０のレーザ照射後の温度は経過時間の平方根の逆数に比例して下がる。一方細線半島３０１は幅が０．６μｍで熱拡散深さよりも小さいので、線源拡散の様相を示し、温度は経過時間の逆数に比例して下がる。細線半島３０１の幅を更に０．３μｍに下げるとこの温度が経過時間の逆数に比例して下がる傾向は一層に強まる。このような結果、シリコン膜へのレーザ照射後、細線半島３０１の温度が半導体島３０に比べて早く下がり、結晶核が細線半島３０１で優先的に発生して、それを核として結晶は図２（ａ）の矢印に示されるように半導体島３０全体に成長し、活性領域となる半導体島３０が単結晶化される。
【００１７】単結晶半導体島３０が形成された後に、それを活性領域としてＴＦＴを作成した。図３（ａ）〜３（ｇ）にＴＦＴの製作工程の例を示した。この図の中で３（ａ）〜３（ｄ）は表面図で３（ｅ）〜３（ｇ）は３（ａ）〜３（ｃ）に対応する点線部の断面図である。まず半導体層３０の表面に３（ｅ）に示されるようにゲート絶縁膜４０としてＳｉＯ２を熱酸化法、或いはＴＥＯＳを原料に用いたプラズマ増強化学気相堆積法（ＰＥＣＶＤ）で形成した。このゲート絶縁膜４０は半導体層３０をレーザアニールする前に形成してもよい。この場合ではゲート絶縁膜４０は半導体膜３０のレーザアニールと同時に高温アニールされ、高品質化することができる。続いてゲート電極５０として、例えばＴａ金属膜をスパッタ堆積法を用いてゲート絶縁膜４０表面に堆積し、その後Ｔａ金属膜を図３（ｂ）に示す通りにパターニングしてゲート電極５０を形成した。そして図３（ｃ）と３（ｇ）に示されるようにゲート電極をマスクとしてシリコン島のソース３０ａとドレイン３０ｂとなる場所に自己整合的にイオン注入法でアクセプタイオン或いはドナーイオンを注入した。その後、層間絶縁膜６０としてＰＥＣＶＤにより５００ｎｍのＳｉＯ_２を形成する。そしてレーザ或いはファーネスによるアニールでソースドレイン領域３０ａと３０ｂのドーパントの活性化と層間絶縁膜６０の改質をおこなった。ソースドレイン領域のコンタクトホールを形成し、コンタクトホールを介してソース電極とドレイン電極をそれぞれ形成して、ＴＦＴを完成させた。
【００１８】更には図３（ｄ）に示す通り、細線半島３０１をゲートに重ね合わせ、細線半島のゲート電極から露出している領域３０１ａに、チャネルのキャリアと違う導電型を作るドーパントを注入し、この部分をラテラルボディーターミナルとすることで、部分空乏型ＴＦＴの場合ではキンク効果をなくすこともできる。
【００１９】
【実施例２】
図２（ａ）及び２（ｃ）を用いて実施例２を説明する。図２（ｃ）は図２（ａ）の点線部の断面図である。まずガラス或いはプラスチック基板１０上に低熱伝導膜２０として市販の有機シリカ膜塗布液あるいは多孔質シリカ膜塗布液で２μｍの有機シリカ膜または多孔質シリカ膜を形成する。この実施例では５０％の多孔質シリカ膜を用いた。その上に多孔質シリカ膜のバッファー膜２５としてＳｉＯ２膜をＰＥＣＶＤ法で約２００ｎｍ形成する。その上に非晶質シリコン膜をＬＰＣＶＤ法で１００ｎｍ堆積する。そして非晶質シリコン膜をパターニングして図２Ａの上面図に示すように幅が好ましくは２μｍ以下、より好ましくは０．４μｍ以下、そして長さが２μｍの細線の半島３０１を有する非晶質シリコン島３０を形成する。非晶質シリコン島３０の大きさは５μｍｘ５μｍ程度である。数値計算によれば熱拡散深さは１．５μｍ程度であるので、シリコン島３０は熱拡散深さよりも大きく、レーザ照射後の温度降下は面源熱拡散の様相を示し、シリコン島の温度は経過時間の平方根の逆数に比例して下がる。一方で細線半島３０１の幅は２μｍで、この値は拡散深さに近い。この結果細線半島３０１は線源拡散の様相を示し、レーザ照射後の温度は経過時間の逆数に比例して下がる。ここで、細線半島３０１の幅を更に１μｍ以下に狭めると、線源拡散の傾向は更に強まる。この結果、シリコン膜へのレーザ照射後、細線半島３０１の温度が半導体島３０に比べて早く下がり、結晶核が細線半島３０１で優先的に発生して、それを核として結晶は図２（ａ）の矢印に示されるように半導体島３０全体に広がり、活性領域となる半導体島３０が単結晶化できる。
【００２０】単結晶半導体島３０が形成された後に、それを活性領域としてＴＦＴを作成した。図３（ａ）〜３（ｇ）を用いてＴＦＴの製作工程の例を示した。この図の中で３（ａ）〜３（ｄ）は表面図で３（ｅ）〜３（ｇ）は３（ａ）〜３（ｃ）に対応する点線部の断面図である。まず図３（ｅ）において半導体層３０の表面にゲート絶縁膜４０としてＳｉＯ_２を熱酸化法、或いはＴＥＯＳを原料に用いたＰＥＣＶＤで形成した。このゲート絶縁膜４０は半導体層３０をレーザアニールする前に形成してもよい。この場合ではゲート絶縁膜４０は半導体膜３０のレーザアニールと同時に高温アニールされ、高品質化することができる。続いてゲート電極５０として、例えばＴａ金属膜をスパッタ堆積法を用いてゲート絶縁膜４０表面に堆積し、その後Ｔａ金属膜を図３（ｂ）に示す通りにパターニングしてゲート電極５０を形成した。そして図３（ｃ）と３（ｇ）に示されるようにゲート電極をマスクとしてシリコン島のソース３０ａとドレイン３０ｂとなる場所に自己整合的にイオン注入法でアクセプタイオン或いはドナーイオンを注入した。その後、層間絶縁膜６０としてＰＥＣＶＤにより５００ｎｍのＳｉＯ_２を形成する。そしてレーザ或いはファーネスによるアニールでソースドレイン領域３０ａと３０ｂのドーパントの活性化と層間絶縁膜６０の改質をおこなった。ソースドレイン領域のコンタクトホールを形成し、コンタクトホールを介してソース電極とドレイン電極をそれぞれ形成して、ＴＦＴを完成させた。
【００２１】更には図３（ｄ）に示す通り、細線半島３０１をゲートに重ね合わせ、細線半島のゲート電極から露出している領域３０１ａに、チャネルのキャリアと違う導電型を作るドーパントを注入し、この部分をラテラルボディーターミナルとすることで、部分空乏型ＴＦＴの場合ではキンク効果をなくすこともできる。
【００２２】
【実施形態３】実施例１では、レーザ照射時、半導体膜の十分な溶融時間を得るために基板温度を９００℃以上にした状態でレーザアニールを行った。しかしガラス基板やプラスチック基板を用いた場合では５００℃以上のプロセスに用いることはできない。しかし５００℃ではレーザアニール後の熱拡散深さはわずか０．５μｍでしかなく、したがって細線半島３０１に要求される幅は０．５μｍ程度となり、パターニングするのに高い解像度の露光機が必要となる。これを回避するため、実施例３ではシリコン膜の溶融時間を数倍以上に高められる技術（ＷＣ Ｙｅｈ，Ｔｅｃｈｎｉｃａｌ ｐａｐｅｒ ｏｎ ＡＭＬＣＤ０２ｐ１５３）を応用し、十分な膜溶融時間並びに熱拡散深さを得られるようにし、細線半島３０１に要求される幅に余裕を持たせた。この技術は図１（ｂ）に示すように半導体膜１，２と基板１０の間に光吸収膜２０を形成し、レーザ光は基板背面から入射させて同時に光吸収膜２０と半導体膜１，２に吸収させるものである。この結果従来よりも数倍以上長い溶融時間が得られた。この方式は熱拡散深さが長くなる他にも次ぎのような効果により半島の幅に対する余裕が広くなる。図１（ｂ）で、基板１０の背面から入射したレーザ光５は光吸収膜２０を透過して表面に到達する。表面に半導体膜１，２がある場合では表面で約５０％が半導体膜に入射して残りの５０％は反射されて再度光吸収膜２０に吸収される。一方で半導体膜で被覆されていない部分ではレーザ光の大半は外部に透過してしまう。従って半導体膜で被覆されていない部分の光吸収膜の温度は被覆されている部分と比べて低い。従って細線２では横方向の熱流出４の占める割合が高くなり、細線の温度降下が更に早まる。 結果として図２（ａ）に示す細線半島３０１の幅に更に余裕を持たせることができる。
【００２３】続いて具体的に図２（ａ）及び２（ｃ）を用いて実施例３を説明する。ただし図２（ｃ）の２０は実施例２の説明の多孔質シリカ膜ではなく光吸収膜とした。図２（ｃ）は図２（ａ）の点線部の断面図である。まずガラスあるいはプラスチック基板１０上にレーザ光に対して吸収係数が３０００〜２００００ｃｍ^−１、好ましくは１２０００ｃｍ^−１のＳｉＯＮＣ膜を光吸収膜２０として８００ｎｍ形成し、その上にＳｉＯ_２膜をバッファー層２５として１００ｎｍ堆積した。更にその上にアモルファスシリコン膜をＬＰＣＶＤで１００ｎｍ堆積する。そしてアモルファスシリコン膜をパターニングして図２（ａ）上面図に示すように幅が２μｍ以下、好ましくは１μｍ以下、そして長さが２μｍの細線の半島３０１を有する５μｍｘ５μｍのアモルファスシリコン島３０を形成する。
【００２４】続いて室温でレーザ光を基板背面から照射した。数値計算によれば熱拡散深さは１μｍ程度である。図２（ａ）に示されるシリコン島３０の寸法は熱拡散深さよりも大きいので、レーザ照射後の温度降下は面源熱拡散の様相を示し、シリコン島の温度は経過時間の平方根の逆数に比例して下がる。一方で細線半島３０１の幅は２μｍで、拡散深さよりは大きいが、前述の横方向熱流出の増加で細線半島３０１の温度降下は増速された。この場合においてもシリコン膜へのレーザ照射後、細線半島３０１の温度が半導体島３０に比べて早く下がり、結晶核が細線半島３０１で優先的に発生して、それを核として結晶は図２（ａ）の矢印に示される通り半導体島３０全体に広がり、活性領域となる半導体島３０が単結晶化できた。
【００２５】単結晶半導体島３０が形成された後に、それを活性領域としてＴＦＴを作成した。図３（ａ）〜３（ｇ）を用いてＴＦＴの製作工程の実施例を示した。図３の中で３（ａ）〜３（ｄ）は表面図で３（ｅ）〜３（ｇ）は３（ａ）〜３（ｃ）に対応する点線部の断面図である。まず半導体層３０の表面に３（ｅ）に示されるようにゲート絶縁膜４０としてＳｉＯ２を熱酸化法、或いはＴＥＯＳを原料に用いたＰＥＣＶＤで形成した。このゲート絶縁膜４０は半導体層３０をレーザアニールする前に形成してもよい。この場合ではゲート絶縁膜４０は半導体膜３０のレーザアニールと同時に高温アニールされ、高品質化することができる。続いてゲート電極５０として、例えばＴａ金属膜をスパッタ堆積法を用いてゲート絶縁膜４０表面に堆積し、その後Ｔａ金属膜を図３（ｂ）に示す通りにパターニングしてゲート電極５０を形成した。そして図３（ｃ）と３（ｇ）に示されるようにゲート電極をマスクとしてシリコン島のソース３０ａとドレイン３０ｂとなる場所に自己整合的にイオン注入法でアクセプタイオン或いはドナーイオンを注入した。その後、層間絶縁膜６０としてＰＥＣＶＤにより５００ｎｍのＳｉＯ_２を形成する。そしてレーザ或いはファーネスによるアニールでソースドレイン領域３０ａと３０ｂのドーパントの活性化と層間絶縁膜６０の改質をおこなった。ソースドレイン領域のコンタクトホールを形成し、コンタクトホールを介してソース電極とドレイン電極をそれぞれ形成して、ＴＦＴを完成させた。
【００２６】更には図３（ｄ）に示す通り、細線半島３０１をゲートに重ね合わせ、細線半島のゲート電極から露出している領域３０１ａに、チャネルのキャリアと違う導電型を作るドーパントを注入し、この部分をラテラルボディーターミナルとすることで、部分空乏型ＴＦＴの場合ではキンク効果をなくすこともできる。
【００２７】
【実施形態４】実施例１では、十分な溶融時間を得るために基板温度を９００℃以上にした状態でレーザアニールを行った。しかしガラス基板やプラスチック基板を用いた場合では５００℃以上のプロセスに用いることはできない。５００℃ではレーザアニール後の熱拡散深さはわずか０．５μｍでしかなく、したがって細線半島３０１に要求される幅は０．５μｍ程度となる。これはパターニングするのに高い解像度の露光機が必要となる。これを回避するため、実施例４ではシリコン膜の溶融時間を数倍以上に高められる技術（ＷＣ Ｙｅｈ ＆ Ｍ．Ｍａｔｓｕｍｕｒａ，Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ Ｖｏｌ．４１（２００２）ｐｐ．１９０９−１９１４．）を応用し、十分な膜溶融時間並びに熱拡散深さを得られるようにし、細線半島３０１に要求される幅に余裕を持たせた。この技術は図１（ｃ）に示すように半導体膜１，２の表面に光吸収膜２０を形成し、レーザ光５を表面から照射させて同時に光吸収膜２０と半導体膜１，２に吸収させるものである。この結果従来よりも数倍以上長い溶融時間が得られた。この方式は熱拡散深さが長くなる他にも次ぎのような効果により半島の幅に対する要求の余裕が広くなる。図１（ｃ）で、表面から入射したレーザ光５は光吸収膜２０を透過して光吸収膜の底面に到達する。下に半導体膜１，２がある場合では表面で約５０％が半導体膜に入射して残りの５０％は反射されて再度光吸収膜２０に吸収される。一方で半導体膜で被覆されていない部分ではレーザ光の大半は基板に吸収されずに透過してしまう。従って半導体膜で被覆されていない部分の光吸収膜の温度は被覆されている部分と比べて低い。従って細線２では横方向の熱流出４の熱流出全体に占める割合が高くなり、温度降下が更に早まる。 結果として図２（ａ）に示す細線半島３０１の幅に更に余裕を持たせることができる。
【００２８】具体的に図２（ａ）及び２（ｄ）を用いて実施例４を説明する。図２（ｄ）は図２（ａ）の点線部の断面図である。まずガラスあるいはプラスチック基板１０上にアモルファスシリコン膜をＬＰＣＶＤで１００ｎｍ堆積する。そしてアモルファスシリコン膜をパターニングして図２（ａ）上面図に示すように幅が２μｍ以下、好ましくは１μｍ以下、そして長さが２μｍの細線の半島３０１を有する５μｍｘ５μｍのアモルファスシリコン島３０を形成する。次にその上にＳｉＯ_２膜をバッファー層２５として１００ｎｍ堆積した。 そして更にレーザ光に対して吸収係数が１０００〜１００００ｃｍ^−１、好ましくは５０００ｃｍ^−１のＳｉＯＮＣ膜を光吸収膜２０として６００ｎｍ形成した。
【００２９】続いて室温でレーザ光を表面から照射した。数値計算によれば熱拡散深さは１μｍ程度である。シリコン島３０は熱拡散深さよりも大きいので、レーザ照射後の温度降下は面源熱拡散の様相を示し、シリコン島の温度は経過時間の平方根の逆数に比例して下がる。一方で細線半島３０１の幅は２μｍで、拡散深さより大きいが、前述の横方向熱流出の増加で細線半島３０１の温度降下は増速される。この場合においてもシリコン膜へのレーザ照射後、細線半島３０１の温度が半導体島３０に比べて早く下がり、結晶核が細線半島３０１で優先的に発生して、それを核として結晶は半導体島３０全体に広がり、活性領域となるシリコン島３０が単結晶化できた。
【００３０】単結晶シリコン島３０が形成された後に、それを活性領域としてＴＦＴを作成した。図３（ａ）〜３（ｇ）を用いてＴＦＴの製作工程の例を示した。この図の中で３（ａ）〜３（ｄ）は表面図で３（ｅ）〜３（ｇ）は３（ａ）〜３（ｃ）に対応する点線部の断面図である。図３（ｅ）に示している通り、図２（ｄ）のシリコン膜上の光吸収膜２０及びバッファー膜２５を除去した後、図３（ｅ）に示されるように半導体層３０の表面にゲート絶縁膜４０としてＳｉＯ２を熱酸化法、或いはＴＥＯＳを原料に用いたＰＥＣＶＤで形成した。もしくは図２（ｄ）の状態でバッファー膜２５及び光吸収膜２０の全部或いは一部を残してそのまま図３（ｅ）のゲート絶縁膜４０とさせることもできる。続いてゲート電極５０として、例えばＴａ金属膜をスパッタ堆積法を用いてゲート絶縁膜４０表面に堆積し、その後Ｔａ金属膜を図３（ｂ）に示す通りにパターニングしてゲート電極５０を形成した。そして図３（ｃ）と３（ｇ）に示されるようにゲート電極をマスクとしてシリコン島のソース３０ａとドレイン３０ｂとなる場所に自己整合的にイオン注入法でアクセプタイオン或いはドナーイオンを注入した。その後、層間絶縁膜６０としてＰＥＣＶＤにより５００ｎｍのＳｉＯ_２を形成する。そしてレーザ或いはファーネスによるアニールでソースドレイン領域３０ａと３０ｂのドーパントの活性化と層間絶縁膜６０の改質をおこなった。ソースドレイン領域のコンタクトホールを形成し、コンタクトホールを介してソース電極とドレイン電極をそれぞれ形成して、ＴＦＴを完成させた。
【００３１】ここで単結晶ＴＦＴを作成するには、実際にはチャネルとなる部分が単結晶化すればよく、従って図４（ａ）に示すように半導体島が大きすぎて全体が単結晶化できえない場合でも、半島３０１をチャネル近辺に接続してすくなくともチャネルとなる部分だけを単結晶化（３０ｃ）すればいい。単結晶化される部分以外は多結晶化（３０ｄ）するがこの部分はソース７０ドレイン８０となるのでＴＦＴ特性に影響を与えない。また、図４（ｂ）に示すように活性領域となる半導体島はレーザアニール時に互いに分離されている必要はなく、単結晶化（３０ｃ）させたい部分に半島３０１を接続させればよく、そのまま集積回路を構成するか、或いはレーザアニールしてからパターニングして素子分離してもいい。
【００３２】なお、以上の説明では、半島には一本の細線を例にして説明したが、図５（ａ）、図５（ｂ）、図５（ｃ）に示すように細線で構成される任意の構造についても同様に実施可能である。 図５（ａ）は一本の細線の先端から更に細線を分岐させた構造である。この構造を用いることにより、それぞれの分岐では違う結晶方位を持つ結晶核が発生しても、最終的に半導体島に到達するのは一つの分岐から発生した結晶核なので、成長速度が最も早い結晶方位が半導体島を結晶化する。この方法により半導体島の結晶方位を統一することができる。 図５（ｂ）は折れ線にした例である。これによりツインなどの欠陥が除去できる。図５（ｃ）は先端を鋭角にした例である。
【００３３】また以上の実施例ではＸｅＣｌ及びＸｅＦエキシマレーザを溶融結晶化に利用したが、エキシマレーザであればいずれも有効である。また、ＹＡＧレーザを用いてもよい。
【００３４】また以上の説明では、多結晶薄膜トランジスタの構造としてｎｏｎＬＤＤ構造を例にして説明したが、ＬＤＤ構造やＧＯＬＤ構造など他の構造についても同様に実施可能である。
【００３５】なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種種の変更を加えることが可能である。例えばＴＦＴの各部を構成する具体的な膜の種類などは適宜変更が可能である。
【００３６】
【発明の効果】以上説明してきたように本発明によれば、アモルファスシリコンや微細な結晶からなるシリコンやポリシリコンをレーザーアニールによって単結晶シリコンやそれが困難でも従来より大きな結晶からなるシリコンとすることが可能となる。このため活性領域に単結晶シリコン膜や巨大結晶シリコン膜を用いたＴＦＴを製造可能となる。ひいては、従来技術のシリコン膜を用いる場合に比較して、均一で安定した特性と、高移動度化が可能となる。更にはＳＯＩ基板としての利用も可能である。
【図面の簡単な説明】
【図１】本発明の原理を示した図である。
【図２】本発明の半導体島が結晶化される様子と実施例における試料構造を示した図である
【図３】本発明に係る薄膜トランジスタの製造方法の実施例を説明するため、製造工程に伴ってトランジスタの形成されていく様子を平面と断面で示した図である
【図４】本発明の実施例の中でのパターニングされたシリコン島の形状と結晶化された様子を説明するための図
【図５】本発明の実施例の中でのシリコン島に加えられた半島の形状を説明するための図
【符号の説明】
１ 面源熱拡散となる寸法を持つ半導体島
２ 線源熱拡散となる寸法を持つ半導体島
３ 下地方向への熱流出
４ 横方向への熱流出
５ レーザ光
１０ ガラス基板
２０ 実施例１：低熱伝導膜；
実施例２：光吸収膜
２５ バッファー膜
３０ 半導体島
３０ａ ソース領域
３０ｂ ドレイン領域
３０ｃ 単結晶領域
３０ｄ 多結晶領域
３０１ 細線半島
４０ ゲート絶縁膜
５０ ゲート電極
６０ 層間絶縁膜
７０ ソース電極
８０ ドレイン電極

Claims (10)

1. 基板上に半導体の島を形成してから、半導体の島をレーザー照射によって結晶化させ、この半導体の島を半導体トランジスタの活性領域に用いる工程からなる半導体トランジスタの製造方法
2. 基板上に少なくともトランジスタの活性領域となる半導体の島を形成する工程と、半導体の島をレーザー照射によって結晶化させる工程とを含む結晶性半導体トランジスタの製造方法において、活性領域となる半導体島には、半島が含まれており、レーザー照射後にこの半島内で凝固を開始させて活性領域の少なくとも一部を単結晶化させることを特徴とする半導体トランジスタの製造方法
3. 前記半島はレーザ照射後に温度が線源拡散的に降下するような幅を持つ請求項２記載の半導体トランジスタの製造方法
4. 前記半島の幅は前記半導体島の幅よりも狭い幅を持つことを特徴とする請求項２記載の半導体トランジスタの製造方法
5. 前記半島とは２μｍ以下の幅を持ち、半導体島とは３μｍ以上の寸法を持つ請求項２記載の半導体トランジスタの製造方法
6. 前記半導体島と基板の間にはあらかじめ３０００〜２００００ｃｍ^−１なる吸収係数を持つ光吸収膜が形成されており、レーザ光は基板の背面から入射させることを特徴とする請求項２記載の半導体トランジスタの製造方法
7. 前記半導体島の表面に１０００〜１００００ｃｍ^−１なる吸収係数を持つ半透明膜を形成してから、表面からレーザ光照射して結晶化させることを特徴とする請求項２記載の半導体トランジスタの製造方法
8. 前記半導体島と基板の間にはあらかじめ低熱伝導なる膜が形成されていることを特徴とする請求項２記載の半導体トランジスタの製造方法
9. 前記シリコン膜上に絶縁性被覆膜を堆積してから、レーザ照射を行う請求項２記載の半導体トランジスタの製造方法
10. 前記半島とは直線、折れ線、先端が鋭角、先端が複数の線に分岐する形状のいずれかを含む請求項２記載の半導体トランジスタの製造方法

Images