KR20000011103A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20000011103A
KR20000011103A KR1019980709262A KR19980709262A KR20000011103A KR 20000011103 A KR20000011103 A KR 20000011103A KR 1019980709262 A KR1019980709262 A KR 1019980709262A KR 19980709262 A KR19980709262 A KR 19980709262A KR 20000011103 A KR20000011103 A KR 20000011103A
Authority
KR
South Korea
Prior art keywords
heat dissipation
inner lead
lead portion
resin
semiconductor element
Prior art date
Application number
KR1019980709262A
Other languages
English (en)
Other versions
KR100505838B1 (ko
Inventor
야스유키 마사키
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Priority to KR10-1998-0709262A priority Critical patent/KR100505838B1/ko
Publication of KR20000011103A publication Critical patent/KR20000011103A/ko
Application granted granted Critical
Publication of KR100505838B1 publication Critical patent/KR100505838B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

이것은, 수지의 충전불량이 방지되는 반도체장치이다. 열방산성을 향상시키기 위해 열전도율이 양호한 금속의 방열판(103)이 사용되고, 이 방열판(103)은 수지부(107)내에 밀봉된다. 이너리드(101)는, 방열판(103)에 부착되어 있는 동시에, 굴곡부가 형성되어 있다. 방열판(103)은, 수지부(107)의 두께 방향에 있어서 중앙에 위치한다. 이렇게 함으로써, 방열판(103)의 상하에 대략 균등하게 간격을 두므로, 수지의 충전성이 향상되어, 미충전 등의 불량을 발생시키지 않는 반도체 장치를 제조할 수 있다.

Description

반도체장치 및 그 제조방법
도 7은 종래의 열방산성을 향상시킨 반도체장치를 도시하는 도면이다. 리드중 이너리드(501)의 적어도 일부는 절연성을 갖는 테이프(502)를 통해 금속 등의 방열블록(504)에 붙여지고 있다. 반도체소자(503)는, 도시하지 않은 에폭시 수지로 방열블록(504) 위에 부착되어 있다. 반도체소자(503)위의 전극과 이너리드(501)는금선 등의 와이어(505)로 접속되어 있다. 이것들은 밀봉수지(506)으로 밀봉되며 아우터리드(507)가 밀봉수지(506)에서 인출되고 있다.
또한, 아우터리드(507)는 밀봉수지(506)에 있어서의 두께의 중간으로부터 인출되는 것이 일반적이다.
이것에 의하면 방열 블록(504)은 밀봉수지(506)의 두께방향에서 보았을 때 한쪽측(도면에서 하측)에 치우쳐 위치하고 있으므로 그 상하에 있어서 수지 밀봉시의 수지의 흐름 밸런스가 나쁘고 미충전 등의 불량을 발생한다. 즉, 밀봉수지의 주입시에 방열블록(504)과 도시하지 않은 성형 금형과의 간격이 상하에 있어서 상이하기 때문에 수지의 충전속도가 다르며 간격이 좁은 하성형금형의 충전이 지연되어 충전 불량이 발생한다. 특히 방열특성을 향상시키기 위해서 대형이고 두께가 두꺼운 방열 블록을 쓰는 경우에는 충전 불량이 발생하기 쉽게 된다.
또는 방열 블록을 얇게하면 상기 문제는 해결되지만 얇은 방열 블록으로는 열방산성이 쳐진다는 다른 문제가 생긴다. 예컨대 패키지 두께가 3mm의 반도체장치에 있어서 0.5mm정도의 방열판을 사용한 경우에는 수지 충전 불량이 발생했기 때문에 이것을 피하기 위해서 0.15mm정도의 방열판을 사용하면 열방산성이 쳐진다.
본 발명은 상기에 관한 문제점을 해결하기 위한 것이며 수지의 충전 불량을 방지할 수 있는 반도체장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 열방산성을 향상시키는 반도체장치 및 그 제조방법에 관한것이다.
도 1은 본 발명의 실시형태에 관한 반도체 장치를 도시하는 도면이며,
도 2a 및 도 2b는 본 발명의 실시형태에 관한 리드를 도시하는 도면이며,
도 3은 본 발명의 다른 실시형태에 관한 반도체 장치를 도시하는 도면이며, 도 4는 본 발명의 다른 실시형태에 관한 반도체 장치를 도시하는 도면이며,
도 5는 본 발명의 다른 실시형태에 관한 반도체 장치의 일부를 도시하는 도면이며,
도 6은 본 발명의 다른 실시형태에 관한 반도체 장치의 일부를 도시하는 도면이며,
도 7은 종래의 열방산성을 고려한 반도체 장치의 단면도이다.
(발명의 개시)
(1) 본 발명에 관한 수지밀봉형의 반도체장치는,
전극을 갖는 반도체 소자와 그 반도체 소자의 열의 발산을 촉진하는 방열부재와 이너리드부 및 아우터리드부를 갖는 리드와 상기 반도체 소자와 상기 방열부재와 상기 이너리드부를 밀봉해서 매립설치하는 수지부를 가지며,
상기 반도체소자와, 상기 이너리드부가 상기 방열부재에 부착되고,
상기 방열부재는 상기 수지부의 두께방향에서 중심을 걸치도록 배치되고, 상기 이너리드부는 단부가 상기 수지부의 두께 중심에서 어긋난 위치에 배치되는 동시에 상기 수지부의 두께의 중심방향으로 굴곡형성되며,
상기 아우터리드부는 상기 수지부의 두께의 중심위치로부터 돌출한다.
본 발명에 의하면 방열부재가 수지부의 두께의 중심을 건네는 위치에 배치되고 있다. 이 구성은 이너리드부가 그 단부가 상기 수지부의 두께의 중심에서 어긋난 위치에 배치되며 또한 수지부의 두께의 중심방향으로 굴곡함으로써 가능하게 되어 있다. 이렇게 함으로써 수지밀봉시에 상하의 성형금형의 내면과 방열부재와의 간격이 거의 균등하게 된다. 그리고 수지의 흐름을 상하균등화시켜서 수지의 충전 불량을 방지할 수 있다.
(2) 상기 반도체 소자는 상기 수지부의 두께방향에 대해서 수직의 방향에 있어서 상기 방열부재의 거의 중앙영역에 부착되며
상기 이너리드부는 상기 방열부재에 있어서의 상기 반도체소자가 부착되는 면에서 상기 방열부재의 외주부에 부착되어도 좋다.
(3) 상기 반도체 소자는 상기 방열부재의 한쪽의 면에 장치되며 상기 이너리드부는 상기 방열부재의 다른쪽의 면에 부착되어도 좋다.
(4) 상기 방열부재는 알루미늄으로 되며 양극 산화처리가 실시되어서 다공성의 표면을 가져도 좋다.
(5) 상기 방열부재의 표면은 조면화(粗面化)되어도 좋다.
(6) 상기 방열부재의 표면에는 세라믹 용사가 실시되어도 좋다.
(7) 상기 방열부재의 표면에는 흑화처리가 실시되어도 좋다.
(8) 상기 리드의 상기 이너리드부는 양면에 집착부재를 갖는 절연부재를 통해 상기 방열부재에 부착되며
상기 이너리드부는 상기 절연부재에 있어서의 상기 접착부재의 한쪽에 파고드는 상태로 부착되어도 좋다.
(9) 상기 리드의 상기 이너리드부는 양면에 접착부재를 갖는 절연부재를 거쳐서 상기 방열부재에 부착되며 상기 절연부재는 상기 이너리드부에 있어서의 상기 방열부재의 중앙측의 선단의 아래까지 종단해도 좋다.
(10) 본 발명에 관한 반도체장치의 제조방법은,
전극을 갖는 반도체 소자와 아우터리드부와 부분적으로 굴곡하는 이너리드부를 갖는 리드와 상기 반도체 소자 및 상기 이너리드부가 장착되는 동시에 상기 반도체 소자의 열 발산을 촉진하는 방열부재를 소정의 위치에 배치하는 제 1 공정과,
상기 반도체 소자와 상기 방열부재와 상기 리드의 상기 이너리드부를 밀봉하는 수지부를 형성하는 제 2 공정을 포함하며,
상기 제 1 공정에 있어서 상기 수지부의 두께의 증간과 교차하는 위치에 상기 방열부재를 배치하고 상기 이너리드부의 굴곡을 거쳐서 상기 수지부의 두께의 중간 위치에 상기 이너리드부와 상기 아우터리드부와의 접속부를 배치한다.
본 발명에 의하면 방열부재를 수지부의 두께의 중간이 교차하는 위치에 배치한다. 이 구성은 이너리드부가 수지부의 두께의 중간방향에 굴곡함으로써 가능하게되어 있다. 이렇게 함으로써 수지 밀봉시에 상하의 성형 금형의 내면과 방열부재와의 간격을 거의 균등으로 할 수 있다. 그리고 수지의 흐름을 상하 균등화시켜서 수지의 충전 불량을 방지 할 수 있다.
(11) 상기 방열부재는 알루미늄으로 이루며 상기 제 1 공정 전에 상기 방열부재를 양극산화처리하는 공정을 포함해도 좋다.
(12) 상기 제 1 공정전에 표면조화현상이 생기는 정도의 큰 전류밀도로 상기 방열 부재에 전해 도금을 실시하는 공정을 포함해도 좋다.
(13) 상기 제 1 공정 전에 샌드브라스트에 의해서 상기 방열부재의 표면을 거칠게 하는 공정을 포함해도 좋다.
(14) 상기 제 1 공정 전에 상기 방열부재의 표면에 세라믹 용사를 실시하는 공정을 포함해도 좋다.
(15) 상기 제 1 공정 전에 상기 방열부재의 표면에 흑화처리를 실시해도 좋다.
(16) 상기 제 1 공정은,
상기 리드의 상기 이너리드부를 양면에 접착부재를 갖는 절연부재를 통해 상기 방열부재에 부착하는 공정과,
상기 이너리드부와 상기 절연부재사이에 압력을 가하고 상기 절연부재에 있어서의 상기 접착부재의 한쪽에 상기 이너리드부를 먹어들게 하는 공정을 포함해도 좋다.
(17) 상기 제 1 공정은
양면에 접착부재를 갖는 절연부재를 상기 방열부재의 외주부에 붙이는 공정과,
상기 이너리드부를 적어도 상기 절연부재에 있어서의 상기 방열부재의 중앙측의 측단까지 또는 이 이상으로 중앙측으로 연장하게 상기 절연부재에 붙이는 공정과,
상기 이너리드부와 상기 방열부재사이에 압력을 가하는 공정을 포함해도 좋다.
본 발명의 실시형태를 이하에 설명한다. 도 1은 본 발명의 실시 형태중 하나의 반도체 장치의 단면의 모식도이다. 이 반도체 장치는 반도체 소자(104)와 방열 블록(103)과 이너리드(101) 및 아우터리드(108)로 이루는 리드를 갖는다.
이너리드(101)는 부분적으로 굴곡되어 형성되고 있으며, 절연성을 가진 테이프(102)를 통해, 구리나 알루미늄 등의 금속등으로 되며 판상(板狀)의 방열 블록(103)에 고착되고 있다. 테이프(102)는 방열 블록(103)의 외주부에 부착되어 있다. 반도체 소자(104)는 방열 블록(103)상에 열전도율이 양호한 에폭시계 등의 수지(105)로 고착되어 있다. 상세하게는 반도체 소자(104)는 방열 블록(103)에 있어서의 이너리드(101)가 장치되는 면의 약 중앙에 장치되고 있다. 반도체 소자(104)상의 전극 패드(도시 생략)와 이너리드(101)는 금선 등의 와이어(106)로 결선되고 있다. 그리고 반도체 소자(104), 방열 블록(103) 및 이너리드(101)는 수지부(107)내에 밀봉되고 있다. 방열 블록(103)을 수지부(107)가 밀봉함으로써 방열 블록(103)이 외부로 노출되지 않게 되며 그 부식 등을 방지할 수 있다. 또, 수지부(107)의 두께의 중간위치로부터 아우터리드(108)가 인출되고 있다. 이 위치에서 아우터리드(108)를 인출하기 위해서 이너리드(101)는 수지부(107)의 두께 중간 방향으로 굴곡되어 있다.
아우터리드(108)의 형성방향은 도면과 같이 반도체 소자(104)와 반대방향 이어도 좋으며 반도체 소자(104)와 동방향이어도 좋다. 또, 도시하는 아우터리드(108)는 걸윙 형상인데 다른 형상이어도 좋으며 이 형상에 한정되는 것은 아니다.
본 실시형태에서는 수지부(107)의 두께(패키지 두께)는 3mm 정도이며 방열 블록(103)은 1mm 정도의 두께로 되어 있다. 이같이 방열 블록(103)의 두께를 패키지 두께의 1/3정도로 하면 충분한 열방산이 가능하게 된다. 또, 방열 블록(103)은 수지부(107)의 치수(패키지치수)의 30-80％ (특허 65-75％)로 하는 것이 바람직하다. 이렇게 하므로서 방열 블록(103)이 수지(107)로부터 노출하는 것을 방지할 수 있다.
본 실시형태에서는 방열 블록(103)이 수지부(107)의 두께의 중간이 교차하는 위치에 배치되고 있다. 그리고 방열 블록(103)의 양면에 있어서의 수지부(107)의 두께가 거의 동등하게 되어 있다.
본 반도체 장치의 제조방법은 상하의 성형 금형중에서 수지에 의해 밀봉하는 공정을 포함한다. 종래의 기술에서 도시한 바와 같이 방열 블록과의 거리가 상하의 성형 금형에서 차이가 생기면 수지의 유동속도에 차이가 생기며 미충전 불량을 발생시킨다. 본 발명은 이너리드(101)가 굴곡되어 형성되고 있으므로, 방열 블록(103)을 수지부(107)의 두께의 중간과 교차하는 위치에 배치하고 있다. 따라서 상하의 성형 금형으로부터 방열 블록(103)까지의 거리를 균일로 할 수 있고 이것에 의해서 수지의 흐름을 균일하게 할 수 있고 미충전 등의 불량을 없앨 수 있다.
또한, 상기 방열 블록(103)은 수지부(107)와의 밀착성을 고려하면 조면 가공 될 것이 바랍직하다. 그 방법으로서 방열 블록(103)에 대해서 큰 전류밀도로 전해 도금을 실시하여 조면의 도금층을 형성해도 좋다. 구체적으로는 구리로 구성된 방열 블록(103)에 대해서 구리 도금을 실시할 때, 이 방법을 적용할 수 있다. 또는 방열 블록(103)을 알루미늄으로 구성한 경우에는 양극산화처리를 실시하는 방법이 있다. 또는 샌드브라스트에 의해서 굳은 알갱이를 방열 블록(103)에 부딪히게 함으로써 표면의 조면가공을 실시해도 된다. 또는 방열 블록(103)의 표면에 세라믹 용사에 의해서 세라믹을 구워붙여도 좋다. 또는 방열 블록(103)의 표면을 화학적으로도 산화시키는 흑화처리를 실시해도 좋다.
이들 방법에 의해 표면이 다공질로 되며 수지부(107)와의 밀착성이 향상한다. 또, 세라믹 용사 또는 흑화처리를 실시한 경우에는 방열 블록(103)의 표면에 세라믹 또는 화학적으로 형성된 산화막이 형성되므로 열에 의해서 발생해서 수지와의 밀착성이 약한 산화막이 형성되는 것도 방지할 수도 있다. 또한, 수지와의 밀착성을 높히기 위한 상기 방법은 이하의 모든 실시형태에서도 적용가능하다.
도 2a 및 도 2b는 본 발명의 다른 실시형태에 관한 리드를 도시하는 도면이다. 또한 도 2b는 도 2a의 Ⅱ-Ⅱ선 단면도이다.
이너리드(201)는 보강부(202)에 연결된 상태로 프레스 또는 포토에칭 기술을 써서 제조된 후에 프레스가공으로 굴곡부(203)가 형성되며 절연성의 테이프(204)에 접착된다. 이너리드(201)에는 상술의 보강부(202)에 연결된 상태로 프레스 가공으로 굴곡부(203)가 형성된다. 따라서 이너리드(201)의 구부림 등을 방지할 수 있고 안정되어 제조가 가능하게 된다. 또, 이너리드(201)에 방열 블록에 대한 고정용의 테이프(204)가 접착되며 이너리드(201)가 방열 블록에 고정된 후에 보강부(202)를 컷 하면 이너리드(201)의 구부림을 가일층 방지할 수 있고 버르적거림 등도 방지할 수 있다.
도 3은 본 발명의 다른 실시형태를 도시하는 도면이다. 동 도면은 굴곡부를 가진 이너리드(301)를 절연성을 가진 테이프(302)를 통해 방열 블록(303)에 고착하고 반도체 소자(304)를 에폭시 등의 접착제(305)를 통해, 방열 블록(303)에 있어서의 이너리드(301)를 갖는 면에 탑재하고 반도체소자(304)의 전극 패드(도시생략)와 이너리드(301)를 금선 등의 와이어(306)로 결선한 후, 수지부(307)로 밀봉한 반도체 장치의 단면도이다. 이것에 의하면 미세 이너리드 피치의 리드프레임을 쓸 수 있고 소형화한 반도체 소자를 탑재할 때에도 결선에 쓰이는 와이어의 길이를 단축할 수 있고 수지로 밀봉하는 공정에서의 와이어의 단락 등을 방지할 수 있다.
도 4는 본 발명의 다른 실시형태를 도시하는 도면이다. 동 도면에 있어서 굴곡부를 갖는 이너리드(401)가 절연성을 가진 테이프(402)를 거쳐서 방열 블록(403)에 고착되고 있다. 반도체 소자(404)는 방열 블록(403)에 있어서 이너리드(401)를 갖는 면과는 반대의 면에 에폭시 등의 접착제(405)를 써서 고착되어 있다. 반도체 소자(404)의 전극 패드(도시 생략)는 금선 등의 와이어(406)로 이너리드(401)에 접속되고 있다.
이 실시형태에서도 방열 블록(403)은 수지부(407)의 중간과 교차하는 위치에 배치되고 있다. 다만, 방열 블록(403)의 중간과 수지부(407)의 중간이 일치하는 것은 아니고 방열 블록(403)에 있어서 반도체 소자(404)가 부착된 면에 가까운 위치에 수지부(407)의 중간이 위치한다. 이것에 의하면 수지부(407)는 반도체 소자(404)에 있어서 방열 블록(403)과 반대측의 면과 방열 블록(403)에 있어서의 반도체 소자(404)와는 반대측의 면위에 있어서 두께가 거의 동일하게 되어 있다. 이렇게 함으로써 수지 밀봉의 공정에서 양호한 수지의 흐름이 가능으로 되어서 수지의 충전 불량이 방지된다.
본 실시형태에서는 반도체 소자(404)가 방열 블록(403)에 거의 가까운 크기로 되고 있다. 이같은 경우에는 방열 블록(403)의 양면상에 있어서의 수지부(407)의 두께가 균일하다기보다 방열 블록(403)의 면 및 반도체 소자(404)의 면상에 있어서의 수지부(409)의 두께를 균일로 함으로써 양호한 수지의 흐름이 가능으로 된다.
또, 이 실시형태에 있어서의 반도체 소자(404) 대신에 이보다 소형의 반도체장치를 복수개 탑재할 수도 있다.
도 5는 도 1에 도시하는 반도체 장치의 변형예를 도시하는 도면이며 도 1의 V-V선과 같은 위치에서 절단한 단면의 일부를 도시한다. 동 도면에 도시하듯이 이너리드(601)와 방열 블록(603)을 접착하는 테이프(602)는 테이프심(602a)의 양면에 접착제층(602b)이 형성되어 이룬다. 또, 이너리드(601)는 한쪽의 접착제층(602b)에 먹어들은 상태로 되어 있다. 그리고 이너리드(601)의 바로밑에는 접착제층(602a)이 존재하지 않도록 테이프심(602a)이 존재한다. 이렇게 함으로써, 와이어 본딩을 행할 때, 이때의 온도(250∼260℃)에서, 접착제층(602b)이 연화되어서 쿠션으로 되어서 본딩 불량이 생기는 것을 방지할 수 있다.
또한, 이 구성을 얻는데에는 상술한 반도체 장치의 제조공정을 행하기 전에 이너리드(601)와 방열 블록(603)사이에 종래의 4-5배 정도의 압력(약 200㎏ 무게)을 가하면 좋다.
다음에 도 6에는 테이프의 박리를 방지하기 위한 예가 도시되어 있다. 즉, 방열 블록(703)의 한쪽의 면에 접착제를 양면에 갖는 테이프(702)를 통해 이너리드(701)가 부착되어 있다.
여기에서 이너리드(701)는 테이프(702)보다 방열 블록(703)의 중앙측에 예컨대 0.1 내지 0.5mm 정도 돌출하고 있다. 바꿔말하면 테이프(702)는 이너리드(701)에 있어서의 방열 블록(703)의 중앙측의 선단보다 내측에서 종단하고 있다.
이렇게 함으로써 이너리드(701)와 방열 블록(703)사이에 압력을 가해서 양자를 접착했을 때 테이프(702)보다 이너리드(701)의 선단(701a)이 돌출하고 있으므로 테이프(702)의 측단(702a)에 이르기까지 압력이 가해진다. 이래서 테이프(702)의 방열 블록(703)에 대한 접착성이 향상하므로 이너리드(791)의 접착성도 향상하고 와이어 본딩의 안정성도 향상한다.
또한, 이너리드(701)의 선단(701a)의 면과 테이프(702)의 측단(702a)의 면을 한면으로 해도 마찬가지의 효과가 얻어진다.

Claims (17)

  1. 수지 밀봉형의 반도체 장치에 있어서,
    전극을 갖는 반도체 소자와, 그 반도체 소자의 열의 발산을 촉진하는 방열부재와, 이너리드부 및 아우터리드부를 갖는 리드와, 상기 반도체 소자와 상기 방열부재와 상기 이너리드부를 밀봉해서 매립설치하는 수지부를 가지며,
    상기 반도체 소자와 상기 이너리드부가 상기 방열부재에 부착되며,
    상기 방열 부재는 상기 수지부의 두께방향에 있어서의 중심을 건너도록 배치되며,
    상기 이너리드부는 단부가 상기 수지부의 두께의 중심에서 어긋난 위치에 배치되는 동시에 상기 수지부의 두께의 중심 방향에 굴곡형성되며,
    상기 아우터리드부는 상기 수지부의 두께의 중심위치로부터 돌출하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 반도체소자는 상기 수지부의 두께 방향에 대해서 수직 방향에 있어서, 상기 방열부재의 대략 중앙 영역에 부착되며,
    상기 이너리드부는 상기 방열부재에 있어서의 상기 반도체 소자가 부착되는 면에서 상기 방열부재의 외주부에 부착되는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 반도체 소자는 상기 방열부재의 한쪽 면에 부착되며,
    상기 이너리드부는 상기 방열부재의 다른쪽 면에 부착되는 반도체 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 방열부재는 알루미늄으로 이루어지고, 양극산화처리가 실시되어 다공성의 표면을 가지는 반도체 장치.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 방열부재의 표면은 조면화(粗面化)되어 이루어지는 반도체 장치.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 방열부재의 표면에는 세라믹 용사가 실시되어 이루어지는 반도체 장치.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 방열부재의 표면에는 흑화처리가 실시되어 이루어지는 반도체 장치.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 리드의 상기 이너리드부는 양면에 접착부재를 갖는 절연부재를 통해 상기 방열부재에 부착되며,
    상기 이너리드부는 상기 절연부재에 있어서의 상기 접착부재의 한쪽에 파고드는 상태로 부착되는 반도체 장치.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 리드의 상기 이너리드부는 양면에 접착부재를 갖는 절연부재를 통해 상기 방열부재에 부착되며,
    상기 절연부재는 상기 이너리드부에 있어서의 상기 방열부재의 중앙측의 선단 아래까지 종단하는 반도체 장치.
  10. 수지 밀봉형의 반도체장치의 제조방법에 있어서
    전극을 갖는 반도체 소자와, 아우터리드부와 부분적으로 굴곡하는 이너리드를 갖는 리드와, 상기 반도체 소자 및 상기 이너리드부가 부착되는 동시에 상기 반도체소자의 열의 발산을 촉진하는 방열부재를 소정의 위치에 배치하는 제 1 공정과,
    상기 반도체 소자와 상기 방열부재와 상기 리드의 상기 이너리드부를 밀봉하는 수지부를 형성하는 제 2 공정을 포함하며,
    상기 제 1 공정에 있어서 상기 수지부의 두께의 중간과 교차하는 위치에 상기 방열부재를 배치하고 상기 이너리드부의 굴곡을 통해, 상기 수지부의 두께의 중간위치에 상기 이너리드부와 상기 아우터리드부와의 접촉부를 배치하는 반도체 장치의 제조방법.
  11. 제 10 항에 있어서,
    상기 방열부재는 알루미늄으로 이루어지고,
    상기 제 1 공정전에 상기 방열부재를 양극산화처리하는 공정을 포함하는 반도체 장치의 제조방법.
  12. 제 10 항에 있어서,
    상기 제 1 공정전에 표면 조화현상(粗化現象)이 생기는 정도의 큰 전류밀도로 상기 방열부재에 전해 도금을 실시하는 공정을 포함하는 반도체 장치의 제조방법.
  13. 제 10 항에 있어서,
    상기 제 1 의 공정전에 샌드브라스트에 의해서 상기 방열부재의 표면을 거칠게 하는 공정을 포함하는 반도체 장치의 제조방법.
  14. 제 10 항에 있어서,
    상기 제 1 의 공정전에 상기 방열부재의 표면에 세라믹 용사를 실시하는 공정을 포함하는 반도체 장치의 제조방법.
  15. 제 10 항에 있어서,
    상기 제 1 공정전에 상기 방열부재의 표면에 흑화처리를 실시하는 반도체 장치의 제조방법.
  16. 제 10 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 제 1 공정은,
    상기 리드의 상기 이너리드부를 양면에 접착부재를 갖는 절연부재를 통해 상기 방열부재에 부착하는 공정과,
    상기 이너리드부와 상기 절연부재사이에 압력을 가하고, 상기 절연부재에 있어서의 상기 접착부재의 한쪽에 상기 이너리드부를 파고들게 하는 공정을 포함하는 반도체 장치의 제조방법.
  17. 제 10 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 제 1 공정은,
    양면에 접착부재를 갖는 절연부재를 상기 방열부재의 외주부에 붙이는 공정과,
    상기 이너리드부를 적어도 상기 절연부재에 있어서의 상기 방열부재의 중앙측의 측단까지 또는 이 이상으로 중앙측으로 연장하게 상기 절연부재에 붙이는 공정과,
    상기 이너리드부와 상기 방열부재사이에 압력을 가하는 공정을 포함하는 반도체 장치의 제조방법.
KR10-1998-0709262A 1997-03-18 1998-03-03 반도체장치및그제조방법 KR100505838B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0709262A KR100505838B1 (ko) 1997-03-18 1998-03-03 반도체장치및그제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-65176 1997-03-18
KR10-1998-0709262A KR100505838B1 (ko) 1997-03-18 1998-03-03 반도체장치및그제조방법

Publications (2)

Publication Number Publication Date
KR20000011103A true KR20000011103A (ko) 2000-02-25
KR100505838B1 KR100505838B1 (ko) 2005-10-21

Family

ID=43672320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0709262A KR100505838B1 (ko) 1997-03-18 1998-03-03 반도체장치및그제조방법

Country Status (1)

Country Link
KR (1) KR100505838B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100436841B1 (ko) * 2001-08-28 2004-06-23 화광 교역 주식회사 유기 이엘 표시장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10267506B2 (en) 2010-11-22 2019-04-23 Cree, Inc. Solid state lighting apparatuses with non-uniformly spaced emitters for improved heat distribution, system having the same, and methods having the same
WO2012109225A1 (en) 2011-02-07 2012-08-16 Cree, Inc. Components and methods for light emitting diode (led) lighting
US9806246B2 (en) 2012-02-07 2017-10-31 Cree, Inc. Ceramic-based light emitting diode (LED) devices, components, and methods
US8895998B2 (en) * 2012-03-30 2014-11-25 Cree, Inc. Ceramic-based light emitting diode (LED) devices, components and methods
US9786825B2 (en) 2012-02-07 2017-10-10 Cree, Inc. Ceramic-based light emitting diode (LED) devices, components, and methods
US9538590B2 (en) 2012-03-30 2017-01-03 Cree, Inc. Solid state lighting apparatuses, systems, and related methods
USD738542S1 (en) 2013-04-19 2015-09-08 Cree, Inc. Light emitting unit
US9826581B2 (en) 2014-12-05 2017-11-21 Cree, Inc. Voltage configurable solid state lighting apparatuses, systems, and related methods
USD823492S1 (en) 2016-10-04 2018-07-17 Cree, Inc. Light emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111491A (ja) * 1994-10-12 1996-04-30 Toshiba Corp 半導体装置
JPH08130286A (ja) * 1994-11-01 1996-05-21 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100436841B1 (ko) * 2001-08-28 2004-06-23 화광 교역 주식회사 유기 이엘 표시장치

Also Published As

Publication number Publication date
KR100505838B1 (ko) 2005-10-21

Similar Documents

Publication Publication Date Title
US5652461A (en) Semiconductor device with a convex heat sink
KR100703830B1 (ko) 수지밀봉형 반도체장치의 제조방법
US6081029A (en) Resin encapsulated semiconductor device having a reduced thickness and improved reliability
EP0977251B1 (en) Resin sealed semiconductor device and method for manufacturing the same
JP2891607B2 (ja) 半導体集積回路装置の製造方法
US6165819A (en) Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US5378657A (en) Method for making an aluminum clad leadframe and a semiconductor device employing the same
KR100505838B1 (ko) 반도체장치및그제조방법
JP3405202B2 (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
US6962836B2 (en) Method of manufacturing a semiconductor device having leads stabilized during die mounting
KR19990036925A (ko) 밀봉 수지부 내에 방열판을 내장한 반도체 패키지 및 그 제조방법
US6166446A (en) Semiconductor device and fabrication process thereof
JPH0815165B2 (ja) 樹脂絶縁型半導体装置の製造方法
EP0723293B1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JP3506341B2 (ja) 半導体装置
JP2506429B2 (ja) 樹脂封止型半導体装置
JPH0621124A (ja) 半導体装置の製造方法
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
JP2017108191A (ja) 半導体装置
JPS6178150A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH0536863A (ja) 半導体装置
JP2626619B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2001127234A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH10189834A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee