KR20000010421A - 플래시 메모리장치의 선택적인 재소거를 위한바이어스 전압 공급회로 - Google Patents

플래시 메모리장치의 선택적인 재소거를 위한바이어스 전압 공급회로 Download PDF

Info

Publication number
KR20000010421A
KR20000010421A KR1019980031321A KR19980031321A KR20000010421A KR 20000010421 A KR20000010421 A KR 20000010421A KR 1019980031321 A KR1019980031321 A KR 1019980031321A KR 19980031321 A KR19980031321 A KR 19980031321A KR 20000010421 A KR20000010421 A KR 20000010421A
Authority
KR
South Korea
Prior art keywords
memory cell
erase
bias voltage
cell
flash memory
Prior art date
Application number
KR1019980031321A
Other languages
English (en)
Inventor
한규석
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980031321A priority Critical patent/KR20000010421A/ko
Publication of KR20000010421A publication Critical patent/KR20000010421A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래시 메모리장치의 선택적인 재소거를 위한 바이어스 전압 공급회로에 관한 것으로, 특히 이 회로는 플래시 메모리장치의 데이터 소거시 메모리 셀 어레이중에서 불량/정상으로 판정된 메모리 셀의 검출 신호에 응답하여 불량 메모리 셀에만 선택적으로 재소거를 위한 바이어스 전압을 공급하는 재소거 바이어스 전압 공급부를 구비한다. 그리고, 재소거 바이어스 전압 공급부는 정상 메모리 셀의 드레인을 플로팅시킴과 동시에 셀의 게이트에 오프 전압을 시키며 불량 메모리 셀의 드레인 및 게이트에 소거를 위한 바이어스 전압을 인가하는 것이 바람직하다. 따라서, 메모리 셀의 소거 동작시 불량으로 판정된 셀만 선택적으로 소거하기 위한 바이어스 조건을 인가하여 정상 셀을 제외한 불량 셀의 데이터만을 소거하므로써, 정상적인 셀의 과소거로 인한 스트레스를 방지하고 정상 셀로의 소거 전류 인가를 제한하여 소거 동작시 전체 메모리장치의 전력 소모를 줄일 수 있다.

Description

플래시 메모리장치의 선택적인 재소거를 위한 바이어스 전압 공급회로
본 발명은 반도체 메모리장치에 관한 것으로서, 특히 플래시 메모리의 칩 데이터 소거 또는 섹터 데이터 소거시 불량이 발생한 셀만을 선택적으로 다시 소거하여 정상적인 셀들에 대한 과소거(overerase)를 방지할 수 있는 플래시 메모리장치의 선택적인 재소거를 위한 바이어스 전압 공급회로에 관한 것이다.
일반적으로 비휘발성 메모리는 전원이 중단되어도 저장된 데이터가 손실되지 않는 장점을 가지고 있어 PC Bios용, Set-top Box, 프린터 및 네트워크 서버 등의 데이터 저장용으로 많이 사용되고 있으며 최근에는 디지털 카메라와 휴대폰 등에서도 많이 이용되고 있는 실정이다.
이러한 비휘발성 메모리중에서도 전기적으로 데이터 기록 및 소거가능한 플래시 메모리장치는 최근에 고집적화 추세에 따라 메모리의 셀을 선택하기 위한 선택 트랜지스터를 셀의 제어 게이트 상부에 연결한 스플리트 게이트(Split Gate) 구조의 메모리 셀로 개선되었다.
도 1은 종래 기술에 의한 스플리트 게이트형 플래시 메모리장치를 나타낸 회로도로서, 이를 참조하면 이 플래시 메모리장치는 메모리 셀(10)을 선택하기 위한 선택 트랜지스터가 메모리 셀(10)의 제어 게이트(14) 상부와 순차 적층된 부유 및 제어 게이트들(16,14)의 어느 한 측을 둘러싼 형태의 선택 게이트(12)로 변형되어 메모리 셀의 게이트 전극과 연결되는 스플리트 게이트 전극 구조를 가진다. 이에 더하여 플래시 메모리장치는 동일한 열(column)의 메모리 셀(10)의 제어 게이트에 구동 전압을 동시에 인가하는 워드 라인(20)과, 메모리 셀(10)의 드레인에 데이터 기록을 위한 비트 라인(30)과, 메모리 셀(10)의 소스에 전압을 인가하는 소스 라인(40)과, 동일한 행(row)의 메모리 셀(10)을 동시에 선택하기 위하여 해당 선택 게이트(12)에 전압을 인가하는 선택 게이트 구동 라인(50)을 구비한다.
이러한 구조의 플래시 메모리장치는 칩 데이터 소거 또는 섹터 데이터 소거시 메모리 셀 전체 또는 선택된 섹터 전체에 데이터 소거를 위한 바이어스 조건으로 소거 동작을 수행한다. 소거 동작을 수행한 후에 플래시 메모리장치는 메모리 셀에 기록된 데이터를 하나씩 독출하여 양호/불량 여부를 판단한다.
그러나, 도 1에 나타난 바와 같이 이때 1개의 메모리 셀이라도 불량(F)이 있다면 메모리 셀 전체 또는 불량이 난 셀을 포함하는 섹터 전체를 다시 소거해야만 한다. 이때 소거 바이어스 조건은 워드 라인에 -12V, 선택 게이트 구동 라인(50)에 0V, 및 비트 라인에 5V를 인가하며 소스 라인(40)을 플로팅시킨다.
그러나, 이러한 과정에서 정상적으로 데이터가 소거된 메모리 셀은 과소거에 대한 스트레스를 받아서 메모리 셀의 수명이 단축되기도 하며, 더 나아가서 플래시 메모리장치는 소거 동작시 셀의 1개당 소거 전류가 약 10nA 소모하므로 정상적인 셀의 과소거로 인한 전체 셀의 불필요한 전력 낭비가 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 메모리 셀의 소거 동작시 불량이 발생한 셀만 선택적으로 소거하기 위한 바이어스 조건을 인가하여 선택된 불량 셀의 데이터만을 소거하므로써 정상적인 셀의 과소거로 인한 스트레스를 방지하며 동시에 불필요한 전력 소모를 줄일 수 있는 플래시 메모리장치의 선택적인 재소거를 위한 바이어스 전압 공급회로를 제공하는데 있다.
도 1은 종래 기술에 의한 스플리트 게이트형 플래시 메모리장치를 나타낸 회로도이며,
도 2는 본 발명에 따른 스플리트 게이트형 플래시 메모리장치의 선택적인 재소거를 위한 바이어스 전압 공급회로를 나타낸 회로도이다.
*도면의 주요 부분에 대한 부호의 설명*
100: 메모리 셀
110: 워드 라인
120: 비트 라인
130: 소스 라인
140: 선택 게이트 구동 라인
상기 목적을 달성하기 위하여 본 발명의 장치는 플래시 메모리장치의 데이터 소거시 메모리 셀 어레이중에서 불량/정상으로 판정된 메모리 셀의 검출 신호에 응답하여 불량 메모리 셀에만 선택적으로 재소거를 위한 바이어스 전압을 공급하는 재소거 바이어스 전압 공급부를 구비하는 것을 특징으로 한다.
본 발명의 장치에 있어서, 상기 재소거 바이어스 전압 공급부는 정상 메모리 셀의 드레인을 플로팅시킴과 동시에 셀의 게이트에 오프 전압을 시키며 불량 메모리 셀의 드레인 및 게이트에 소거를 위한 바이어스 전압을 인가하는 것을 특징으로 한다.
본 발명에 의하면, 상기 재소거 바이어스 전압 공급부는 메모리 셀의 소거 동작시 불량이 발생한 셀만 선택적으로 소거하기 위한 바이어스 조건을 인가하여 정상 셀을 제외한 불량 셀의 데이터만을 소거하기 때문에 정상적인 셀의 과소거로 인한 스트레스를 방지하며 동시에 전력 소모를 줄일 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 스플리트 게이트형 플래시 메모리장치의 선택적인 재소거를 위한 바이어스 전압 공급회로를 나타낸 회로도이다.
이 플래시 메모리장치는 종래 기술인 도 1에서와 동일하게 메모리 셀(100)의 제어 게이트(104) 상부와 순차 적층된 부유 및 제어 게이트들(106,104)의 어느 한 측을 둘러싼 형태의 선택 게이트(102)를 가지는 스플리트 게이트 전극 구조를 가지며, 동일한 열의 메모리 셀(100)의 제어 게이트(104)에 구동 전압을 동시에 인가하는 워드 라인(110)과, 메모리 셀(100)의 드레인에 데이터 기록을 위한 비트 라인(120)과, 메모리 셀(100)의 소스에 전압을 인가하는 소스 라인(130)과, 동일한 행의 메모리 셀(100)을 동시에 선택하기 위하여 해당 선택 게이트(102)에 구동 전압을 인가하는 선택 게이트 구동 라인(140)과, 데이터 소거시 소거 대상의 전체 메모리 셀(100)중에서 불량/정상으로 판정된 메모리 셀의 검출 신호(port,portb)에 응답하여 불량으로 판정된 메모리 셀(F)에만 선택적으로 재소거를 위한 바이어스 전압을 공급하는 재소거 바이어스 전압 공급부(200a,200b)로 구성된다.
상기와 같이 구성된 본 발명에 따른 플래시 메모리장치는 데이터 소거 상태를 양호/불량한지 판단하는 데이터 폴링(polling) 방법, 소거 수행중에는 기대하는 데이터의 반전된 값("0")이 소거 동작이 통과했을 경우에는 기대하는 데이터 값("1")이 특정 출력 핀을 통하여 출력됨에 따라 이 출력 값을 바탕으로 메모리 셀 전체 또는 선택된 섹터 전체에 소거 조건을 인가한다.
이에, 본 발명의 재소거 바이어스 전압 공급부(200a,200b)는 소거상태 양호/블량 판정시 데이터 폴링 방법에 의해 얻어진 기대치 데이터 값인 메모리 셀의 검출 신호(port,portb)를 제어신호로 하여 양호/불량으로 판정된 메모리 셀 어레이에 대한 바이어스 조건을 인가한다. 이때 플래시 메모리의 선택 게이트(102)는 선택 게이트 구동 라인(140)으로부터 인가된 0V에 의해 턴온되지 않는 상태이다.
예를 들어, 바이어스 전압 공급부(200a)는 상기 검출 신호(port)인 기대치 데이터가 "1"로서 소거동작이 양호 상태일 때 정상 메모리 셀(100)의 제어 게이트(104)에 연결된 워드 라인(110)에 정상 셀의 바이어스 전압(Vcg)인 0V를 인가한다. 반면에, 기대치 데이터가 "0"으로서 소거동작이 불량 상태일 때에는 정상 셀을 제외한 불량 메모리 셀(F)의 제어 게이트(104)에 연결된 워드 라인(110)에 불량 셀의 바이어스 전압(Vcgf)인 -12V를 인가한다.
이와 동시에 다른 바이어스 전압 공급부(200b)는 다른 검출 신호(portb)인 기대치 데이터가 "1"로서 소거동작이 양호 상태일 때 정상 메모리 셀(100)의 드레인에 연결된 비트 라인(120)에 정상 셀의 바이어스 전압(Vd)인 플로팅 전압을 인가한다. 반면에, 기대치 데이터가 "0"으로서 소거동작이 불량 상태일 때에는 정상 셀을 제외한 불량 메모리 셀(F)의 드레인에 연결된 비트 라인(120)에 불량 셀의 바이어스 전압(Vdf)인 5V를 인가한다.
다시 말해서, 바이어스 전압 공급부(200a,200b)는 소거 동작시 불량으로 판정된 메모리 셀(F)에만 선택적으로 소거 동작을 다시 수행하기 위한 바이어스 전압을 인가하는데, 불량 메모리 셀이 연결된 워드 라인(110)에 소거 전압, -12V를 인가하며 불량 메모리 셀이 연결된 비트 라인(120)에 소거 전압, 5V를 인가하며, 전체 메모리 셀의 소스 라인에 플로팅 전압을 인가한다.
상기한 바와 같이 본 발명은, 메모리 셀의 소거 동작시 불량으로 판정된 셀만 선택적으로 소거하기 위한 바이어스 조건을 인가하여 정상 셀을 제외한 불량 셀의 데이터만을 소거하므로써, 정상적인 셀의 과소거로 인한 스트레스를 방지하고 정상 셀로의 소거 전류 인가를 제한하여 소거 동작시 전체 메모리장치의 전력 소모를 줄일 수 있는 효과가 있다.

Claims (2)

  1. 플래시 메모리장치의 데이터 소거시 메모리 셀 어레이중에서 불량/정상으로 판정된 메모리 셀의 검출 신호에 응답하여 불량 메모리 셀에만 선택적으로 재소거를 위한 바이어스 전압을 공급하는 재소거 바이어스 전압 공급부를 구비하는 것을 특징으로 하는 플래시 메모리장치의 선택적인 재소거를 위한 바이어스 전압 공급회로.
  2. 제 1항에 있어서, 상기 재소거 바이어스 전압 공급부는 정상 메모리 셀의 드레인을 플로팅시킴과 동시에 셀의 게이트에 오프 전압을 시키며 불량 메모리 셀의 드레인 및 게이트에 소거를 위한 바이어스 전압을 인가하는 것을 특징으로 하는 플래시 메모리장치의 선택적인 재소거를 위한 바이어스 전압 공급회로.
KR1019980031321A 1998-07-31 1998-07-31 플래시 메모리장치의 선택적인 재소거를 위한바이어스 전압 공급회로 KR20000010421A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980031321A KR20000010421A (ko) 1998-07-31 1998-07-31 플래시 메모리장치의 선택적인 재소거를 위한바이어스 전압 공급회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980031321A KR20000010421A (ko) 1998-07-31 1998-07-31 플래시 메모리장치의 선택적인 재소거를 위한바이어스 전압 공급회로

Publications (1)

Publication Number Publication Date
KR20000010421A true KR20000010421A (ko) 2000-02-15

Family

ID=19546101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980031321A KR20000010421A (ko) 1998-07-31 1998-07-31 플래시 메모리장치의 선택적인 재소거를 위한바이어스 전압 공급회로

Country Status (1)

Country Link
KR (1) KR20000010421A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1486987A1 (fr) * 2003-06-12 2004-12-15 STMicroelectronics Memoire flash comprenant des moyens de contrôle et de rafraíchissement de cellules mémoire dans l'état effacé
KR100464951B1 (ko) * 2002-03-28 2005-01-06 매그나칩 반도체 유한회사 플래시 메모리 소모 전력 감소 장치 및 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464951B1 (ko) * 2002-03-28 2005-01-06 매그나칩 반도체 유한회사 플래시 메모리 소모 전력 감소 장치 및 방법
EP1486987A1 (fr) * 2003-06-12 2004-12-15 STMicroelectronics Memoire flash comprenant des moyens de contrôle et de rafraíchissement de cellules mémoire dans l'état effacé
FR2856186A1 (fr) * 2003-06-12 2004-12-17 St Microelectronics Sa Memoire flash comprenant des moyens de controle et de rafraichissement de cellules memoire dans l'etat efface

Similar Documents

Publication Publication Date Title
KR100784107B1 (ko) 플래쉬 메모리 장치의 구동 방법
KR100496797B1 (ko) 반도체메모리장치의프로그램방법
JP4593159B2 (ja) 半導体装置
KR100855963B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의프로그램, 독출 및 소거 방법
EP0600151A3 (en) Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics
US20030206435A1 (en) Nonvolatile semiconductor storage device and data erasing method
KR960006084A (ko) 불휘발성 반도체 기억장치와 그 소거방법
US20010050862A1 (en) Semiconductor memory device in which source line potential is controlled in accordance with data programming mode
US5844847A (en) Method and Nonvolatile semiconductor memory for repairing over-erased cells
US20050276112A1 (en) Semiconductor device and programming method
JP6502538B1 (ja) 半導体記憶装置および解析システム
JPS62120700A (ja) 半導体記憶装置
KR20040023479A (ko) 불휘발성 반도체 메모리
US7499337B2 (en) Method of erasing data in non-volatile semiconductor memory device while suppressing variation
US20060098492A1 (en) Erase-verifying method of NAND type flash memory device and NAND type flash memory device thereof
US6842376B2 (en) Non-volatile semiconductor memory device for selectively re-checking word lines
EP0731470A2 (en) Method for erasing nonvolatile semiconductor memory device incorporating redundancy memory cells
KR19990013057A (ko) 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
KR20000010421A (ko) 플래시 메모리장치의 선택적인 재소거를 위한바이어스 전압 공급회로
US7385856B2 (en) Non-volatile memory device and inspection method for non-volatile memory device
JP3578478B2 (ja) 不揮発性半導体記憶装置
KR0172364B1 (ko) 불휘발성 반도체 메모리의 기준셀을 이용한 소거검증 방법
JP2002140893A (ja) 不揮発性半導体記憶装置
KR101799962B1 (ko) 비휘발성 메모리 장치 및 그 동작 방법
KR100521321B1 (ko) 플래시 메모리 장치의 소거 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination