KR20000010316A

KR20000010316A - Phase fixing loop for horizontal synchronization

Info

Publication number: KR20000010316A
Application number: KR1019980031187A
Authority: KR
Inventors: 서영철
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-07-31
Filing date: 1998-07-31
Publication date: 2000-02-15

Abstract

PURPOSE: A phase fixing loop for a horizontal synchronization performs a horizontal tracking with additional frequency value in a switching pulse generation period, enhances a fixing speed, and removes jitters of a horizontal synchronization signal of a video display device. CONSTITUTION: A phase fixing loop includes a horizontal tracking part which receives a synchronization signal and a system clock among video signals, checks a phase error of a synchronization signal every horizontal line, and generates a frequency value according to the phase error. A discrete time oscillator generates a specific frequency signal determined by the frequency value generated from the horizontal tracking part. Analog phase fixing loop receives an output signal of the discrete time oscillator, and reduces jitters of the output signal. The horizontal tracking part includes a synchronous signal comparator(52) which enabled when a VCR signal flag is at a inactivation level and generates a first phase error. A tracking filtering part(54) receives first and second phase errors, performs a predetermined operation, and outputs the frequency value. VCR signal detector(58) receives the frequency value, detects a phase error quantity repeated every field by a head switching pulse, and generates VCR signal flag. VCR synchronous signal comparator(60) is enabled when the VCR signal is at activation level, and provides the second phase error quantity to the tracking filtering part.

Description

Phase locked loop for horizontal synchronization

본 발명은 위상고정루프에 관한 것으로서, 보다 상세하게는 영상표시 장치에서 수평동기신호의 지터를 제거하기 위한 위상고정루프에 관한 것이다.The present invention relates to a phase locked loop, and more particularly, to a phase locked loop for removing jitter in a horizontal synchronization signal in an image display device.

일반적으로 텔레비전과 같은 영상표시 장치에서는 영상정보를 디스플레이할 때 필드의 시작점이 흔들리지 않도록 하기 위해 수평동기신호의 지터를 제거하기 위한 위상고정루프(이하 PLL이라 함)가 사용된다.In general, in a video display device such as a television, a phase locked loop (hereinafter referred to as a PLL) for removing jitter of a horizontal synchronization signal is used to prevent the starting point of a field from shaking when displaying image information.

도 1은 일반적인 수평동기용 위상고정루프를 보여주는 블록도이다. 도 1의 수평동기용 위상고정루프는 수평 트래킹부(10)와, 이산시간 발진부(Discrete Time Oscillator: 20)와, 아날로그 위상고정루프(30)와, 제1 및 제2 분주기(40, 42)를 포함한다.1 is a block diagram showing a phase locked loop for a general horizontal synchronization. The horizontal locked phase locked loop of FIG. 1 includes a horizontal tracking unit 10, a discrete time oscillator 20, an analog phase locked loop 30, and first and second dividers 40 and 42. It includes.

도 1의 PLL에 입력되는 신호는 통상 텔레비전 안테나로부터 유입되거나 비디오 카세트 레코더에 의해 재생된 영상 신호의 동기신호들이다. 텔레비전 신호에는 매 수평라인마다 1 수평(H) 주기의 수평동기신호가 포함되어 있고 매 필드마다 각 블랭킹 펄스 기간동안 0.5H 주기의 등화 펄스 및 수직톱니파 펄스가 포함되어 있다. 그런데, 비디오 카세트 레코더에서 재생된 영상 신호의 경우에는 수평동기신호와 등화펄스 및 수직톱니파 펄스 이외에 헤드 스위칭 펄스가 포함되어 있다.Signals input to the PLL of FIG. 1 are typically synchronization signals of video signals introduced from a television antenna or reproduced by a video cassette recorder. The television signal includes one horizontal (H) period horizontal synchronization signal for each horizontal line, and 0.5H period equalization pulses and vertical sawtooth pulses for each blanking pulse period for each field. However, the video signal reproduced by the video cassette recorder includes a head switching pulse in addition to the horizontal synchronization signal, the equalization pulse and the vertical sawtooth pulse.

수평 트래킹부(10)는 동기신호를 받아들이고, 시스템 클럭에 의해 매 라인마다 동기신호의 위상에러를 체크하여, 위상에러에 대해 일정한 연산을 수행한 후, 주파수 값(freq)을 생성한다. 이산시간 발진부(20)는 수평 트래킹부(10)에 의해 출력되는 주파수 값(freq)에 따라 정해지는 특정 주파수의 신호를 발생한다. 아날로그 위상고정루프(30)는 이산시간 발진부(20)에 의해 출력되는 신호의 지터를 더욱 감소시키기 위해 사용된다. 제1 분주기(40)는 아날로그 위상고정루프(30)의 출력 신호를 분주하여 시스템 클럭(sys_clk)으로써 수평 트래킹부(10)에 출력한다. 제2 분주기(42)는 제1 분주기(40)에 의해 출력된 시스템 클럭(sys_clk)을 다시 분주하여 아날로그 위상고정루프(30)에 기준 클럭으로 제공한다.The horizontal tracking unit 10 receives the synchronization signal, checks the phase error of the synchronization signal every line by the system clock, performs a constant operation on the phase error, and generates a frequency value freq. The discrete time oscillator 20 generates a signal having a specific frequency determined according to the frequency value freq output by the horizontal tracking unit 10. The analog phase locked loop 30 is used to further reduce the jitter of the signal output by the discrete time oscillator 20. The first divider 40 divides the output signal of the analog phase locked loop 30 and outputs the output signal to the horizontal tracking unit 10 as a system clock sys_clk. The second divider 42 divides the system clock sys_clk output by the first divider 40 again and provides it to the analog phase locked loop 30 as a reference clock.

도 2는 도 1의 수평동기용 위상고정루프에 있어서 수평트래킹부(10)의 상세 블록도이다. 동기신호 비교기(12)는 동기신호(fs_pulse)가 입력될 때, 시스템 클럭(sys_clk)에 의해 카운트되는 카운트 값과 비교를 한 후, 위상에러(phase_error)을 출력한다. 트래킹 필터(14)는 동기긴호 비교기(12)로부터 위상에러(phase_error)를 받아들이고 소정의 연산을 수행하여 에러값(error)을 출력한다. 덧셈기(16)는 에러값(error)을 받아들이고, 이 값에 기본주파수값(Offset)을 더한 후 최종적인 주파수 값(freq)을 출력한다.FIG. 2 is a detailed block diagram of the horizontal tracking unit 10 in the horizontal locked phase locked loop of FIG. When the synchronization signal fs_pulse is input, the synchronization signal comparator 12 compares the count value counted by the system clock sys_clk and then outputs a phase error. The tracking filter 14 receives a phase error from the synchronous code comparator 12 and performs a predetermined operation to output an error. The adder 16 accepts an error value, adds a fundamental frequency value (Offset) to this value, and outputs a final frequency value (freq).

한편, 도 2의 수평트래킹부(10)가 채용되는 도 1의 PLL에 있어서, 텔레비전 신호가 입력되는 경우에는 PLL이 별 문제 없이 상기 1H 주기의 수평동기신호로 고정(locking)될 수 있다. 그런데, 비디오 카세트 레코더에서 재생된 영상 신호의 경우에는 수평동기신호와 등화펄스 및 수직톱니파 펄스 이외에 헤드 스위칭 펄스가 포함되어 있기 때문에, 이로 말미암아 위상이 틀어질 수 있게 된다.Meanwhile, in the PLL of FIG. 1 in which the horizontal tracking unit 10 of FIG. 2 is employed, when the television signal is input, the PLL may be locked to the horizontal synchronization signal of the 1H period without any problem. However, since the video signal reproduced by the video cassette recorder includes head switching pulses in addition to the horizontal synchronizing signal, the equalizing pulse and the vertical sawtooth pulse, the phase shift can be caused by this.

이러한 헤드 스위칭 펄스에 의해 위상이 틀어지는 범위는 테이프 특성에 따라 1H 주기의 범위에 있게 되며, PLL의 특성에 따라 고정 속도에 차이는 있지만 수직톱니파 펄스 발생 후 수십 라인 후에 고정이 되어 화면 상단이 휘어지는 현상이 발생할 수 있다. 일반적으로 헤드 스위칭 펄스는 등화펄스가 발생하기 1 내지 5 수평라인 전에 발생하므로, 20 라인 내에서 수평동기신호가 고정되어야만 화면이 휘어지는 현상을 제거할 수 있다.The phase shifted by the head switching pulse is in the range of 1H cycle according to the tape characteristic. The fixed speed varies depending on the characteristics of the PLL, but it is fixed after tens of lines after the vertical sawtooth pulse occurs, causing the top of the screen to bend. This can happen. In general, since the head switching pulse is generated 1 to 5 horizontal lines before the equalization pulse occurs, the screen distortion can be eliminated only when the horizontal synchronization signal is fixed within 20 lines.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로서, 입력되는 동기신호를 판별하여 헤드 스위칭 펄스가 발생되는 구간에서는 별도의 주파수 값으로 수평트래킹함으로써 고정 속도가 향상되는 위상고정루프를 제공하는 것을 그 기술적 과제로 한다.Disclosure of Invention The present invention has been made in view of the above-described problem, and provides a phase locked loop in which a fixed speed is improved by horizontally tracking a separate frequency value in a section where a head switching pulse is generated by determining an input synchronization signal. Shall be.

도 1은 일반적인 수평동기용 위상고정루프를 보여주는 블록도이다.1 is a block diagram showing a phase locked loop for a general horizontal synchronization.

도 2는 종래의 수평동기용 위상고정루프에 있어서 수평트래킹부의 상세 블록도이다.2 is a detailed block diagram of a horizontal tracking unit in a conventional horizontal locked phase locked loop.

도 3은 본 발명에 의한 수평동기용 위상고정루프에 있어서 수평트래킹부의 상세 블록도이다.3 is a detailed block diagram of a horizontal tracking unit in a phase locked loop for horizontal synchronization according to the present invention.

상기 기술적 과제를 달성하기 위한 본 발명의 수평동기용 위상고정루프는 영상신호 중의 동기신호 및 시스템 클럭을 받아들이고, 매 수평라인마다 동기신호의 위상에러를 체크하여, 상기 위상에러에 따른 주파수 값을 생성하는 수평 트래킹부; 상기 수평 트래킹부에 의해 출력되는 상기 주파수 값에 따라 정해지는 특정 주파수의 신호를 발생하는 이산시간 발진부; 및 상기 이산시간 발진부에 의해 출력되는 상기 신호를 받아들이고 상기 신호의 지터를 감소시키기 위한 아날로그 위상고정루프;를 포함한다. 상기 수평 트래킹부는 VCR 신호 플래그가 비활성화 레벨에 있을 때 인에이블되어 제1 위상에러를 발생하는 동기신호 비교기; 상기 제1 위상에러 및 제2 위상에러를 받아들이고 소정의 연산을 수행하여 상기 주파수 값을 출력하는 트래킹 필터링 수단; 상기 주파수 값을 받아들이고 헤드 스위칭 펄스에 의해 매 필드마다 반복되는 위상에러량을 검출하여, 상기 VCR 신호 플래그를 발생하는 VCR 신호 감지기; 및 상기 VCR 신호 플래그가 활성화 레벨에 있을 때 인에이블되어 상기 제2 위상에러량을 상기 트래킹 필터링 수단에 공급하는 VCR 동기신호 비교기;를 포함한다.In order to achieve the above technical problem, the horizontal synchronization phase locked loop according to the present invention receives a synchronization signal and a system clock in an image signal, checks phase error of the synchronization signal every horizontal line, and generates a frequency value according to the phase error. Horizontal tracking unit; A discrete time oscillator for generating a signal having a specific frequency determined according to the frequency value output by the horizontal tracking unit; And an analog phase locked loop for receiving the signal output by the discrete time oscillator and reducing jitter of the signal. The horizontal tracking unit includes a synchronization signal comparator for enabling a first phase error when the VCR signal flag is in an inactive level; Tracking filtering means for receiving the first phase error and the second phase error and performing a predetermined operation to output the frequency value; A VCR signal detector which accepts the frequency value and detects an amount of phase error repeated every field by a head switching pulse to generate the VCR signal flag; And a VCR synchronization signal comparator, which is enabled when the VCR signal flag is at an activation level and supplies the second phase error amount to the tracking filtering means.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 3은 본 발명에 의한 수평동기용 위상고정루프에 있어서 수평동기용 수평트래킹부를 보여주는 블록도이다. 도 3의 수평트랙킹부는 동기신호 비교기(52), 트래킹 필터(54), 덧셈기(56), VCR 신호 감지기(58) 및 VCR 동기신호 비교기(60)를 포함한다.3 is a block diagram showing a horizontal tracking unit for horizontal synchronization in a phase locked loop for horizontal synchronization according to the present invention. 3 includes a sync signal comparator 52, a tracking filter 54, an adder 56, a VCR signal detector 58, and a VCR sync signal comparator 60.

동기신호 비교기(52)는 동기신호(fs_pulse)가 입력될 때, 시스템 클럭(sys_clk)에 의해 카운트되는 카운트 값과 비교를 한 후, 위상에러(phase_error)를 출력한다. 27 MHz(약 37 ns의 주기를 가짐)의 시스템 클럭(sys_clk)을 사용할 때, NTSC 방식 영상 신호의 경우 1716 주기로 1 수평라인이 구성되므로(37ns×1716≒63.5μs), 동기신호가 발생한 지점에서 1716을 뺀 값이 위상에러(phase_error)라 할 수 있다.When the synchronization signal fs_pulse is input, the synchronization signal comparator 52 compares the count value counted by the system clock sys_clk and then outputs a phase error. When using the system clock (sys_clk) of 27 MHz (having a period of about 37 ns), since 1 horizontal line is composed of 1716 cycles for the NTSC video signal (37 ns × 1716 to 63.5 μs), at the point where the synchronization signal occurs The value minus 1716 may be referred to as a phase error.

트래킹 필터(54)는 동기신호 비교기(52)로부터 위상에러(phase_error)를 받아들이고 소정의 연산을 수행하여 에러값(error)을 출력한다. 트래킹 필터(54)에 의한 연산은 위상고정 시간과 밀접한 관계가 있다. 즉, 연산량을 크게 할수록 위상고정 시간은 빠른데, 이때 PLL은 잡음에 민감해진다. 한편, 연산량을 작게 할수록 잡음에 덜 민감하지만, 위상고정시간이 오래 걸리는 단점이 있다.The tracking filter 54 receives a phase error from the synchronizing signal comparator 52 and performs a predetermined operation to output an error value. The calculation by the tracking filter 54 is closely related to the phase lock time. In other words, the larger the amount of computation, the faster the phase lock time, where the PLL becomes sensitive to noise. On the other hand, the smaller the amount of calculation is less sensitive to noise, but has a disadvantage that takes a long time phase locked.

덧셈기(56)는 에러값(error)을 받아들이고, 이 값에 기본주파수값(Offset)을 더한 후 최종적인 주파수 값(freq)을 출력한다. 상기 최종적인 주파수 값(freq)은 이산시간 발진기에 입력되어, 이산시간 발진기가 주파수 값(freq)의 주파수를 가지는 신호를 발진하도록 하게 된다.The adder 56 receives an error value, adds a fundamental frequency offset to this value, and outputs a final frequency value freq. The final frequency value freq is input to a discrete time oscillator to cause the discrete time oscillator to oscillate a signal having a frequency of frequency value freq.

VCR 신호 감지기(58)는 주파수 값(freq)을 받아들이고 헤드 스위칭 펄스에 의해 매 필드마다 반복되는 위상에러량을 검출한다. 헤드 스위칭 펄스로 인한 위상 에러량이 검출되면, VCR 신호 감지기(58)는 PLL에 입력되는 신호가 VCR 신호인 것으로 인식하여 VCR 신호 플래그(VCR_det)를 발생한다.The VCR signal detector 58 accepts the frequency value freq and detects the amount of phase error repeated every field by the head switching pulse. When the amount of phase error due to the head switching pulse is detected, the VCR signal detector 58 recognizes that the signal input to the PLL is a VCR signal and generates a VCR signal flag VCR_det.

VCR 동기신호 비교기(60)는 VCR 신호 플래그(VCR_det)가 활성화 레벨에 있는 경우에 인에이블된다. 이때 반전기(62)는 VCR 신호 플래그(VCR_det)를 반전시켜 동기신호 비교기(52)의 리셋 단자에 공급함으로써 동기신호 비교기(52)를 디스에이블시킨다. VCR 신호 플래그(VCR_det)가 인에이블된 경우에는 동기신호 비교기(52) 대신에 VCR 동기신호 비교기(60)가 위상에러(phase_error)를 트래킹 필터(54)에 공급하게 된다.The VCR sync signal comparator 60 is enabled when the VCR signal flag VCR_det is at the activation level. At this time, the inverter 62 inverts the VCR signal flag VCR_det and supplies the reset terminal of the sync signal comparator 52 to disable the sync signal comparator 52. When the VCR signal flag VCR_det is enabled, the VCR sync signal comparator 60 supplies a phase error to the tracking filter 54 instead of the sync signal comparator 52.

VCR 동기신호 비교기(60)가 동작하는 방법에는 여러 가지가 있을 수 있다. 일반적으로 영상 정보가 화면에 디스플레이되기 전에 동기 신호가 고정되는 것이 바람직하다. 따라서, 본 발명의 바람직한 실시예에서는, 화면에 정보가 표시되지 않는 수직 블랭킹 구간을 활용하여, 이때 발생하는 헤드 스위칭 펄스를 감지하고 트래킹 필터(54)의 연산을 조정함으로써 고정시간을 빠르게 할 수 있다.There may be various ways in which the VCR synchronization signal comparator 60 operates. In general, it is preferable that the synchronization signal is fixed before the image information is displayed on the screen. Therefore, in a preferred embodiment of the present invention, by using a vertical blanking period in which information is not displayed on the screen, the fixed time can be increased by detecting the head switching pulse generated at this time and adjusting the calculation of the tracking filter 54. .

한편 본 발명의 다른 실시예에 있어서는, 동기신호 비교기(52)에서 발생된 위상에러(phase_error)가 트래킹 필터(54)의 연산시 단 한번으로 보정되지 않고 정해진 스텝으로 연산이 수행되는 것과는 달리, VCR 동기신호 비교기(60)는 단 한번으로 에러량을 보정할 수도 있다. 이처럼 단 한번에 에러량을 보정하는 것은 잡음에 민감하므로 일반 텔레비전 신호에는 적용하기가 어렵지만, 필드마다 발생하는 VCR의 헤드 스위칭 펄스에는 적용할 수 있다.On the other hand, in another embodiment of the present invention, unlike the phase error (error) generated in the synchronization signal comparator 52 is not corrected only once in the calculation of the tracking filter 54, the calculation is performed in a predetermined step, VCR The synchronization signal comparator 60 may correct the error amount only once. This error correction at once is difficult to apply to normal television signals because it is sensitive to noise, but it can be applied to head switching pulses of VCRs that occur in each field.

상술한 바와 같이, 본 발명에 따르면, VCR 신호를 감지하고 동기신호 비교기 이외에 별도로 구비된 VCR 동기신호 비교기를 사용함으로써 위상고정루프의 고정속도를 향상시킬 수 있게 되며, 이에 따라 VCR에서 재생된 영상 정보를 디스플레이할 때 화면 상단이 휘어지는 문제를 해결할 수 있게 된다.As described above, according to the present invention, it is possible to improve the fixed speed of the phase-locked loop by detecting the VCR signal and using a separately provided VCR sync signal comparator in addition to the sync signal comparator. It is possible to solve the problem of the top of the screen bent when displaying.

Claims

A horizontal tracking unit which receives a synchronization signal and a system clock in a video signal and checks a phase error of the synchronization signal every horizontal line and generates a frequency value according to the phase error;

A discrete time oscillator for generating a signal having a specific frequency determined according to the frequency value output by the horizontal tracking unit; And

In the phase locked loop for a horizontal synchronization comprising a; analog phase locked loop for receiving the signal output by the discrete time oscillator and to reduce jitter of the signal,

The horizontal tracking unit

A synchronization signal comparator that is enabled when the VCR signal flag is at an inactive level to generate a first phase error;

Tracking filtering means for receiving the first phase error and the second phase error and performing a predetermined operation to output the frequency value;

A VCR signal detector which accepts the frequency value and detects an amount of phase error repeated every field by a head switching pulse to generate the VCR signal flag; And

And a VCR synchronization signal comparator for enabling the second phase error amount to supply the tracking filtering means when the VCR signal flag is at an activation level.