KR20000009911A - 메모리 장치들의 웨이퍼상에서 번-인을 수행하기 위한 회로 및방법 - Google Patents

메모리 장치들의 웨이퍼상에서 번-인을 수행하기 위한 회로 및방법 Download PDF

Info

Publication number
KR20000009911A
KR20000009911A KR1019980030583A KR19980030583A KR20000009911A KR 20000009911 A KR20000009911 A KR 20000009911A KR 1019980030583 A KR1019980030583 A KR 1019980030583A KR 19980030583 A KR19980030583 A KR 19980030583A KR 20000009911 A KR20000009911 A KR 20000009911A
Authority
KR
South Korea
Prior art keywords
burn
circuit
enable signal
test circuit
memory device
Prior art date
Application number
KR1019980030583A
Other languages
English (en)
Inventor
피엔 치엔
신-친 린
챨리 한
Original Assignee
로버트 에이치. 씨. 챠오
유나이티드 마이크로일렉트로닉스 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 에이치. 씨. 챠오, 유나이티드 마이크로일렉트로닉스 코퍼레이션 filed Critical 로버트 에이치. 씨. 챠오
Priority to KR1019980030583A priority Critical patent/KR20000009911A/ko
Publication of KR20000009911A publication Critical patent/KR20000009911A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

여기에 개시된 회로 및 방법은 신뢰성 테스트를 위한 번인 동작을 수행을 위해 디램과 같은 메모리 장치가 각각 형성되는 복수개의 다이스로 구성된 웨이퍼에 이용하기 위해 제공된다. 이 회로에 의해서, 복수개의 패드들이 다이스와 떨어져 절단되는 경우 기준 마크들로 이용되는 스크라이브 라인들에 형성된다. 이들 패드들은 외부에서 발생된 번-인 인에이블 신호와 DC 바이어스 전압을 각 메모리 장치로 전달하는데 이용된다. 상기 패드들이 번-인 와이어링 동안 상기 스크라이브 라인들에 형성되기 때문에, 그들은 각 메모리 장치의 형성되는 다이스의 추가적인 공간을 차지하지 않는다. 상기 번-인 동작은 보다 간단하고, 빠르며 비용절감의 효과가 있다.

Description

메모리 장치들의 웨이퍼상에서 번-인을 수행하기 위한 회로 및 방법(CIRCUIT AND METHOD FOR BURN-IN OPERATION ON A WAFER OF MEMORY DEVICES)
본 발명은 반도체 기술들에 관한 것으로서, 더 구체적으로는 디램과 같은 반도체 장치들이 다수 분리되어 형성되는 웨이퍼상에 상기 반도체 장치의 신뢰성 테스트 (reliability test)를 위하여 사용되는 회로 및 방법에 관한 것이다.
번-인은 초기 결함을 검출하기 위해 출하되기 앞서 가속된 열화 조건하에서 특정 시간 동안의 새 집적 회로 제품의 동작이다. 번-인 동작은 IC 제품들의 신뢰성 테스트를 위한 기본 단계이다. 디램과 같은 대부분의 IC 제품들은 그들이 웨이퍼로부터 멀리 떨어져 절단된 후에야 번-인 동작이 수행되어 홀더들(holders) 내에서 패키지된다. 이 방법의 한가지 단점은, 결점들 (failures)이 로우 어드레스들 (row addresses) 또는 칼럼 어드레스들 (column addresses)을 포함하는 어드레스들내에서 발견되거나 또는 번-인 동작 동안에 디램 패키지내의 메모리 셀들에서 발견되는 경우에 있어서, IC 칩은 상기 패키지가 이미 봉합된 이후에는 리페어할 수 없다는 것이다. 그 결과, 전체 IC 패키지를 버리거나 또는 현저히 낮은 가격으로 팔 수 밖에 없다.
상기 문제점을 해결하기 위한 해결은 Toshiba Corporation of Japan에서 발행된 "IN IEEE IDEM 93-639 by Furuyama et al." 에 개재되어 있다. 이 논문은 웨이퍼상에 형성되는 디램 장치들의 번-인 동작을 위한 개선된 방법을 알려주고 있다. 그러나 이 방법도 다음과 같은 결점들을 갖고 있다. 첫째, 각 디램 장치는 그것의 메모리 셀들을 위한 번-인과 그것의 주변 회로를 위한 번-인이 개별적으로 수행되어야만 한다 (각 디램 장치에서 이들 두부분에 대한 동시 번-인 동작은 불가능하다.). 그러므로 전체 번-인은 상당한 시간이 소모하게 된다. 둘째, 번-인은 웨이퍼내의 각 다이상에 형성되는 패드들상에서 포크(poke)를 위한 많은 수의 프로브들의 사용에 의해 수행되기 때문에, 상기 프로브의 수가 부족할 경우 추가의 작업 시간이 요구된다. 셋째, 번-인 동작을 위해 웨이퍼내에 각 다이상에서 많은 테스트 패드들을 필요로 하며, 이로 인해 각 다이는 이들 테스트 패드들을 그 위에 포함하기 위해 추가적인 웨이퍼 실면적을 차지하게 된다. 그러므로 상기 다이는 사이즈가 커지게 된다.
본 발명의 목적은 각 디램 장치의 번-인 시간을 줄이기 위해 메모리 셀들 및 주변 회로에 동시에 번-인 동작을 수행하는 디램 장치들의 번-인 동작을 위한 회로 및 방법을 제공하기 위함이다.
본 발명의 또 다른 목적은 보다 간단한 번-인 동작을 위해 다이의 표면상에 제공되는 테스트 패드들을 제거하여 디램 장치의 각 다이의 사이즈를 줄이는 디램 장치들의 번-인 동작을 위한 회로 및 방법을 제공하기 위한 것이다.
본 발명의 또 다른 목적은 번-인 동작 동안 결함들이 발견될 때 리페어가 가능하도록 하는 디램 장치들의 번-인 동작을 위한 회로 및 방법을 제공하기 위한 것이다.
도 1은 본 발명에 따른 번-인 동작 수행을 위해 이용되는 디램 장치들의 웨이퍼의 개략도;
도 2는 도 3의 웨이퍼 일부를 확대하여 보여주는 도면;
도 3은 도 1의 웨이터내에 형성되는 각 다이스내에 포함되는 테스트 회로의 내부 구조를 상세하게 보여주는 도면;
도 4는 도 1의 웨이퍼내의 각 다이의 번-인 동작을 위해 이용되는 인에이블 신호와 번-인 발진 신호사이의 타이밍 관계를 보여주는 파형도;
도 5는 본 발명에 따른 번-인 동작을 위해 이용되는 복수 개의 펄스열들을 발생하는 번-인 회로내에서 사용되는 직렬 연결되는 토글 회로들의 도면;
도 6은 도 5의 토글 회로들에 의해 발생되는 펄스 열들사이의 타이밍을 보여주는 파형도이다.
* 도면의 주요부분에 대한 부호 설명
12 : 다이스 14 : 스크라이브 라인
16 : 루팅 와이어 18, 18', 18" : 패드
20 : 테스트 회로 32 : 링 오실레이터
34 : 버퍼 36 : 어드레스 버퍼
38 : 칼럼 감지 증폭기 40 : 로우 디코더
42 : 셀 어레이 52 : 제 1 토글 회로
54 : 제 2 토글 회로 56 : 제 3 토글 회로
(구성)
상술한 바와 같은 목적을 달성하기 위한 일 특징에 의하면, 디램 장치들의 웨이퍼에서 번-인 동작을 위한 회로는 각 메모리 장치에 포함되는 테스트 회로와; 상기 스크라이브 라인들중 하나에 형성되어 외부에서 발생된 번-인 신호를 각 메모리 장치의 테스트 회로로 연결하는 제 1 패드와; 상기 스크라이브 라인들 중 하나에 형성되어 외부에서 발생된 DC 바이어스 전압을 각 메모리 장치로 연결하는 제 2 패드를 포함한다.
본 발명의 또다른 특징에 의하면, 디램 장치들의 웨이퍼에서 번-인 동작을 위한 방법은 제 1 및 제 2 패드들을 상기 스크라이브 라인들중 적어도 하나에 형성하는 단계와; 상기 제 1 패드를 각 다이의 상기 테스트 회로와 연결하는 단계와; 상기 제 2 패드를 각 다이의 바이어스 입력과 연결하는 단계와; 외부에서 DC 바이어스 전압을 발생하고 상기 외부에서 발생된 DC 바이어스 전압을 상기 제 1 패드를 통해 상기 각 다이스의 테스트 회로로 전달하되, 상기 번-인 인에이블 신호는 번-인 발진 신호를 발생하는 상기 테스트 회로에 기인되며; 상기 번-인 발진 신호를 상기 메모리 셀들과 다른 상기 메모리 장치의 주변 회로에서의 번-인 동작을 위해 이용되는 복수 개의 펄스열들로 변환하는 단계와; 상기 번-인 인에이블 신호를 칼럼 감지 증폭기 및 로우 디코더로 전달하여, 상기 칼럼 가지 증폭기를 활성화시키고 상기 로우 디코더를 비활성화시키며, 더불어 모든 워드라인들 및 모든 로우 어드레스들을 활성화시키며 그리고 모든 칼럼 어드레스들을 비활성화시켜 메모리 장치의 메모리 셀들의 번-인 동작을 수행하는 단계를 포함한다.
바람직한 실시예에 있어서, 상기 테스트 회로는 번-인 인에이블 신호에 응답하여 메모리 장치에 대응되는 번-인 동작을 수행하기 위해 사용된다. 상기 테스트 회로는 상기 번-인 인에이블 신호에 응답하여 발진 신호를 발생하는 오실레이터 수단과; 메모리 셀들과 다른 디램 장치 주변 회로의 번-인 동작을 위해 이용되는 복수개의 펄스 열들을 발생하는 직렬 연결된 토글 회로들을 포함한다.
(실시예)
도 1은 본 발명에 따른 번-인 동작의 수행을 위해 이용되는 회로상의 디램 장치들의 웨이퍼를 보여주는 도면이다. 보여지는 바와 같이, 상기 웨이퍼는 각각의 디램 장치가 형성되는 복수개의 다이스들 (12)이 형성된다. 또, 복수개의 스크라이브 라인들 (14)이 상기 다이스들 (12) 사이에 형성되어 상기 다이스와 떨어져 절단하기 위한 기준 마크들로서 사용된다. 본 발명에 따르면 복수개의 패드들 (18)과 루팅 와이어들 (routing wires)(16)이 스크라이브 라인들 (14)내에 형성된다. 그러므로 상기 스크라이브 라인들 (14)은 대표적으로 웨이퍼내의 설비들이기 때문에 상기 패드들 (18)과 루팅 와이어들 (16)은 디램 장치가 형성되는 상기 다이스 (12)내의 실면적을 차지하지 않는다.
도 2는 도 1의 웨이퍼 일부를 확대하여 보여주는 도면이다.
보여지는 바와 같이, 웨이퍼내의 모든 다이스 (12)들은 그룹별로 배치되며, 각 그룹은 하나의 스크라이브 라인 (14)에 형성되는 제 1 패드 (18') 및 제 2 패드 (18")에 대응된다. 상기 제 1 패드 (18')는 외부에서 발생된 번-인 인에이블 신호 (BIEN)를 이 그룹의 각 다이스 (12)와 연결하는데 이용되고, 반면에 제 2 패드 (18")는 외부에서 발생된 DC 바이어스 전압 (VCCEXT)을 이 그룹의 각 다이스 (12)와 연결하는데 이용된다. 또, 각 다이스 (12)는 번-인 인에이블 신호 (BIEN)를 받아들이는 상기 제 1 패드 (18')가 배선된 번-인 테스트 회로 (20)가 형성된다.
종래 번-인 동작에 있어서, 상기 다이스 (12)는 그것들이 번-인 동작에 적합한지 그리고 그것들이 DC 바이어스 전압 (VCCEXT)에 적합하게 연결되는지의 검사가 이루어진다. 만일 어떤 다이가 번-인 동작에 부적합한 것으로 발견되면, 퓨즈 (미도시됨)는 그룹내의 다른 다이들과 독립적으로 사용되어 번-인 신호들이 그곳으로 인가되지 않는다.
각 그룹내의 다이스 (12) 상에서 번-인 동작 수행을 위해, 번-인 인에이블 신호 (BIEN)가 고전압 로직 상태 (high voltage logic state)로 고정되고 그 다음에 상기 제 1 패드 (18')를 통해 각 다이스 (12)의 테스트 회로 (20)로 전달되고 계속해서, DC 바이어스 전압 (VCCEXT)이 발생되어 각 다이스 (12)의 제 2 패드 (18")를 통해 전달된다. 각 다이스 (12)의 상기 번-인 테스트 회로 (20)는 상기 번-인 인에이블 신호 (BIEN)에 응답하여 (도 2에서 하나), 디램 장치의 주변 회로와 메모리 셀들에서 동시에 번-인 동작을 수행한다. 상기 테스트 회로 (20)의 내부 구조 및 기능은 다음에 상세하게 설명한다 .
도 3은 테스트 회로 (20)의 내부 구조를 상세하게 보여준다. 도면에 보여지는 바와 같이, 테스트 회로 (20)는 링 오실레이터 (ring oscillator)(32), 버퍼 (buffer)(34) 그리고 복수개의 어드레스 버퍼들 (address buffers)(36)을 포함한다. 번-인 인에이블 신호 (BIEN)는 링 오실레이터 (32)를 트리거 (trigger)하여 고주파에서 주기 펄스 열 (periodic pulse train) (이하, 이를 번-인 발진 신호를 명명하고, BIOS라 표현한다.)을 발생하도록 하고, 그다음에 상기 주기 펄스 열은 상기 버퍼 (34)를 통해 어드레스 버퍼들 (36)로 각각 전달된다.
도 4는 상기 번-인 인에이블 신호 (BIEN)와 상기 번-인 발진 신호 (BIOS)와의 타이밍 관계를 보여준다. 도면에 보여지는 바와 같이, 번-인 인에이블 신호 (BIEN)가 고전압 로직 상태 (high voltage logic state)인 동안, 상기 링 오실레이터 (32)는 번-인 발진 신호 (BIOS)로서 제공하는 주기 펄스 열을 지속적으로 발생한다.
상기 링 오실레이터 (32)로부터의 번-인 발진 신호 (BIOS)는 각 다이에서 디램 장치 주변 회로에 각 어드레스(또는 디코더)상의 번-인 동작을 위해 이용된다. 도 3에 보여지는 바와 같이, 번-인 발진 신호 (BIOS)는 버퍼 (34)를 통해 각 어드레스 버퍼 (36)로 전달되고, 그 다음에 어드레스 버퍼들 (36)들에 대응되는 어드레스들 각각의 번-인 동작 수행을 위해 이용된다. 예를 들어, 이들 어드레스 버퍼들 (36)은 복수개의 칼럼 어드레스들 (CA)을 출력한다. 또, 상기 링 오실레이터 (32)는 각 다이의 디램 장치의 로우 및 칼럼 어드레스들의 제어를 위한 복수 개의 제어 신호들 (Ctl)을 출력한다.
도 5는 각 다이의 메모리 셀들을 제외한 다른 디램 장치의 주변 회로의 번-인 동작을 위해 이용되는 복수개의 펄스 열들을 발생하는 테스트 회로에 이용되는 직렬 연결되는 토글 회로의 회로도이다. 토글 회로들의 수는 디램 장치의 비트수와 무관하다. 도면에 보여지는 바와 같이, 상기 직렬 연결된 회로는 제 1 토글 회로 (52). 제 2 토글 회로 (54) 그리고 제 3 토글 회로 (56)를 포함한다. 상기 번-인 발진 신호 (BIOS)는 상기 제 1 토글 회로의 입력이다.
도 6을 참조하면, 상기 제 1 토글 회로 (52)는 상기 번-인 발진 신호 (BIOS)에 응답하여 주기 펄스 열인 제 1 트리거 신호 (T1)를 발생한다. 그 후, 상기 제 1 트리거 신호 (T1)는 상기 제 2 토글 회로 (54)로 전달된다. 상기 제 2 토글 회로 (54)는 T1에 응답하여 상기 T1의 두배의 주기를 갖는 주기 펄스 열인 제 2 트리거 신호 (T2)를 발생한다. 그 후, 상기 제 2 트리거 신호 (T2)는 상기 제 3 토글 회로 (56)로 전달된다. 상기 제 3 토글 회로 (56)는 T2에 응답하여 T2의 두배의 주기를 갖는 주기 펄스 열인 제 3 트리거 신호 (T3)를 발생한다.
3비트 디램 장치를 예를 들어보면(이는 본 발명의 원리를 설명하기 위해 이용되는 것 뿐이며, 실제 디램은 8비트 또는 16비트이다), 전체 어드레스가 8개이기 때문에, 번-인 동작은 T1의 제 1 구간 (P1)동안 제 1 어드레스 [111]에서 수행되고, T1의 제 2 구간 (P2)동안 제 2 어드레스 [011]에서 수행되고, T1의 제 3 구간 (P3)동안 제 3 어드레스 [101]에서 수행되고, T1의 제 4 구간 (P4)동안 제 4 어드레스 [001]에서 수행되고, T1의 제 5 구간 (P5)동안 제 5 어드레스 [110]에서 수행되고, T1의 제 6 구간 (P6)동안 제 6 어드레스 [010]에서 수행되고, T1의 제 7 구간 (P7)동안 제 7 어드레스 [100]에서 수행되고, T1의 제 8 구간 (P8)동안 제 8 어드레스 [000]에서 수행된다. 이러한 방법에 의해, 디램 장치의 모든 어드레스들이 테스트된다.
도 3을 참조하면, 번-인 신호 (BIEN)는 디램 장치의 구성 요소들인 칼럼 감지 증폭기 (38)와 로우 디코더 (40)로 전달된다. 상기 번-인 인에이블 신호 (BIEN)에 응답하여 상기 칼럼 감지 증폭기 (38)는 활성화되고, 반면에 상기 로우 디코더 (40)는 비활성화된다. 게다가, 모든 워드라인들은 활성화되고 모든 칼럼 어드레스들 (CA)은 비활성화되며 그리고 상기 모든 로우 어드레스들 (RA)은 활성화된다(고전압 로직 상태로 놓여진다). 셀 어레이 (42)에서 메모리 셀들의 번-인 동작 수행을 위해, 상기 번-인 인에이블 신호 (BIEN)는 고전압 상태 (논리 1)로 상승되고, 상기 메모리 셀들의 내부 바이어스 전압은 바이패스되고 그후 외부에서 인가된 DC 바이어스 전압 (VCCEXT) 레벨까지 상승되며, 상기 DC 바이어스 전압 (VCCEXT)는 또한 워드라인들 바이어스를 위해서도 이용된다.
통상적인 번-인 방법에 있어서, 각 워드 라인은 각 구간동안 활성화되고 각 워드라인의 완전한 번-인 동작에 필요한 시간은 약 1㎲이다. 그러나 실제로 각 로우 어드레스 선택 (RAS)의 활성화 지속은 약 70% 뿐이며, 그 결과 각 워드라인의 활성화 구간은 약 0.7㎲정도이다. 그러므로 종래 번-인 동작이 1M×16 디램에 이용될 경우, 완전한 번-인 동작 수행을 위해 전체 약 48시간이 필요하다. 본 발명은 모든 워드라인들을 동시에 함께 활성화시킨다. 디램은 총 1,024개의 워드라인들을 갖기 때문에, 완전한 번-인 동작을 위해 약 (48×60/1024)×0.7=2분(min)이 필요하다. 게다가, 종래에 의하면, 번-인 동작은 각 다이가 웨이퍼와 IC 패키지의 실면적과 떨어져 절단된 후에 수행되며, 그에 따라 결점들이 번-인 동작 동안 발견될 때, 전체 IC 패키지는 버려지게 된다. 그러나, 본 발명에 의하면, 결함들이 번-인 동작 발견될 때 IC 칩의 내부 회로의 리페어가 가능하다.
결론적으로, 본 발명은 종래에 비해 3가지의 이점들이 더 있다. 본 발명은 첫째, 메모리 셀들과 디램 장치의 주변 회로에서 번-인 동작이 동시에 수행되기 때문에 전체 번-인 동작 시간이 현격하게 줄어든다. 둘째, 본 발명은 결함들이 번-인 동작동안 발견되는 경우에 있어서 디램 장치의 IC 칩의 리페어를 가능하게 하고, 디램의 제조 비용도 절감시킨다. 셋째, 종래 테스트 패드들이 웨이퍼 상의 다양한 IC칩들 사이에 스크라이브 라인들 (14)에 형성되는 것에 비해 본 발명에서는 웨이퍼상의 상기 테스트 패드들을 제거하므로써 IC 칩 면적이 줄어든다.
예시적인 바람직한 실시예들을 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는다는 것이 잘 이해될 것이다. 오히려 본 발명의 범위에는 다양한 변형예들, 그 유사한 구성들 및 변형들이 모두 포함될 수 있도록 하려는 것이다. 따라서, 청구 범위는 그러한 변형 예들, 유사한 구성들 및 다양한 변형들을 포함하는 것으로 폭넓게 해석되어야 한다.
본 발명에 따르면, 메모리 셀들과 디램 장치 주변 회로에서의 동시 번-인 동작으로 인해 전체 번-인 동작 시간이 현격히 줄어들게 된다. 또한 본 발명은 파괴들이 번-인 동작동안 발견되는 경우에 있어서 디램 장치의 리페어가 가능하며, 디램 제조 비용의 절감의 효과도 있다. 더나아가 본 발명은 종래 테스트 패드들이 웨이퍼상의 다양한 IC칩들 사이에 스크라이브 라인에 형성되는 것 대신에 IC 칩에 테스트 패드들을 제거하므로써 IC 칩 사이즈가 줄어들게 된다.

Claims (11)

  1. 메모리 장치들이 각각 형성되고 스크라이브 라인들에 의해 분리되는 복수개의 다이스들이 형성되는 웨이퍼상에 제공되어, 상기 웨이터상의 각 메모리 장치에 번-인 동작을 위해 사용되는 번-인 회로에 있어서,
    각 메모리 장치에 포함되는 테스트 회로와;
    상기 스크라이브 라인들중 하나에 형성되고, 각 메모리 장치내에 상기 테스트 회로를 위해 외부에서 발생되는 인에이블 신호에 연결되는 제 1 패드와;
    상기 스크라이브 라인들중 하나에 형성되고, 각 메모리 장치를 위해 외부에서 발생되는 DC바이어스 전압에 연결되는 제 2 패드를 포함하되,
    상기 테스트 회로는 상기 번-인 인에이블 신호에 응답하여 메모리 장치에 관계된 번-인 동작을 수행하는 번-인 회로.
  2. 제 1 항에 있어서,
    상기 테스트 회로는,
    상기 번-인 인에이블 신호에 응답하여 번-인 오실레이팅 신호를 발생하는 오실레이터 수단 및;
    상기 메모리 셀들을 제외한 상기 메모리 장치의 주변 회로 상에 번-인 동작을 위해 이용되는 복수 개의 펄스 열들을 발생하는 직렬로 연결되는 토글 회로들을 포함하는 번-인 회로.
  3. 제 2 항에 있어서,
    상기 번-인 발진 신호 발생 수단은 링 오실레이터인 번-인 회로.
  4. 제 2 항에 있어서,
    상기 번-인 인에이블 신호는 칼럼 감지 증폭기 및 로우 디코더로 전달되어 상기 칼럼 센스 엠프를 활성화시키고 상기 로우 디코더를 비활성화시키며, 더 나아가 모든 워드라인들 및 어드레스들을 활성화시키고 모든 칼럼 어드레스들을 비활성화시켜 상기 메모리 장치의 메모리 셀들에서 번-인 동작을 하는 번-인 회로.
  5. 제 2 항에 있어서,
    상기 하나의 토글 회로로부터의 출력 주기 펄스 열은 전단으로부터의 출력 주기 펄스 열에 두배의 주기를 갖는 번-인 회로.
  6. 제 1 항에 있어서,
    상기 번-인 동작 동안, 상기 메모리 셀들의 내부 바이어스는 외부에서 발생되는 DC 바이어스 전압과 동일 레벨까지 상승하는 번-인 회로.
  7. 복수개의 다이스들(반도체 장치들이 각각 형성되고 복수개의 스크라이브들로 분리되며, 번인 테스트 회로와 복수개의 어드레스들로 형성되고 워드라인에 연결)이 형성된 반도체 웨이퍼상에 번-인 수행을 위한 동작에 있어서,
    제 1 및 제 2 패드들을 상기 스크라이브 라인들 중 하나에 형성하는 단계와;
    상기 제 1 패드를 각 다이의 상기 테스트 회로에 연결하는 단계와;
    상기 제 2 패드를 각 다이의 상기 바이어스 입력 끝에 연결하는 단계와;
    외부에서 DC 전압을 발생하고, 상기 외부에서 발생된 DC 전압을 상기 제 2 패스를 통해 상기 각 다이스의 입력 끝으로 전달하는 단계와;
    외부에서 번-인 인에이블 신호를 발생하고, 상기 외부에서 발생된 번-인 인에이블 신호를 제 1 패드를 통해 상기 각 다이스의 테스트 회로로 전달하되, 상기 번-인 인에이블 신호는 번-인 발진 신호를 발생하기 위한 테스트 회로에 기인되며;
    상기 번-인 발진 신호를 메모리 셀들과 다른 메모리 장치 주변 회로의 번-인 동작을 위해 사용되는 복수 개의 펄스 열들로 변환하는 단계와; 그리고
    상기 번-인 인에이블 신호를 칼럼 감지 증폭기 및 로우 디코더로 전달하여 상기 칼럼 센스 엠프를 활성화 시키고 상기 로우 디코더를 비활성화시키며, 더불어 모든 워드라인들 및 로우 어드레스들을 활성화시키고 모든 칼럼 어드레스들을 비활성화시켜 상기 메모리 장치의 메모리 셀들의 번-인을 수행하는 단계를 포함하는 번-인 동작 방법.
  8. 제 7 항에 있어서,
    상기 테스트 회로는, 상기 번-인 인에이블 신호에 응답하여 상기 번-인 발진 신호를 발생하는 링 오실레이터를 포함하는 번-인 동작 방법.
  9. 제 7 항에 있어서,
    상기 직렬로 연결되는 토글 회로들은, 상기 메모리 장치의 주변 회로의 번-인 수행을 위해 사용되는 복수 개의 펄스 열들을 발생하기 위해 이용되는 번-인 동작 방법.
  10. 제 9 항에 있어서,
    상기 하나의 토글 회로로부터의 출력 주기 펄스 열은 전단으로부터의 출력 주기 펄스 열의 두배의 주기를 갖는 번-인 동작 방법.
  11. 제 7 항에 있어서,
    상기 번-인 동작 동안, 상기 메모리 셀들의 내부 바이어스는 외부적으로 발생되는 DC 바이어스 전압 레벨과 동일하게 상승되는 번-인 동작 방법.
KR1019980030583A 1998-07-29 1998-07-29 메모리 장치들의 웨이퍼상에서 번-인을 수행하기 위한 회로 및방법 KR20000009911A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980030583A KR20000009911A (ko) 1998-07-29 1998-07-29 메모리 장치들의 웨이퍼상에서 번-인을 수행하기 위한 회로 및방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980030583A KR20000009911A (ko) 1998-07-29 1998-07-29 메모리 장치들의 웨이퍼상에서 번-인을 수행하기 위한 회로 및방법

Publications (1)

Publication Number Publication Date
KR20000009911A true KR20000009911A (ko) 2000-02-15

Family

ID=19545581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980030583A KR20000009911A (ko) 1998-07-29 1998-07-29 메모리 장치들의 웨이퍼상에서 번-인을 수행하기 위한 회로 및방법

Country Status (1)

Country Link
KR (1) KR20000009911A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395880B1 (ko) * 2001-09-11 2003-08-25 삼성전자주식회사 테스트 소자 그룹 구조
KR100454118B1 (ko) * 2001-10-23 2004-10-26 삼성전자주식회사 반도체 메모리 장치 및 그것의 테스트 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395880B1 (ko) * 2001-09-11 2003-08-25 삼성전자주식회사 테스트 소자 그룹 구조
KR100454118B1 (ko) * 2001-10-23 2004-10-26 삼성전자주식회사 반도체 메모리 장치 및 그것의 테스트 방법

Similar Documents

Publication Publication Date Title
JP3645296B2 (ja) 半導体メモリ装置のバーンイン制御回路とそれを利用したバーンインテスト方法
JPH0334555A (ja) 半導体メモリ装置及びそのバーンイン方法
JP3808570B2 (ja) 半導体装置
US5995428A (en) Circuit for burn-in operation on a wafer of memory devices
JPH08147995A (ja) 半導体記憶装置
KR950001293B1 (ko) 반도체 메모리칩의 병렬테스트 회로
US20070007985A1 (en) Semiconductor integrated circuit device
JPH10199944A (ja) 半導体メモリのウエハバーンインテスト回路
US9618575B2 (en) Semiconductor device having plural data input/output terminals configured for write test and read test operations
US7076699B1 (en) Method for testing semiconductor devices having built-in self repair (BISR) memory
EP0456255B1 (en) Dynamic memory device and method for screening the same
JP2002373499A (ja) 半導体メモリ及びこのバーンイン方法
JP3786826B2 (ja) 交流ストレスのバーンインテスト可能な集積回路及びこれを用いたテスト方法
US6661719B1 (en) Wafer level burn-in for memory integrated circuit
KR20000009911A (ko) 메모리 장치들의 웨이퍼상에서 번-인을 수행하기 위한 회로 및방법
US6352868B1 (en) Method and apparatus for wafer level burn-in
JP2003257199A (ja) 半導体記憶装置
US6507801B1 (en) Semiconductor device testing system
US8531200B2 (en) Semiconductor device for performing test operation and method thereof
JP3198546B2 (ja) 冗長用メモリセルを有する半導体装置
US20020097611A1 (en) Semiconductor memory device which can be simultaneously tested even when the number of semiconductor memory devices is large and semiconductor wafer on which the semiconductor memory devices are formed
US6388460B1 (en) Alternate timing wafer burn-in method
JPH02235356A (ja) 半導体装置
JP2006201005A (ja) 半導体装置とそのテスト装置及びテスト方法。
CN1095198C (zh) 具有晶片预行预烧的半导体元件与方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application