KR20000004558A - 다수의 단차영역이 구비된 분석웨이퍼 제조방법 - Google Patents

다수의 단차영역이 구비된 분석웨이퍼 제조방법 Download PDF

Info

Publication number
KR20000004558A
KR20000004558A KR1019980026002A KR19980026002A KR20000004558A KR 20000004558 A KR20000004558 A KR 20000004558A KR 1019980026002 A KR1019980026002 A KR 1019980026002A KR 19980026002 A KR19980026002 A KR 19980026002A KR 20000004558 A KR20000004558 A KR 20000004558A
Authority
KR
South Korea
Prior art keywords
analysis
analysis wafer
wafer
stepped regions
manufacturing
Prior art date
Application number
KR1019980026002A
Other languages
English (en)
Inventor
이병범
김정욱
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980026002A priority Critical patent/KR20000004558A/ko
Publication of KR20000004558A publication Critical patent/KR20000004558A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 기판 상에 다수의 단차영역이 구비되는 다수의 단차영역이 구비된 분석웨이퍼 제조방법에 관한 것이다.
본 발명은, 다수의 단차영역이 구비된 분석웨이퍼 제조방법에 있어서, 일정량의 식각액이 저장된 저장조 내부에 특정막이 형성된 반도체 기판의 일측 단부에서 타측 단부까지 소정시간 정체하며, 소정거리 반복적으로 투입함으로서 상기 특정막을 습식식각하여 다수의 단차영역이 구비된 분석웨이퍼를 제작하는 것을 특징으로 한다.
따라서, 한 장의 분석웨이퍼 상에 다수의 단차영역을 형성하여 계측설비를 분석함으로서 막질의 두께차이에 따른 다수의 분석웨이퍼를 제작하는 과정에 발생되는 로스타임 및 비용을 줄일 수 있고, 분석웨이퍼의 관리에 따른 제반 문제점을 해결할 수 있는 효과가 있다.

Description

다수의 단차영역이 구비된 분석웨이퍼 제조방법
본 발명은 다수의 단차영역이 구비된 분석웨이퍼 제조방법에 관한 것으로서, 보다 상세하게는 반도체 기판 상에 다수의 단차영역이 구비되는 다수의 단차영역이 구비된 분석웨이퍼 제조방법에 관한 것이다.
통상, 반도체장치는 웨이퍼 상에 일련의 반도체장치 제조공정이 수행됨으로 완성되며, 상기 반도체장치 제조공정 사이 사이에는 분석공정을 진행함으로서 선행된 반도체장치 제조공정의 정상유무를 분석하고 있다. 상기 분석공정은 게측설비를 사용하여 웨이퍼 상에 형성된 특정막의 두께, 임계치수(Critical Dimension) 등을 측정함으로서 이루어진다.
그리고, 상기 분석공정을 진행하기에 앞서서 상기 게측설비의 정상유무를 분석함으로서 게측설비의 이상에 따른 분석결과의 신뢰성이 떨어지는 것을 방지하고 있다. 상기 계측설비의 분석은 폴리실리콘막, 산화막 등의 막질의 종류에 따라서 각 분석웨이퍼를 제작하고, 상기 막질의 두께에 따라 분석웨이퍼를 제작한다.
따라서, 상기 막질의 종류 및 두께에 따라 다수의 분석웨이퍼를 제작하여야하므로 분석웨이퍼의 제작, 분석웨이퍼의 관리 등이 어려운 문제점이 있었다.
본 발명의 목적은, 막질의 두께에 따라 다수의 분석웨이퍼를 제작하는 데 소요되는 시간, 비용을 절약할 수 있고, 다수의 분석웨이퍼의 관리에 따른 제반 문제점을 해결할 수 있는 반도체장치 제조용 분석웨이퍼를 제공하는 데 있다.
도1은 본 발명에 따른 다수의 단차영역이 구비된 분석웨이퍼 제조방법의 일 실시예를 설명하기 위한 단면도이다.
도2는 본 발명에 따른 다수의 단차영역이 구비된 분석웨이퍼 제조방법의 일 실시예를 설명하기 위한 웨이퍼의 평면도이다.
도3은 본 발명에 따른 다수의 단차영역이 구비된 분석웨이퍼 제조방법의 일 실시예에 따른 분석웨이퍼의 평면도이다.
※도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 12 : 특정막
14 : 저장조
상기 목적을 달성하기 위한 본 발명에 따른 다수의 단차영역이 구비된 분석웨이퍼 제조방법은, 다수의 단차영역이 구비된 분석웨이퍼 제조방법에 있어서, 일정량의 식각액이 저장된 저장조 내부에 특정막이 형성된 반도체 기판의 일측 단부에서 타측 단부까지 소정시간 정체하며, 소정거리 반복적으로 투입함으로서 상기 특정막을 습식식각하여 다수의 단차영역이 형성된 분석웨이퍼를 형성하는 것을 특징으로 한다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명에 따른 다수의 단차영역이 구비된 분석웨이퍼 제조방법은, 도1에 도시된 바와 같이 일정량의 식각액이 저장된 저장조(14) 내부에 산화막, 폴리실리콘막 등의 특정막(12)이 형성된 반도체 기판(10)의 일측 단부에서 타측 단부까지 소정시간 정체하며, 소정거리 반복적으로 투입함으로서 상기 특정막(12)을 습식식각함으로서 다수의 단차영역이 형성된 분석웨이퍼를 형성하는 것에 특징이 있다.
상기 다수의 단차영역이 형성된 분석웨이퍼를 형성한 후, 상기 분석웨이퍼 상에 존재하는 불순물을 제거하는 세정공정을 진행할 수 있다.
본 발명에 따른 다수의 단차영역이 구비된 분석웨이퍼 제조방법에 있어서의 상기 반도체 기판(10)이 저장조(14) 내부에 정체되는 정체시간을 도2 및 도3을 참조하여 설명한다.
도2 및 도3을 참조하면, 특정막(12)이 형성된 반도체 기판(10)의 상기 특정막(12)의 전체두께(d0)가 d1,d2,d3…… dn-2, dn-1, dn으로 분할형성되어 있다고 가정하면,
총식각시간(T) = d0- dn /(식각율(Å/분) = (d0- d1) + (d1- d2) …… (dn-1- dn) / 식각율(Å/분)
으로 나타낼 수 있다.
따라서, 각 정체시간은 t1= (d0- d1)/ 식각율(Å/분), t2= (d1- d2)/ 식각율(Å/분) ……tn = (dn-1- dn)/ 식각율(Å/분) 으로 나타낼 수 있다.
따라서, 본 발명에 의하면 한 장의 분석웨이퍼 상에 다수의 단차영역을 형성하여 계측설비를 분석함으로서 종래와 같이 막질의 두께차이에 따른 다수의 분석웨이퍼를 제작하는 과정에 발생되는 로스타임 및 비용을 줄일 수 있고, 종래의 다수의 분석웨이퍼의 관리에 따른 제반 문제점을 해결할 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (2)

  1. 다수의 단차영역이 구비된 분석웨이퍼 제조방법에 있어서,
    일정량의 식각액이 저장된 저장조 내부에 특정막이 형성된 반도체 기판의 일측 단부에서 타측 단부까지 소정시간 정체하며, 소정거리 반복적으로 투입함으로서 상기 특정막을 습식식각하여 다수의 단차영역이 구비된 분석웨이퍼를 제작하는 것을 특징으로 하는 다수의 단차영역이 구비된 분석웨이퍼 제조방법.
  2. 제 1 항에 있어서,
    상기 다수의 단차영역이 구비된 분석웨이퍼를 제작한 후, 세정공정을 진행하는 것을 특징으로 하는 상기 다수의 단차영역이 구비된 분석웨이퍼 제조방법.
KR1019980026002A 1998-06-30 1998-06-30 다수의 단차영역이 구비된 분석웨이퍼 제조방법 KR20000004558A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980026002A KR20000004558A (ko) 1998-06-30 1998-06-30 다수의 단차영역이 구비된 분석웨이퍼 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980026002A KR20000004558A (ko) 1998-06-30 1998-06-30 다수의 단차영역이 구비된 분석웨이퍼 제조방법

Publications (1)

Publication Number Publication Date
KR20000004558A true KR20000004558A (ko) 2000-01-25

Family

ID=19542383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980026002A KR20000004558A (ko) 1998-06-30 1998-06-30 다수의 단차영역이 구비된 분석웨이퍼 제조방법

Country Status (1)

Country Link
KR (1) KR20000004558A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115360115A (zh) * 2022-10-19 2022-11-18 西安奕斯伟材料科技有限公司 一种测量晶圆表面损伤层深度的方法及系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115360115A (zh) * 2022-10-19 2022-11-18 西安奕斯伟材料科技有限公司 一种测量晶圆表面损伤层深度的方法及系统

Similar Documents

Publication Publication Date Title
KR101089259B1 (ko) 액정 표시 장치의 어레이 기판의 제조방법
US20030100134A1 (en) Test pattern for measuring contact resistance and method of manufacturing the same
KR20000004558A (ko) 다수의 단차영역이 구비된 분석웨이퍼 제조방법
CN113257662B (zh) 一种半导体器件及其制作方法
US6030903A (en) Non-destructive method for gauging undercut in a hidden layer
EP0809281A2 (en) Improvements in or relating to semiconductor devices
US10347487B2 (en) Cell contact
KR20010083687A (ko) 액정표시장치용 어레이기판 제조방법
KR100522283B1 (ko) 개선된실리카얼룩테스트구조물과그제조방법
KR100218158B1 (ko) 반도체 장치의 제조방법
KR20040093551A (ko) 반도체소자의 결함조사방법
KR100451489B1 (ko) 반도체소자의테스트패턴및그의형성방법
KR0148326B1 (ko) 반도체 소자의 제조방법
KR100260243B1 (ko) 압력센서 및 그 제조방법
JP2006261706A (ja) 半導体装置
KR100299516B1 (ko) 반도체 소자의 오버레이 측정 패턴 형성방법
JPH11340193A (ja) 限界寸法制御装置のモニタパターン及びその使用方法
KR100293828B1 (ko) 반도체 소자의 패턴 손상 검출방법
KR100293268B1 (ko) 압력센서 및 그 제조방법
KR20000014109A (ko) 반도체소자의 식각방법
KR20030001006A (ko) 다중 두께의 박막을 갖는 웨이퍼
KR19980055959A (ko) 반도체 소자의 캐패시터 제조 방법
KR20030055795A (ko) 반도체 소자의 제조방법
KR20010003468A (ko) 반도체 소자의 오버레이 측정패턴 형성방법
KR20010056784A (ko) 반도체 소자의 오버레이 측정패턴 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination