KR20000004395A - 확산 방지층 형성 방법 - Google Patents
확산 방지층 형성 방법 Download PDFInfo
- Publication number
- KR20000004395A KR20000004395A KR1019980025827A KR19980025827A KR20000004395A KR 20000004395 A KR20000004395 A KR 20000004395A KR 1019980025827 A KR1019980025827 A KR 1019980025827A KR 19980025827 A KR19980025827 A KR 19980025827A KR 20000004395 A KR20000004395 A KR 20000004395A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- thickness
- tisi
- back bias
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
백바이어스를 인가하지 않은 상태에서 전체 Ti층의 반에 해당하는 부분을 증착하고 연이어 백바이어스가 인가된 상태에서 나머지 반의 Ti층을 증착함으로써, 콘택홀에 형성되는 Ti층의 단차 피복 특성을 향상시킴과 동시에, 이후의 열처리에 의해 변환된 TiSi2층의 콘택 저항을 감소시킨다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 확산 방지층으로 사용되는 Ti층과 실리콘 기판과의 콘택 저항을 감소시키며, 확산 방지층의 단차 피복 특성을 향상시키는 방법에 관한 것이다.
집적회로 소자의 금속 배선시 금속 배선으로 알루미늄이나 텅스텐을 사용하는 경우, 기판 상에 형성된 콘택홀에 Ti/TiN으로 구성된 확산 방지층이 형성된다. 이후 열처리에 의해 기판의 실리콘 성분과 Ti가 반응하여 TiSi2를 형성하여 콘택 저항을 낮춘다.
Ti층을 형성하는 방법 중의 하나가 IMP(Ionized Metal Pasma)이다. IPM를 사용하여 Ti를 증착할 때 백바이어스를 인가하거나 인가하지 않는다. 도 1a 내지 도 1c를 참조하여 백바이스를 인가하여 Ti층을 증착하는 방법을 살펴본다. 도 1A에서. 실리콘 기판(11)에 소정의 콘택홀를 가지는 절연층(12)을 형성한다. 여기서, 절연층(12)의 상부에 형성된 Ti층(13a) 및 콘택홀 바닥에 형성된 Ti층(13c)의 피복 특성은 좋으나, 콘택홀의 측벽과 상부 모서리에 형성된 Ti층(13b)의 단차 피복 특성은 나쁘다. 이후 Ti층을 RTP(Rapid Thermal Annealing)공정을 실시하면, Ti성분과 실리콘 성분이 반응하여 Ti층(13c)은 TiSi2(14c)로 변경된다. 도 1b의 TiSi2(14c)는 C49상태이다. 도 1c에 의하면, RTP열처리에 의해 C49상의 TiSi2(14c)는 C54상의 TiSi2(15c)로 변경된다. 그런데 C54상의 TiSi2(15c)는 C49상의 TiSi2(14c)보다 콘택 저항이 낮다. 따라서 백바이어스를 인가하지 않고 Ti를 형성하는 경우에는 750℃에서도 C54상의 TiSi2가 형성되어 콘택저항이 감소하나, 전술한 바와 같이 Ti층의 단차 피복 특성이 좋지 않다. 특히 콘택홀의 상단 에지에서는 Ti의 단차 피복 특성이 취약하여 후속 공정인 W증착시, WF6가스 유입으로 Ti 또는 Si와 WF6가스의 반응에 의해, 오염물질이 생겨, 반도체 소자의 특성이 불량해지는 문제가 있다.
반면, 백바이어스를 인가하고 Ti를 증착하는 경우를 도 2a 및 도 2b를 참고로 살표본다. 실리콘 기판(21) 상면에 소정의 콘택홀을 가지는 절연층(22)을 형성한다. 다음, Ti층을 증착한다. 그런데 도시된 바와 같이, 절연층 상면에 형성된 TiN층(23a), 콘택홀 바닥에 형성된 TiN층(23c)의 단차 피복 특성이 양호하다. 다음, 750℃에서 RTP 처리를 하면, 기판과 접촉하는 Ti층(23c)은 도 2b에 도시된 바와 같이 C49상의 TiSi2(24c)가 형성된다. 따라서, 백바이어스를 인가하는 경우에는 콘택 저항은 백바이스어스를 인가하는 경우에 비해 상대적으로 증가하는 단점을 가지나, 콘택홀의 단차 피복 특성은 좋아지는 장점을 가진다.
본 발명은 각 방법의 문제점을 해결하여, 단차 피복 특성이 양호하면서 콘택 저항이 감소된 확산 방지층을 형성하는 방법을 제공하는 것을 목적으로 한다.
본 발명의 목적을 달성하기 위해, 실리콘 기판 상면에 콘택홀을 구비한 절연층을 형성한다. 결과물 전면에 Ti를 제 1 두께로 증착한다. 이때 백바이어스는 인가되지 않는다. 다음, 연속하여 제 1 두께의 Ti층 상면에 제 2 두께의 Ti층을 형성한다. 제 2 두께의 Ti층 형성시 백 바이어스는 인가된다. Ti층의 전체 두께는 제 1 두께와 제 2 두께의 합이며, 제 1 및 제 2 두께는 전체 두께의 약 50%에 해당한다. 다음, RTP 처리를 실시하여 상기 콘택홀과 접하는 Ti층을 TiSi2층으로 변화시킨다. 여기서 제 1 두께의 Ti층은 C54의 TiSi2로 변화되고, 제 2 두께의 Ti층은 C49의 TiSi2로 변환된다. 구체적으로 제 1 두께 및 제 2 두께는 약 50 내지 1000Å이며, 백바이어스의 파워는 50 내지 600W이다. 한편, Ti의 이온화율을 높일 목적으로 바이어스가 인가되는 경우의 압력은 바이어스가 인가되지 않는 경우의 압력인 15 내지 35mT보다 2mT이상 높다. 또한, 고주파 파워를 사용하는 경우에는 바이어스가 인가되지 않았을 때 사용되는 2 내지 3kW보다 0.25kw이상 높다.
콘택홀에 형성되는 Ti층의 단차 피복 특성이 향상되고, 기판과 접촉하는 부분의 TiSi2층이 C54 TiSi2이므로, 기판과 확산 방지층간의 콘택 저항이 낮다.
도 1a 내지 도 1c는 종래 기술에 따른 확산 방지층 형성 방법을 나타내는 도면
도 2a 및 도 2b는 종래 기술에 따른 확산 방지층 형성 방법을 나타내는 도면
도 3a 내지 도 3c는 본 발명에 따른 확산 방지층 형성 방법을 나타내는 도면
이하 본 발명을 상세히 설명한다.
도 3a에서, 실리콘 기판(31)이 준비된다. 실리콘 기판(31) 상면에는 콘택홀을 구비한 절연층(32)이 형성된다. 먼저 백 바이어스를 가하지 않고 절연층(32)이 형성된 결과물 전면에 제 1 Ti층(33a, 33b, 33c)을 형성한다. 콘택홀의 바닥에 형성된 Ti층(33c)과 콘택홀의 내측벽에 형성된 Ti층(33b)의 단차 피복 특성은 불량하다. 제 1 Ti층의 두께는 약 50 내지 1000Å이다. 이때의 압력은 약 15 내지 35mT이다.
다음, 도 3b에서, 백바이어스가 인가된 상태에서 제 1 Ti층 상면에 제 2 Ti층(43a, 43b, 43c)을 형성한다. 제 2 Ti층에 의해 콘택홀의 바닥 및 내측벽의 단차 피복 특성은 향상된다. 제 2 Ti층의 두께도 약 50내지 1000Å이다. 백바이어스 파워는 약 50 내지 600W이다. 압력은 제 1 Ti층 형성시의 압력보다 약 2mT 높게 하여, Ti증착시 Ti의 이온화율을 높인다. 한편, 고주파 파워는 바이어스가 인가되지 않았을 경우의 2 내지 3kW에 비해 약 0.25kW이상 높게 인가한다.
도 3c에서, 750℃이상에서 RTP 처리하면, 콘택홀의 바닥에 형성된 제 1 Ti층(33c) 및 제 2 Ti층(43c)은 각각 C54 TiSi2(53c) 및 C49 TiSi2(63c)으로 변환된다.
그런데, 실리콘 기판(31)과 직접 접촉하는 것은 C54 TiSi2(53c)으로, 전술한 바와 같이, C54 TiSi2(53c)는 C49 TiSi2(63c)에 비패 콘택 저항이 낮기 때문에, 본 발명에 따라 제조된 확산 방지층의 콘택 저항은 바이어스를 인가하지 않은 경우와 같이 콘택 저항이 낮은 이점을 가진다.
또한, 콘택홀 바닥의 단차 피복 특성은 바이어스가 인가된 상태에서 제 2Ti층을 형성함으로써 향상된다.
본 발명에 의하면, 백바이어스가 인가되지 않고 Ti층을 형성할 경우의 이점인 접촉 저항의 감소와 백바이어스를 인가하고 Ti층을 형성할 경우의 이점인 콘택홀의 단차 피복 특성의 향상이 동시에 달성된다.
Claims (6)
- 실리콘 기판을 준비하는 단계,상기 실리콘 기판 상면에 콘택홀을 구비한 절연층을 형성하는 단계,백바이어스가 인가되지 않은 상태에서, 상기 절연층이 형성된 결과물 전면에 제 1 두께의 제 1 Ti층을 형성하는 단계,백바이어스가 인가된 상태에서, 상기 제 1 Ti층 상면에 제 2 두께의 제 2 Ti층을 형성하는 단계, 및상기 제 2 Ti층이 형성된 결과물을 열처리하는 단계를 구비하는 확산 방지층 형성 방법.
- 제 1 항에 있어서, 상기 제 1 두께는 상기 1 두께와 제 2 두께의 합의 약 50%에 해당하는 확산 방지층 형성 방법.
- 제 1 항에 있어서, 상기 열처리에 의해 상기 제 1 Ti층은 C54 TiSi2로 변화되고, 상기 제 2 Ti층은 C49의 TiSi2로 변환되는 확산 방지층 형성 방법.
- 제 2 항에 있어서, 상기 제 1 두께는 약 50 내지 1000Å인 확산 방지층 형성 방법.
- 제 1 항에 있어서, 백바이어스의 파워는 50 내지 600W인 확산 방지층 형성 방법.
- 제 1 항에 있어서, 상기 제 1 Ti층 형성시의 압력은 15 내지 35mT이고, 상기 제 2 Ti층 형성시의 압력은 상기 제 1 Ti층 형성시의 압력보다 약 2mT이상 높은 확산 방지층 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025827A KR100314273B1 (ko) | 1998-06-30 | 1998-06-30 | 확산방지층형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025827A KR100314273B1 (ko) | 1998-06-30 | 1998-06-30 | 확산방지층형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000004395A true KR20000004395A (ko) | 2000-01-25 |
| KR100314273B1 KR100314273B1 (ko) | 2002-09-04 |
Family
ID=19542215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025827A KR100314273B1 (ko) | 1998-06-30 | 1998-06-30 | 확산방지층형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100314273B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100772250B1 (ko) * | 2005-12-27 | 2007-11-01 | 동부일렉트로닉스 주식회사 | 반도체 다마신 공정에서의 금속배선 형성 방법 |
-
1998
- 1998-06-30 KR KR1019980025827A patent/KR100314273B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100772250B1 (ko) * | 2005-12-27 | 2007-11-01 | 동부일렉트로닉스 주식회사 | 반도체 다마신 공정에서의 금속배선 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100314273B1 (ko) | 2002-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100255516B1 (ko) | 반도체 장치의 금속배선 및 그 형성방법 | |
| KR910002452B1 (ko) | 반도체장치의 제조방법 | |
| US6858904B2 (en) | High aspect ratio contact structure with reduced silicon consumption | |
| KR20040017655A (ko) | 반도체 소자의 금속 콘택 형성 방법 | |
| KR100314273B1 (ko) | 확산방지층형성방법 | |
| KR100430687B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR0174878B1 (ko) | 확산 장벽층 형성방법 | |
| JPH06349774A (ja) | 埋込みプラグの形成方法 | |
| KR0161889B1 (ko) | 반도체장치의 배선 형성방법 | |
| KR100560289B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR0124489B1 (ko) | 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법 | |
| KR940008374B1 (ko) | 반도체 소자의 금속배선 방법 | |
| US6855630B1 (en) | Method for making contact with a doping region of a semiconductor component | |
| KR100451493B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100256238B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100564426B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100521051B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100196502B1 (ko) | 반도체 장치의 금속배선 형성 방법 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR100252843B1 (ko) | 반도체 소자의 확산방지막 및 그 형성방법 | |
| KR20000025452A (ko) | 반도체 소자의 제조방법 | |
| KR100341847B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR20000003918A (ko) | 반도체 장치의 금속 게이트 전극 형성방법 | |
| KR100891519B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR19990059072A (ko) | 반도체 소자의 장벽 금속층 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |