KR20000003890A - Thin film actuated mirror array and method for manufacturing thereof - Google Patents

Thin film actuated mirror array and method for manufacturing thereof Download PDF

Info

Publication number
KR20000003890A
KR20000003890A KR1019980025190A KR19980025190A KR20000003890A KR 20000003890 A KR20000003890 A KR 20000003890A KR 1019980025190 A KR1019980025190 A KR 1019980025190A KR 19980025190 A KR19980025190 A KR 19980025190A KR 20000003890 A KR20000003890 A KR 20000003890A
Authority
KR
South Korea
Prior art keywords
layer
upper electrode
actuator
electrode
forming
Prior art date
Application number
KR1019980025190A
Other languages
Korean (ko)
Other versions
KR100283532B1 (en
Inventor
박해석
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR1019980025190A priority Critical patent/KR100283532B1/en
Publication of KR20000003890A publication Critical patent/KR20000003890A/en
Application granted granted Critical
Publication of KR100283532B1 publication Critical patent/KR100283532B1/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)

Abstract

PURPOSE: A thin film actuated mirrors array in an optical projection system is provided to decreases a line defect in a pixel due to an occurrence of electrical shorts by further forming a common electrode line and connecting to the upper layer through a via contact. CONSTITUTION: The thin film actuated mirrors array comprising an active matrix (100) including a first metal layer (107), which a MOS transistor (105) is built-in and a drain pad (108) extending from a drain (104) of the transistor; a common electrode line (175) formed on the active matrix (100); an actuator (145) including i) a support layer (125) in which a side of the support layer becomes a first anchor (126) and a second anchors (127a and 127b) in which the drain pad (108) is formed on an under site out of the active matrix and facing to both sides thereof on a straight line, and the other side of the support layer formed vertically on the active matrix, ii) a lower layer (130) formed on the top of the support layer (125), iii) a deformable layer (135) formed on the lower layer (130), iv) an upper layer (140) formed on the deformable layer (130), and v) an upper electrode connections (160a and 160b) formed from the one side of the upper electrode (140) to the upper portion of the neighbor actuator across the anchors (127a and 127b); a via first contact (156) formed from the lower layer (135) to the drain pad (108) across the first anchor (126); a via second contact (180) formed from the upper electrode connections (160a and 160b) to the common electrode line (175a) across the second anchors (127a and 127b); and a mirror (200) formed onto the actuator (145).

Description

박막형 광로 조절 장치 및 그 제조 방법Thin film type optical path control device and its manufacturing method

본 발명은 AMA(Actuated Mirror Array)를 이용한 박막형 광로 조절 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 식각 방지층의 상부에 공통 전극선을 추가로 형성하여 상부 전극과 연결함으로써 화소의 선 결함(line defect)을 최소화할 수 있는 박막형 광로 조절 장치 및 그 제조 방법에 관한 것이다.The present invention relates to a thin film type optical path control apparatus using an Actuated Mirror Array (AMA) and a method of manufacturing the same. More particularly, a common electrode line is further formed on the etch stop layer to connect the upper electrode to the upper electrode. It relates to a thin-film optical path control device and a method of manufacturing the same that can minimize the defect).

광학 에너지(optical energy)를 스크린 상에 투영하기 위한 광로 조절 장치 또는 공간적 광 변조기(spatial light modulator)는 광통신, 화상 처리, 그리고 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 상기 광로 조절 장치 또는 공간적 광 변조기를 이용한 화상 처리 장치는 통상적으로 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct-view image display device)와 투사형 화상 표시 장치(projection-type image display device)로 구분된다.Optical path control devices or spatial light modulators for projecting optical energy onto a screen may be applied to various fields such as optical communication, image processing, and information display devices. The image processing apparatus using the optical path adjusting device or the spatial light modulator typically has a direct-view image display device and a projection-type image device according to a method of displaying optical energy on a screen. display device).

직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display : LCD), DMD(Deformable Mirror Device) 및 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기(transmissive spatial light modulator)로 분류될 수 있는데 반하여, DMD와 AMA는 반사 광 변조기(reflective spatial light modulator)로 분류될 수 있다.An example of a direct-view image display device is a CRT (Cathode Ray Tube). The CRT device is called a CRT, which has excellent image quality but increases in weight and volume as the screen is enlarged, leading to an increase in manufacturing cost. There is. Projection type image display apparatuses include a liquid crystal display (LCD), a deformable mirror device (DMD), and an AMA. Such projection image display devices can be further divided into two groups according to their optical characteristics. That is, devices such as LCDs can be classified as transmissive spatial light modulators, while DMD and AMA can be classified as reflective spatial light modulators.

LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1 내지 2% 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.Transmission optical modulators, such as LCDs, have a very simple optical structure, which makes them thinner, lighter in weight, and smaller in volume. However, due to the polarity of the light, the light efficiency is low, there is a problem inherent in the liquid crystal material, for example, there is a disadvantage that the response speed is slow and the inside is easy to overheat. In addition, the maximum light efficiency of existing transmission light modulators is limited to a range of 1-2%, requiring dark room conditions to provide acceptable display quality. Therefore, optical modulators such as DMD and AMA have been developed to solve the above problems.

DMD는 5％ 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트가 향상되어 밝고 선명한 화상을 얻을 수 있다.Although DMD shows a relatively good light efficiency of about 5%, the hinge structure employed in the DMD not only causes serious fatigue problems, but also requires a very complicated and expensive driving circuit. In the AMA, each of the mirrors installed therein reflects light incident from the light source at a predetermined angle, and the reflected light is projected on the screen through an aperture such as a slit or a pinhole. It is a device that can adjust the speed of light to form an image. Therefore, its structure and operation principle are simple, and high light efficiency (more than 10% light efficiency) can be obtained compared to LCD or DMD. In addition, the contrast of the image projected on the screen is improved to obtain a bright and clear image.

AMA의 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 신호에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 상기 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다. 상기 각각의 거울들을 구동하는 액츄에이터로서 PZT(Pb(Zr, Ti)O3) 또는 PLZT((Pb, La)(Zr, Ti)O3) 등의 압전 물질이 이용된다. 또한, PMN(Pb(Mg, Nb)O3) 등의 전왜 물질로서 상기 액츄에이터를 구성할 수도 있다.Each actuator of the AMA generates a deformation in accordance with the electric field generated by the applied electric picture signal and the bias signal. As the actuator deforms, each of the mirrors mounted thereon is tilted. Accordingly, the inclined mirrors reflect light incident from the light source at a predetermined angle to form an image on the screen. Piezoelectric materials such as PZT (Pb (Zr, Ti) O 3 ) or PLZT ((Pb, La) (Zr, Ti) O 3 ) are used as actuators for driving the respective mirrors. The actuator may also be configured as a warping material such as PMN (Pb (Mg, Nb) O 3 ).

이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉 방법을 이용하여 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.These AMA devices are largely divided into bulk type and thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 to Gregory Um et al. The bulk optical path control device is made by thinly cutting a multilayer ceramic to mount a ceramic wafer having a metal electrode therein into an active matrix in which a transistor is built, and then processing by using a sawing method and installing a mirror on the top. . However, the bulk optical path control device requires very high precision in design and manufacturing, and has a disadvantage in that the response of the strained layer is slow.

이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 상기 박막형 광로 조절 장치는 본 출원인이 1996년 12월 11일 대한민국 특허청에 특허 출원한 특허 출원 제96-64440호(발명의 명칭: 박막형 광로 조절 장치의 제조 방법)에 개시되어 있다.Accordingly, a thin film type optical path control apparatus that can be manufactured using a semiconductor manufacturing process has been developed. The thin film type optical path control device is disclosed in Korean Patent Application No. 96-64440 (name of the invention: a method of manufacturing a thin film type optical path control device) filed by the applicant of the Korean Patent Office on December 11, 1996.

도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 단면도를 도시한 것이다.Figure 1 shows a cross-sectional view of the thin film type optical path control device described in the preceding application.

도 1을 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(1), 액츄에이터(25), 그리고 거울(29)을 포함한다. 내부에 M×N(M, N은 자연수)개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드(7)가 형성된 상기 액티브 매트릭스(1)는, 상기 액티브 매트릭스(1) 및 드레인 패드(7)의 상부에 적층된 보호층(3) 그리고 보호층(3)의 상부에 적층된 식각 방지층(5)을 포함한다.Referring to FIG. 1, the thin film type optical path adjusting device includes an active matrix 1, an actuator 25, and a mirror 29. The active matrix 1 in which M x N (M, N is a natural number) MOS transistors and a drain pad 7 extending from the drain of the transistor is formed in the active matrix 1 and the drain pad ( 7) a protective layer 3 stacked on top of the protective layer 3 and an etch stop layer 5 stacked on the protective layer 3.

상기 액츄에이터(25)는, 상기 식각 방지층(5) 중 아래에 드레인 패드(7)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(11)을 개재하여 수평하게 형성된 멤브레인(13), 멤브레인(13)의 상부에 적층된 하부 전극(15), 하부 전극(15)의 상부에 적층된 변형층(17), 변형층(17)의 상부에 적층된 상부 전극(19), 그리고 변형층(140)의 일측으로부터 변형층(17), 하부 전극(15), 멤브레인(13), 식각 방지층(5) 및 보호층(3)을 통하여 상기 드레인 패드(7)까지 수직하게 형성된 비어 홀(21) 내에 상기 하부 전극(15)과 드레인 패드(7)가 서로 전기적으로 연결되도록 형성된 비어 컨택(23)을 포함한다. 상기 거울(29)은 일측이 직각으로 구부러져 상기 상부 전극(19)에 접촉되며 타측이 수평하게 형성된다. 상기 거울(29)은‘ㄱ’자의 형상을 갖는다.The actuator 25 has a membrane 13 and a membrane 13 in which one side is in contact with a portion where the drain pad 7 is formed in the lower portion of the etch stop layer 5, and the other side is horizontally formed through the air gap 11. ), The lower electrode 15 stacked on top of the bottom electrode 15, the strained layer 17 stacked on top of the lower electrode 15, the upper electrode 19 stacked on top of the strained layer 17, and the strained layer 140. In the via hole 21 formed perpendicularly to the drain pad 7 through the strained layer 17, the lower electrode 15, the membrane 13, the etch stop layer 5, and the protective layer 3 from one side of the The lower electrode 15 and the drain pad 7 include a via contact 23 formed to be electrically connected to each other. The mirror 29 has one side bent at a right angle to contact the upper electrode 19 and the other side is formed horizontally. The mirror 29 has the shape of a 'b'.

이하 상술한 박막형 광로 조절 장치의 제조 방법을 설명한다. 도 2a 내지 도 2d는 도 1에 도시한 장치의 제조 공정도이다.Hereinafter, the manufacturing method of the above-mentioned thin film type optical path control apparatus will be described. 2A to 2D are manufacturing process diagrams of the apparatus shown in FIG. 1.

도 2a를 참조하면, M×N 개의 MOS 트랜지스터(도시되지 않음)가 내장되고 드레인 패드(7)가 형성된 액티브 매트릭스(1)의 상부에 인 실리케이트 유리(PSG)를 사용하여 보호층(3)을 적층한다. 보호층(3)은 화학 기상 증착(CVD) 방법을 이용하여 1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(3)은 후속하는 공정 동안 상기 트랜지스터가 내장된 액티브 매트릭스(1)를 보호한다.Referring to FIG. 2A, a protective layer 3 is formed by using silicate glass PSG on top of an active matrix 1 having M × N MOS transistors (not shown) and having a drain pad 7 formed therein. Laminated. The protective layer 3 is formed to have a thickness of about 1.0 μm using a chemical vapor deposition (CVD) method. The protective layer 3 protects the active matrix 1 in which the transistor is embedded during subsequent processing.

상기 보호층(3)의 상부에는 질화물로 구성된 식각 방지층(5)이 적층된다. 식각 방지층(5)은 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(5)은 후속하는 식각 공정 동안 보호층(3) 및 액티브 매트릭스(1) 등이 식각되는 것을 방지한다. 상기 식각 방지층(5)의 상부에는 제1 희생층(9)이 적층된다. 제1 희생층(9)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 1.0 ∼ 3.0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 제1 희생층(9)은 상기 트랜지스터가 내장된 액티브 매트릭스(1)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 제1 희생층(9)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 평탄화시킨다. 이어서, 제1 희생층(9) 중 아래에 드레인 패드(7)가 형성되어 있는 부분을 식각하여 상기 식각 방지층(5)의 일부를 노출시킴으로써 액츄에이터(25)의 지지부가 형성될 위치를 만든다.An etch stop layer 5 made of nitride is stacked on the passivation layer 3. The etch stop layer 5 is formed to have a thickness of about 1000 to 2000 kPa using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 5 prevents the protective layer 3, the active matrix 1, and the like from being etched during the subsequent etching process. The first sacrificial layer 9 is stacked on the etch stop layer 5. The first sacrificial layer 9 is formed of phosphorus silicate glass (PSG) having a high concentration of phosphorus (PG) to have a thickness of about 1.0 μm to 3.0 μm using an atmospheric chemical vapor deposition (APCVD) method. In this case, since the first sacrificial layer 9 covers the upper portion of the active matrix 1 in which the transistor is embedded, the flatness of the surface thereof is very poor. Accordingly, the surface of the first sacrificial layer 9 is planarized by using spin on glass (SOG) or chemical mechanical polishing (CMP). Subsequently, a portion of the first sacrificial layer 9 in which the drain pad 7 is formed is etched to expose a portion of the etch stop layer 5 to form a position where the support portion of the actuator 25 is to be formed.

도 2b를 참조하면, 멤브레인(13)은 상기 노출된 식각 방지층(5)의 상부 및 제1 희생층(9)의 상부에 0.1 ∼ 1.0㎛ 정도의 두께로 적층된다. 상기 멤브레인(13)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 형성된다. 이 때, 저압의 반응 용기 내에서 반응 가스의 비(ratio)를 변화시키면서 상기 멤브레인(13)을 형성하여 멤브레인(13) 내의 스트레스(stress)를 조절한다.Referring to FIG. 2B, the membrane 13 is stacked on the exposed etch stop layer 5 and the first sacrificial layer 9 to a thickness of about 0.1 μm to about 1.0 μm. The membrane 13 is formed using a low pressure chemical vapor deposition (LPCVD) method. At this time, the membrane 13 is formed while varying the ratio of the reaction gas in the low pressure reaction vessel to control the stress in the membrane 13.

상기 멤브레인(13)의 상부에는 백금(Pt), 탄탈륨(Ta), 또는 백금-탄탈륨(Pt-Ta) 등의 금속으로 구성된 하부 전극(15)이 적층된다. 하부 전극(15)은 스퍼터링 방법을 이용하여 0.1 ∼ 1.0㎛ 정도의 두께를 가지도록 형성한다. 하부 전극(15)에는, 외부로부터 액티브 매트릭스(1)에 내장된 트랜지스터를 통하여 제1 신호(화상 신호)가 인가된다.The lower electrode 15 made of a metal such as platinum (Pt), tantalum (Ta), or platinum-tantalum (Pt-Ta) is stacked on the membrane 13. The lower electrode 15 is formed to have a thickness of about 0.1 μm to 1.0 μm using a sputtering method. A first signal (image signal) is applied to the lower electrode 15 through a transistor built in the active matrix 1 from the outside.

상기 하부 전극(15)의 상부에는 PZT 또는 PLZT 등의 압전 물질로 구성된 변형층(17)이 적층된다. 변형층(17)은 졸-겔법을 이용하여 0.1 ∼ 1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 가지도록 형성한 후, 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 변형층(17)은 상부 전극(19)에 제2 신호(바이어스 신호)가 인가되고 하부 전극(15)에 제1 신호가 인가되어 상부 전극(19)과 하부 전극(15) 사이의 전위차에 따라 발생하는 전기장에 의하여 변형을 일으킨다.A deformation layer 17 made of a piezoelectric material such as PZT or PLZT is stacked on the lower electrode 15. The strained layer 17 is formed to have a thickness of about 0.1 μm to about 1.0 μm, preferably about 0.4 μm using a sol-gel method, and then subjected to a phase change by heat treatment using a rapid heat treatment (RTA) method. In the strained layer 17, a second signal (bias signal) is applied to the upper electrode 19, and a first signal is applied to the lower electrode 15, according to a potential difference between the upper electrode 19 and the lower electrode 15. It is deformed by the generated electric field.

상부 전극(19)은 변형층(17)의 상부에 적층된다. 상부 전극(19)은 알루미늄 또는 백금 등의 전기 전도성이 우수한 금속을 스퍼터링 방법을 이용하여 0.1 ∼ 1.0㎛ 정도의 두께를 가지도록 형성한다. 상부 전극(19)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호가 인가된다.The upper electrode 19 is stacked on top of the strained layer 17. The upper electrode 19 is formed of a metal having excellent electrical conductivity such as aluminum or platinum so as to have a thickness of about 0.1 to 1.0 μm using a sputtering method. The second signal is applied to the upper electrode 19 through a common electrode line (not shown) from the outside.

도 2c를 참조하면, 상기 상부 전극(19), 변형층(17), 그리고 하부 전극(15)을 각기 소정의 화소 형상을 갖도록 패터닝한 후, 변형층(17)의 일측으로부터 드레인 패드(7)까지 변형층(17), 하부 전극(15), 멤브레인(13), 식각 방지층(5), 및 보호층(3)을 순차적으로 식각하여 상기 변형층(17)으로부터 드레인 패드(7)까지 수직하게 비어 홀(21)을 형성한다. 이어서, 상기 비어 홀(21) 내에 텅스텐, 백금, 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 드레인 패드(7)와 하부 전극(15)이 전기적으로 연결되도록 비어 컨택(23)을 형성한다. 따라서, 비어 컨택(23)은 상기 비어 홀(21) 내에서 상기 하부 전극(15)으로부터 드레인 패드(7)까지 수직하게 형성된다. 그러므로, 제1 신호는 외부로부터 액티브 매트릭스(1)에 내장된 트랜지스터, 드레인 패드(7) 및 비어 컨택(23)을 통하여 하부 전극(15)에 인가된다. 이어서, 백금-탄탈륨(Pt-Ta)을 스퍼터링 방법을 이용하여 액티브 매트릭스(1)의 하단에 증착시켜 오믹 컨택(도시하지 않음)을 형성한다. 계속하여, 제1 희생층(9)을 플루오르화 수소(HF) 증기로 식각하여 제1 희생층(9)의 위치에 에어 갭(11)을 형성함으로서 액츄에이터(25)를 완성한다.Referring to FIG. 2C, after patterning the upper electrode 19, the strained layer 17, and the lower electrode 15 to have a predetermined pixel shape, the drain pad 7 is formed from one side of the strained layer 17. The strained layer 17, the lower electrode 15, the membrane 13, the etch stop layer 5, and the protective layer 3 are sequentially etched so as to be perpendicular from the strained layer 17 to the drain pad 7. The via hole 21 is formed. Subsequently, a via contact 23 is formed in the via hole 21 so that the drain pad 7 and the lower electrode 15 are electrically connected by sputtering a metal such as tungsten, platinum, or titanium. Thus, the via contact 23 is vertically formed from the lower electrode 15 to the drain pad 7 in the via hole 21. Therefore, the first signal is applied from the outside to the lower electrode 15 through the transistor, the drain pad 7 and the via contact 23 embedded in the active matrix 1. Subsequently, platinum-tantalum (Pt-Ta) is deposited on the bottom of the active matrix 1 using a sputtering method to form an ohmic contact (not shown). Subsequently, the actuator 25 is completed by etching the first sacrificial layer 9 with hydrogen fluoride (HF) vapor to form an air gap 11 at the position of the first sacrificial layer 9.

도 2d를 참조하면, 전술한 바와 같이 에어 갭(11)을 형성한 후, 상기 결과물의 전면에 제2 희생층(27)을 형성한다. 제2 희생층(27)은 유동성을 가지는 폴리머 등을 스핀 코팅 방법을 이용하여 형성하며, 상기 에어 갭(11)을 완전히 채우면서 액츄에이터(25)를 완전히 덮도록 형성된다. 이어서, 상기 제2 희생층(27)을 패터닝함으로서 상기 상부 전극(19)의 일측에 거울(29)이 형성될 포스트를 만든다. 따라서, 상부 전극(19)의 일측이 노출된다. 계속하여, 포스트가 형성된 제2 희생층(27) 및 노출된 상부 전극(19)의 상부에 스퍼터링 방법을 이용하여 반사성을 가지는 알루미늄(Al)이나 은(Ag)을 0．1∼1．0㎛ 정도의 두께로 증착시켜 거울(29)을 형성한다. 상기 거울(29)은‘ㄱ’자 형상을 가지며, 일측이 직각으로 구부러져 상기 상부 전극(19)에 접촉되며, 타측이 상부 전극(19)에 대하여 수평하게 형성된다. 그리고, 상기와 같이 거울(29)을 형성한 후, 제2 희생층(27)을 플루오르화 수소 또는 산소 플라즈마(O2plasma)를 사용하여 제거하고 헹굼 및 건조 처리를 수행하여 도 1에 도시한 바와 같은 박막형 AMA 소자를 완성한다.Referring to FIG. 2D, after forming the air gap 11 as described above, the second sacrificial layer 27 is formed on the entire surface of the resultant product. The second sacrificial layer 27 is formed by using a spin coating method of a polymer having fluidity, and is formed to completely cover the actuator 25 while completely filling the air gap 11. Subsequently, the second sacrificial layer 27 is patterned to form a post in which the mirror 29 is formed on one side of the upper electrode 19. Thus, one side of the upper electrode 19 is exposed. Subsequently, aluminum (Al) or silver (Ag) having reflectivity was formed on the upper portion of the second sacrificial layer 27 and the exposed upper electrode 19 on which the posts were formed by 1.0 to 1.0 µm. The mirror 29 is formed by depositing to a thickness of a degree. The mirror 29 has a '-' shape, one side is bent at a right angle to contact the upper electrode 19, the other side is formed horizontally with respect to the upper electrode 19. After the mirror 29 is formed as described above, the second sacrificial layer 27 is removed using hydrogen fluoride or an oxygen plasma (O 2 plasma), and rinsing and drying are performed as shown in FIG. 1. A thin film type AMA device as described above is completed.

상술한 박막형 광로 조절 장치에 있어서, 하부 전극(15)에 제1 신호가 인가되고 상부 전극(19)에 제2 신호가 인가되면, 상부 전극(19)과 하부 전극(15) 사이에 전위차에 따른 전기장이 발생하게 된다. 이러한 전기장에 의하여 상부 전극(19)과 하부 전극(15) 사이에 형성된 변형층(17)이 변형을 일으키게 되며, 변형층(17)은 상기 전기장에 직교하는 방향으로 수축한다. 이에 따라, 변형층(17)을 포함하는 액츄에이터(25)가 소정의 각도로 휘어지고, 액츄에이터(25)의 상부 전극(19)의 상부에 장착된 거울(29)은 휘어진 상부 전극(19)에 의해 그 축이 움직여서 경사지게 되어 광원으로부터 입사되는 광을 반사한다. 상기 거울(29)에 의하여 반사된 광은 슬릿을 통하여 스크린에 투영됨으로서 화상을 맺게 된다.In the above-described thin film type optical path adjusting device, when the first signal is applied to the lower electrode 15 and the second signal is applied to the upper electrode 19, the potential difference between the upper electrode 19 and the lower electrode 15 depends on the potential difference. Electric field is generated. The deformed layer 17 formed between the upper electrode 19 and the lower electrode 15 causes deformation by the electric field, and the deformed layer 17 contracts in a direction perpendicular to the electric field. Accordingly, the actuator 25 including the deformation layer 17 is bent at a predetermined angle, and the mirror 29 mounted on the upper electrode 19 of the actuator 25 is attached to the bent upper electrode 19. This causes the axis to move and incline to reflect light incident from the light source. The light reflected by the mirror 29 is projected onto the screen through the slit to form an image.

그러나, 상술한 박막형 광로 조절 장치에 있어서, 상부 전극에 제2 신호를 인가하기 위한 공통 전극선의 배열이 세로 또는 가로의 한쪽 방향으로만 제공되기 때문에, 증착 공정 동안 발생하는 파티클(particle) 또는 그 하부의 단차로 인하여 공통 전극선의 일부에 단락(failure)이 발생할 경우 그 열 이후의 상부 전극에는 신호가 인가되지 못하여 단락이 발생한 열 이후의 액츄에이터가 동작하지 않는 문제가 발생한다. 또한, 하나의 화상 신호에 의하여 액츄에이팅된 액츄에이터에 다음 화상 신호를 인가하기 위해서는 액츄에이터를 디스차아징(discharging)하는 것이 요구되지만, 상기와 같이 공통 전극선의 일부가 단락되면 그 열 이후의 상부 전극에 액츄에이터를 원래의 위치로 되돌리기 위한 신호를 인가하지 못하게 되어 다음의 화상 신호가 인가되어도 그 열 이후의 액츄에이터가 동작을 일으키지 않거나 오동작을 일으키는 문제점이 있다. 이와 같이 원인으로 인하여 결국 공통 전극선에 단락이 발생한 이후 열의 화소에 선 결함이 유발되는 문제가 발생한다.However, in the above-described thin film type optical path adjusting device, since the arrangement of the common electrode lines for applying the second signal to the upper electrode is provided only in one direction in the vertical or horizontal direction, particles generated during the deposition process or the lower part thereof. When a short circuit occurs in a part of the common electrode line due to the step difference, a signal is not applied to the upper electrode after the column, which causes a problem in that the actuator after the short circuit occurs. In addition, discharging the actuator is required to apply the next image signal to the actuator actuated by one image signal. However, if a part of the common electrode line is shorted as described above, the upper electrode after the column Since the signal for returning the actuator to the original position cannot be applied to the actuator, even if the next image signal is applied, the actuators after the column do not operate or cause malfunction. As a result, after the short circuit occurs in the common electrode line, a line defect occurs in the pixels of the column.

따라서, 본 발명의 일 목적은 공통 전극선을 추가로 형성하여 상부 전극과 연결함으로써 공통 전극선 일부에 단락이 발생하더라도 다른 경로를 통하여 신호가 상부 전극에 인가되도록 하여 화소의 선 결함을 최소화할 수 있는 박막형 광로 조절 장치를 제공하는 것이다.Accordingly, an object of the present invention is to form a common electrode line by additionally connecting the upper electrode, so that even if a short circuit occurs in a part of the common electrode line, the signal is applied to the upper electrode through another path to minimize the line defect of the pixel. It is to provide an optical path control device.

또한, 본 발명의 다른 목적은 공통 전극선을 추가로 형성하여 상부 전극과 연결함으로써 공통 전극선 일부에 단락이 발생하더라도 다른 경로를 통하여 신호가 상부 전극에 인가되도록 하여 화소의 선 결함을 최소화할 수 있는 박막형 광로 조절 장치의 제조 방법을 제공하는 것이다.In addition, another object of the present invention is to form a common electrode line additionally connected to the upper electrode, even if a short circuit occurs in a portion of the common electrode line to apply a signal to the upper electrode through a different path to minimize the line defect of the pixel type It is to provide a method for producing an optical path control device.

도 1은 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 단면도이다.1 is a cross-sectional view of a thin film type optical path adjusting device described in the applicant's prior application.

도 2a 내지 도 2d는 도 1에 도시한 장치의 제조 공정도이다.2A to 2D are manufacturing process diagrams of the apparatus shown in FIG. 1.

도 3은 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.3 is a plan view of a thin film type optical path control apparatus according to the present invention.

도 4는 도 3에 도시한 장치를 확대한 사시도이다.4 is an enlarged perspective view of the apparatus shown in FIG. 3.

도 5는 도 4에 도시한 장치를 A-A′선으로 자른 단면도이다.FIG. 5 is a cross-sectional view taken along line A-A 'of the apparatus shown in FIG.

도 6은 도 4에 도시한 장치를 B-B′선으로 자른 단면도이다.6 is a cross-sectional view taken along line B-B 'of the apparatus shown in FIG.

도 7a 내지 7e는 도 5에 도시한 장치의 제조 공정도이다.7A to 7E are manufacturing process diagrams of the apparatus shown in FIG.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

100 : 액티브 매트릭스 101 : 소자 분리막100: active matrix 101: device isolation film

102 : 게이트 103 : 소오스102 gate 103 source

104 : 드레인 105 : MOS 트랜지스터104: drain 105: MOS transistor

106 : 절연막 107 : 제1 금속층106: insulating film 107: first metal layer

110 : 제1 보호층 111 : 제2 금속층110: first protective layer 111: second metal layer

113 : 제2 보호층 114 : 식각 방지층113: second protective layer 114: etching prevention layer

120 : 제1 에어 갭 125 : 지지층120: first air gap 125: support layer

126 : 제1 앵커 127 : 제2 앵커126: first anchor 127: second anchor

130 : 하부 전극 135 : 변형층130: lower electrode 135: strained layer

140 : 상부 전극 145 : 액츄에이터140: upper electrode 145: actuator

150 : 절연층 156 : 제1 비어 컨택150: insulating layer 156: first via contact

160 : 상부 전극 연결 부재 165 : 제2 에어 갭160: upper electrode connecting member 165: second air gap

170 : 포스트 175 : 공통 전극선170: post 175: common electrode wire

180 : 제2 비어 컨택 200 : 거울180: second via contact 200: mirror

상술한 본 발명의 일 목적을 달성하기 위하여 본 발명은, MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 갖는 제1 금속층을 포함하는 액티브 매트릭스, 상기 액티브 매트릭스의 일측 상부에 형성된 공통 전극선, 상기 액티브 매트릭스의 상부에 형성되며 지지층, 하부 전극, 변형층, 상부 전극, 절연층 및 상부 전극 연결 부재를 갖는 액츄에이터, 그리고 상기 액츄에이터의 상부에 형성된 거울을 포함하는 박막형 광로 조절 장치를 제공한다. 상기 지지층은, 일측이 상기 액티브 매트릭스 중 아래에 상기 드레인 패드가 형성된 부분 및 이와 동일 직선 상의 양측에 접촉되어 제1 앵커 및 제2 앵커들이 되며, 타측이 상기 액티브 매트릭스 상에 수평하게 형성된 사각 고리의 형상을 갖는다. 상기 하부 전극은 지지층과 동일한 형상이지만 지지층보다는 좁은 면적을 갖는다. 상기 변형층은 거울상의 'ㄷ'자의 형상을 가지며, 상기 상부 전극은 상기 변형층과 동일한 형상이지만 변형층보다는 좁은 면적을 갖는다. 상기 절연층은 상기 상부 전극의 일측으로부터 상기 제2 앵커들 상의 하부 전극의 상부를 지나서 인접한 액츄에이터의 상부 전극까지 형성되며, 상기 상부 전극 연결 부재는 상기 상부 전극의 일부로부터 절연층의 상부를 지나서 인접한 액츄에이터의 상부 전극과 연결된다. 상기 하부 전극 중 상기 제1 앵커 상에 형성된 부분으로부터 상기 드레인 패드까지는 제1 비어 컨택이 형성되어 하부 전극과 드레인 패드를 연결하며, 상기 상부 전극 연결 부재 중 제2 앵커 상에 형성된 부분으로부터 상기 공통 전극선까지는 제2 비어 컨택이 형성되어 상부 전극 연결 부재와 공통 전극선을 연결한다.In order to achieve the above object of the present invention, the present invention provides an active matrix including a first metal layer having a MOS transistor embedded therein and having a drain pad extending from a drain of the transistor, and a common electrode line formed on one side of the active matrix. And an actuator having a support layer, a lower electrode, a deformation layer, an upper electrode, an insulating layer, and an upper electrode connecting member, and a mirror formed on the actuator. The support layer may be a first anchor and a second anchor, one side of which is in contact with a portion where the drain pad is formed at the bottom of the active matrix and the same straight line, and a second ring of which is horizontally formed on the active matrix. It has a shape. The lower electrode has the same shape as the support layer but has a smaller area than the support layer. The strained layer has a mirror-shaped 'c' shape, and the upper electrode has the same shape as the strained layer but has a smaller area than the strained layer. The insulating layer is formed from one side of the upper electrode to the upper electrode of the adjacent actuator past the upper portion of the lower electrode on the second anchors, and the upper electrode connecting member is adjacent from the portion of the upper electrode past the upper portion of the insulating layer. It is connected to the upper electrode of the actuator. A first via contact is formed from a portion of the lower electrode formed on the first anchor to the drain pad to connect the lower electrode and the drain pad, and the common electrode line is formed of a portion of the upper electrode connecting member formed on the second anchor. The second via contact is formed to connect the upper electrode connection member and the common electrode line.

상술한 본 발명의 다른 목적을 달성하기 위하여 본 발명은, MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 갖는 제1 금속층을 포함하는 액티브 매트릭스를 제공하는 단계, 상기 액티브 매트릭스의 상부에 식각 방지층을 형성하는 단계, 상기 식각 방지층의 일측 상부에 공통 전극선을 형성하는 단계, 상기 식각 방지층 및 공통 전극선의 상부에 제1 희생층을 형성한 후, 상기 제1 희생층을 패터닝하여 상기 식각 방지층 중 상기 제1 금속층의 드레인 패드가 형성된 부분 및 상기 드레인 패드가 형성된 부분의 양측부를 노출시키는 단계, 상기 식각 방지층, 공통 전극선, 및 제1 희생층의 상부에 제1 층, 하부 전극층, 제2 층 및 상부 전극을 형성하는 단계, 상기 상부 전극층, 상기 제2 층, 상기 하부 전극층 및 상기 제1 층을 패터닝하여 상부 전극, 변형층, 하부 전극, 그리고 제1 앵커 및 제2 앵커들을 갖는 지지층을 형성하는 단계, 상기 상부 전극의 일측으로부터 인접한 액츄에이터의 상부 전극의 일측까지 절연층을 형성하는 단계, 상기 상부 전극의 일부로부터 인접한 액츄에이터의 상부 전극의 일부까지 상부 전극 연결 부재를 형성하는 단계, 상기 드레인 패드가 형성된 부분 상에 위치한 상기 하부 전극 및 제1 앵커를 식각하여 상기 하부 전극으로부터 상기 드레인 패드까지 제1 비어 홀을 형성한 후, 상기 제1 비어 홀의 내부에 제1 비어 컨택을 형성하는 단계, 상기 공통 전극선이 형성된 부분 상에 위치한 상기 상부 전극 연결 부재, 절연층 및 제2 앵커들을 식각하여 상기 절연층으로부터 상기 공통 전극선까지 제2 비어 홀을 형성한 후, 상기 제2 비어 홀의 내부에 제2 비어 컨택을 형성하는 단계, 그리고 상기 액츄에이터의 상부에 제2 희생층을 형성하고 패터닝한 후, 상기 액츄에이터의 상부에 거울을 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.In order to achieve the above object of the present invention, the present invention provides a step of providing an active matrix comprising a first metal layer having a drain pad embedded in the MOS transistor and extending from the drain of the transistor, on top of the active matrix Forming an etch stop layer, forming a common electrode line on one side of the etch stop layer, forming a first sacrificial layer on the etch stop layer and the common electrode line, and then patterning the first sacrificial layer to form the etch stop layer Exposing portions of the first metal layer with the drain pads and both sides of the drain pads, the first layer, the lower electrode layer, and the second layer on the etch stop layer, the common electrode line, and the first sacrificial layer. And forming an upper electrode, the upper electrode layer, the second layer, the lower electrode layer, and the first layer. Patterning to form a support layer having an upper electrode, a strain layer, a lower electrode, and a first anchor and a second anchor, forming an insulating layer from one side of the upper electrode to one side of an upper electrode of an adjacent actuator, the upper Forming an upper electrode connecting member from a portion of the electrode to a portion of the upper electrode of the adjacent actuator; etching the lower electrode and the first anchor located on the portion where the drain pad is formed to etch the first electrode from the lower electrode to the drain pad; After forming the via hole, forming a first via contact in the first via hole, etching the upper electrode connection member, the insulating layer, and the second anchors positioned on the portion where the common electrode line is formed; And forming a second via hole from the second via hole to the common electrode line. Forming a control contact, and is provided after forming a second sacrificial layer on top of said actuator and patterning, a method of manufacturing the thin-film optical path control device including forming a mirror on top of the actuator.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 전달된 제1 신호는 액티브 매트릭스에 내장된 MOS 트랜지스터, 제1 금속층의 드레인 패드 및 제1 비어 컨택을 통하여 하부 전극에 인가된다. 동시에, 상부 전극에는 외부로부터 상부 전극 연결 부재를 통하는 경로 및 공통 전극선, 제2 비어 컨택 및 상부 전극 연결 부재를 통하는 경로를 따라 복수 개의 경로를 통하여 제2 신호가 인가된다. 따라서, 상부 전극과 하부 전극 사이의 전위차에 따른 전기장이 발생하게 된다. 상기 전기장에 의하여 상부 전극과 하부 전극 사이에 형성된 변형층이 변형을 일으킨다. 변형층이 전기장에 대하여 직교하는 방향으로 수축함에 따라 변형층을 포함하는 액츄에이터가 소정의 각도로 휘게 되고 지지층도 함께 소정의 각도로 휘어진다. 광원으로부터 입사되는 빛을 반사하는 거울은 포스트에 의해 지지되어 액츄에이터의 상부에 형성되어 있으므로 상부 전극과 함께 경사진다. 따라서, 거울은 입사광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺게 된다.In the above-described thin film type optical path control apparatus according to the present invention, the first signal transmitted from the outside is applied to the lower electrode through the MOS transistor embedded in the active matrix, the drain pad of the first metal layer, and the first via contact. At the same time, a second signal is applied to the upper electrode through a plurality of paths along a path through the upper electrode connecting member from the outside and a path through the common electrode line, the second via contact, and the upper electrode connecting member. Therefore, an electric field is generated according to the potential difference between the upper electrode and the lower electrode. The strained layer formed between the upper electrode and the lower electrode causes deformation by the electric field. As the strained layer contracts in a direction orthogonal to the electric field, the actuator including the strained layer is bent at a predetermined angle and the support layer is also bent at a predetermined angle. The mirror reflecting light incident from the light source is inclined together with the upper electrode because it is supported by the post and formed on top of the actuator. Thus, the mirror reflects the incident light at a predetermined angle, and the reflected light passes through the slit to form an image on the screen.

본 발명에 따른 박막형 광로 조절 장치 및 그 제조 방법에 따르면, 식각 방지층의 상부에 제1 앵커 및 제2 앵커들이 형성된 지지층의 일측과 서로 직교하는 공통 전극선을 추가로 형성하여 제2 비어 컨택을 통하여 상부 전극과 연결함으로써 제2 신호가 상부 전극에 인가되도록 한다. 따라서, 상부 전극 연결 부재를 통하여 제2 신호가 세로 방향으로 인가될 뿐만 아니라 식각 방지층의 상부에 형성된 공통 전극선을 통하여 제2 신호가 가로 방향으로도 상부 전극으로 인가될 수 있다. 그러므로, 상부 전극 연결 부재 및 공통 전극선의 일부분에 단락이 발생하더라도 다른 방향을 통하여 단락이 발생한 부분 이후의 상부 전극에 신호를 인가할 수 있어 화소의 선 결함을 최소화할 수 있다. 또한 상부 전극이 바둑판의 형태로 연결되므로 인하여 상부 전극이 병렬로 연결되는 효과를 가지게 되므로 저항값이 작아지게 되어 작은 전압에서도 동작할 수 있어 소비 전력을 최소화할 수 있다.According to the thin film type optical path control apparatus according to the present invention and a method of manufacturing the same, a common electrode line orthogonal to one side of the support layer on which the first anchor and the second anchor are formed is further formed on the etch stop layer and the upper portion is formed through the second via contact. The second signal is applied to the upper electrode by connecting with the electrode. Therefore, not only the second signal may be applied in the vertical direction through the upper electrode connecting member, but the second signal may be applied to the upper electrode in the horizontal direction through the common electrode line formed on the etch stop layer. Therefore, even if a short circuit occurs in a portion of the upper electrode connection member and the common electrode line, a signal can be applied to the upper electrode after the portion in which the short circuit occurs through the other direction, thereby minimizing the line defect of the pixel. In addition, since the upper electrode is connected in the form of a checkerboard has the effect that the upper electrode is connected in parallel, the resistance value is small, it can operate at a small voltage can minimize the power consumption.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 박막형 과올 조절 장치를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a thin film type oligool regulator according to a preferred embodiment of the present invention.

도 3은 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 4는 도 3에 도시한 장치를 확대한 사시도를 도시한 것이며, 도 5는 도 4에 도시한 장치를 A-A′선으로 자른 단면도를 도시한 것이며, 그리고 도 6은 도 4에 도시한 장치를 B-B′선으로 자른 단면도를 도시한 것이다.3 is a plan view showing a thin film type optical path control apparatus according to the present invention, FIG. 4 is an enlarged perspective view of the apparatus shown in FIG. 3, and FIG. 5 is an AA ′ line of the apparatus shown in FIG. 4. 6 is a cross-sectional view of the device shown in FIG. 4 and taken along line BB '.

도 3 내지 도 6을 참조하면, 본 발명에 따른 박막형 광로 조절 장치는, 액티브 매트릭스(100), 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(145), 그리고 액츄에이터(145)의 상부에 형성된 거울(200)을 포함한다.3 to 6, the thin film type optical path adjusting device according to the present invention includes an active matrix 100, an actuator 145 formed on the active matrix 100, and a mirror formed on the actuator 145. 200).

상기 액티브 매트릭스(100)는, 액티브 매트릭스(100)를 액티브 영역과 필드 영역으로 구분하기 위한 소자 분리막(101) 그리고 상기 액티브 영역에 게이트(102), 소오스(103) 및 드레인(104)을 갖고 형성된 M×N(M, N은 자연수) 개의 P-MOS 트랜지스터(105)를 포함한다. 또한, 액티브 매트릭스(100)는 P-MOS 트랜지스터(105)의 상부에 적층되고 상기 소오스(103) 및 드레인(104)에 각각 접속되도록 패터닝된 제1 금속층(107), 제1 금속층(107)의 상부에 적층된 제1 보호층(110), 제1 보호층(110)의 상부에 적층된 제2 금속층(111), 제2 금속층(111)의 상부에 적층된 제2 보호층(113), 제2 보호층(113)의 상부에 적층된 식각 방지층(114), 그리고 상기 식각 방지층(114) 상부의 일측에 형성된 공통 전극선(175)을 포함한다. 제1 금속층(107)은 제1 신호를 전달하기 위하여 P-MOS 트랜지스터(105)의 드레인(104)으로부터 연장되는 드레인 패드(108) 및 소오스 라인(도시되지 않음)을 포함하며, 제2 금속층(111)은 티타늄(Ti)층 및 질화 티타늄(TiN)층으로 이루어진다.The active matrix 100 is formed with an isolation layer 101 for dividing the active matrix 100 into an active region and a field region, and a gate 102, a source 103, and a drain 104 in the active region. M × N (M and N are natural numbers) P-MOS transistors 105 are included. In addition, the active matrix 100 may be stacked on top of the P-MOS transistor 105 and patterned to be connected to the source 103 and the drain 104, respectively, of the first metal layer 107 and the first metal layer 107. The first protective layer 110 stacked on the top, the second metal layer 111 stacked on the first protective layer 110, the second protective layer 113 stacked on the second metal layer 111, The anti-etching layer 114 stacked on the second protective layer 113 and the common electrode line 175 formed on one side of the upper portion of the etch-stop layer 114 are included. The first metal layer 107 includes a drain pad 108 and a source line (not shown) extending from the drain 104 of the P-MOS transistor 105 to transmit the first signal, and the second metal layer ( 111 consists of a titanium (Ti) layer and a titanium nitride (TiN) layer.

상기 액츄에이터(145)는, 제1 앵커(126) 및 제2 앵커들(127a, 127b)을 포함하는 지지층(125), 하부 전극(130), 변형층(135), 상부 전극(140), 그리고 비어 컨택(156)을 포함한다. 제1 앵커(126)는 식각 방지층(114) 중 아래에 제1 금속층(107)의 드레인 패드(108)가 형성된 부분에 접촉되며, 제2 앵커들(127a, 127b)은 각기 식각 방지층(114) 중 제1 앵커(126)에 인접한 양측에 접촉되며 제1 앵커(126)와 동일 직선 상에 형성된다. 지지층(125)은, 사각 고리의 형상을 갖고 제1 앵커(126) 및 제2 앵커들(127a, 127b)에 의해 일측이 지지되며 타측이 식각 방지층(114) 상에 수평하게 형성된다. 하부 전극(130)은 지지층(125)과 동일한 형상을 갖지만, 지지층(125)보다는 좁은 면적으로 지지층(125)의 상부에 형성된다. 즉, 하부 전극(130) 역시 사각 고리의 형상을 갖는다. 변형층(135)은, 지지층(125)의 일측인 제1 앵커(126) 및 제2 앵커들(127a, 127b)이 위치한 부분에는 형성되지 않으며, 지지층(125)의 타측 상의 하부 전극(130)의 상부에 형성되어 거울상의 'ㄷ'자의 형상을 갖는다. 상부 전극(140)은 변형층(135)과 동일한 형상을 갖지만 변형층(135)보다는 좁은 면적을 갖고 변형층(135)의 상부에 형성된다. 제1 비어 컨택(156)은, 하부 전극(130) 중 아래에 제2 금속층(111)의 홀(hole)(112) 및 제1 금속층(107)의 드레인 패드(108)가 형성된 부분으로부터 제1 앵커(126), 식각 방지층(114), 제2 보호층(113) 및 제1 보호층(110)을 통하여 제1 금속층(107)의 드레인 패드(108)까지 수직하게 형성된 제1 비어 홀(155)의 내부에 하부 전극(130)과 제1 금속층(107)의 드레인 패드(108)가 서로 연결되도록 형성된다.The actuator 145 may include a support layer 125 including a first anchor 126 and second anchors 127a and 127b, a lower electrode 130, a strained layer 135, an upper electrode 140, and And a via contact 156. The first anchor 126 is in contact with a portion of the anti-etching layer 114 at which the drain pad 108 of the first metal layer 107 is formed, and the second anchors 127a and 127b respectively contact the anti-etching layer 114. It is in contact with both sides adjacent to the first anchor 126 of the first anchor 126 is formed on the same straight line. The support layer 125 has a rectangular ring shape, one side of which is supported by the first anchor 126 and the second anchors 127a and 127b, and the other side is horizontally formed on the etch stop layer 114. The lower electrode 130 has the same shape as the support layer 125, but is formed on the support layer 125 with a narrower area than the support layer 125. That is, the lower electrode 130 also has the shape of a square ring. The deformation layer 135 is not formed at a portion where the first anchor 126 and the second anchors 127a and 127b, which are one side of the support layer 125, are positioned, and the lower electrode 130 on the other side of the support layer 125. It is formed on the top of the mirror-shaped 'c' shape. The upper electrode 140 has the same shape as the strained layer 135 but has a smaller area than the strained layer 135 and is formed on the strained layer 135. The first via contact 156 is formed from a portion in which the hole 112 of the second metal layer 111 and the drain pad 108 of the first metal layer 107 are formed below the lower electrode 130. The first via hole 155 formed perpendicularly to the drain pad 108 of the first metal layer 107 through the anchor 126, the etch stop layer 114, the second passivation layer 113, and the first passivation layer 110. ) Is formed such that the lower electrode 130 and the drain pad 108 of the first metal layer 107 are connected to each other.

도 6을 참조하면, 상기 변형층(135)의 일측 상부로부터 각기 제2 앵커들(127a, 127b)의 상부를 지나서 이웃한 액츄에이터의 변형층들의 일측까지 절연층(150a, 150b)이 형성된다. 상기 절연층(150a, 150b)의 상부에는 인접한 액츄에이터의 상부 전극과 본 액츄에이터(145)의 상부 전극(140)을 연결하는 상부 전극 연결 부재(160a, 160b)가 형성된다. 절연층(150a, 150b)은 상부 전극 연결 부재(160a, 160b)가 절연층(150a, 150b) 아래의 하부 전극(130)과 연결되어 상부 전극(140)과 하부 전극(130) 사이에 전기적인 단락(short)이 일어나는 것을 방지한다. 제2 비어 컨택(180)이 아래에 공통 전극선(175)이 형성된 부분인 제2 앵커들(127a, 127b)의 중앙 상부로부터 절연층(150) 및 제2 앵커들(127a, 127b)을 식각하여 상부 전극 연결 부재(160a, 160b)와 공통 전극선(127)이 서로 연결되도록 형성한다. 따라서, 상부 전극(140)은 상부 전극 연결 부재(160a, 160b) 및 제2 비어 컨택(180)을 통하여 인접하는 액츄에이터의 상부 전극과 연결되어 외부에서 인가된 제2 신호(바이어스 신호)가 각 액츄에이터들의 상부 전극들에 전달될 수 있다.Referring to FIG. 6, insulating layers 150a and 150b are formed from one side of the deformable layer 135 to one side of the deformed layers of neighboring actuators through the tops of the second anchors 127a and 127b, respectively. Upper electrode connecting members 160a and 160b are formed on the insulating layers 150a and 150b to connect the upper electrode of the adjacent actuator and the upper electrode 140 of the actuator 145. The insulating layers 150a and 150b are electrically connected between the upper electrode 140 and the lower electrode 130 by connecting the upper electrode connecting members 160a and 160b to the lower electrode 130 under the insulating layers 150a and 150b. Prevent shorts from occurring The second via contact 180 etches the insulating layer 150 and the second anchors 127a and 127b from the top of the center of the second anchors 127a and 127b, which are portions where the common electrode line 175 is formed below. The upper electrode connection members 160a and 160b and the common electrode line 127 are formed to be connected to each other. Accordingly, the upper electrode 140 is connected to the upper electrode of the adjacent actuator through the upper electrode connecting members 160a and 160b and the second via contact 180 so that a second signal (bias signal) applied from the outside is applied to each actuator. Can be delivered to the upper electrodes.

하부 전극(130)에는 외부로부터 상기 액티브 매트릭스(100)에 내장된 MOS 트랜지스터, 제1 비어 컨택(156)을 통하여 제1 신호(화상 신호)가 인가된다. 동시에 상부 전극(140)에 외부로부터 상부 전극 연결 부재(160a, 160b) 및 제2 비어 컨택(180)을 통하여 제2 신호(바이어스 신호)가 인가되면, 상부 전극(140)과 하부 전극(130) 사이에 전기장이 발생하며 이러한 전기장에 따라 변형층(135)이 변형을 일으키게 된다.A first signal (image signal) is applied to the lower electrode 130 through the MOS transistor and the first via contact 156 embedded in the active matrix 100 from the outside. At the same time, when the second signal (bias signal) is applied to the upper electrode 140 through the upper electrode connecting members 160a and 160b and the second via contact 180 from the outside, the upper electrode 140 and the lower electrode 130 are applied. An electric field is generated between the deformed layer 135 and the deformed layer 135 according to the electric field.

거울(200)은 상부 전극(140)의 일측 중앙부에 형성된 포스트(post)(170)에 의하여 그 하부가 지지되며 양측이 수평하게 형성된 사각 평판의 형상을 갖는다.The mirror 200 has a shape of a rectangular flat plate whose lower portion is supported by a post 170 formed at a central portion of one side of the upper electrode 140 and both sides thereof are horizontally formed.

이하 본 발명에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control device according to the present invention will be described in detail with reference to the drawings.

도 7a 내지 도 7e는 도 5 및 도 6에 도시한 장치의 제조 방법을 설명하기 위한 도면들이다. 도 7a 내지 도 7e에 있어서, 도 5 및 도 6과 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.7A to 7E are diagrams for describing a method of manufacturing the apparatus shown in FIGS. 5 and 6. In Figs. 7A to 7E, the same reference numerals are used for the same members as Figs. 5 and 6.

도 7a를 참조하면, n형으로 도핑된 규소(silicon)로 이루어진 웨이퍼인 액티브 매트릭스(100)를 준비한 후, 통상의 소자 분리 공정인 실리콘 부분 산화법(LOCOS)을 이용하여 액티브 매트릭스(100)에 액티브 영역(active region) 및 필드 영역(field region)을 구분하기 위한 소자 분리막(101)을 형성한다. 이어서, 상기 액티브 영역의 상부에 불순물이 도핑된 다결정 규소(poly silicon)와 같은 도전 물질로 이루어진 게이트(102)를 형성한 후, 이온 주입 공정을 이용하여 p+소오스(103) 및 드레인(104)을 형성함으로써, 액티브 매트릭스(100)에 M×N(M, N은 자연수) 개의 P-MOS 트랜지스터(105)를 형성한다.Referring to FIG. 7A, an active matrix 100, which is a wafer made of n-type doped silicon, is prepared, and then active on the active matrix 100 using a silicon partial oxidation method (LOCOS), which is a conventional device isolation process. An isolation layer 101 is formed to distinguish between an active region and a field region. Subsequently, a gate 102 made of a conductive material such as poly silicon doped with impurities is formed on the active region, and then p + source 103 and drain 104 are formed using an ion implantation process. By forming the P-MOS transistors 105 in the active matrix 100, M x N (M and N are natural numbers) are formed.

상기 P-MOS 트랜지스터(105)가 형성된 결과물의 상부에 산화물로 이루어진 절연막(106)을 형성한 후, 사진 식각 방법을 사용하여 상기 소오스(103) 및 드레인(104)의 일측 상부를 각각 노출시키는 개구부들을 형성한다. 이어서, 상기 개구부들이 형성된 결과물의 상부에 티타늄(Ti), 질화 티타늄(TiN), 텅스텐(W) 및 질화물 등으로 이루어진 제1 금속층(107)을 증착한 후 제1 금속층(107)을 사진 식각 방법으로 패터닝한다. 이와 같이 패터닝된 제1 금속층(107)은 상기 P-MOS 트랜지스터(105)의 드레인(104)으로부터 지지층(125)을 지지하는 제1 앵커(126)의 하부까지 연장되는 드레인 패드(108)를 포함한다.After the insulating film 106 made of oxide is formed on the P-MOS transistor 105, the openings exposing the upper portions of the one side of the source 103 and the drain 104, respectively, using a photolithography method. Form them. Subsequently, a first metal layer 107 made of titanium (Ti), titanium nitride (TiN), tungsten (W), nitride, or the like is deposited on the resultant, and then the first metal layer 107 is photo-etched. Pattern with. The patterned first metal layer 107 includes a drain pad 108 extending from the drain 104 of the P-MOS transistor 105 to the bottom of the first anchor 126 supporting the support layer 125. do.

제1 금속층(107) 및 액티브 매트릭스(100)의 상부에는 제1 보호층(110)이 형성된다. 제1 보호층(110)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 약 0.8㎛ 정도의 두께를 가지도록 형성한다. 제1 보호층(110)은 후속하는 공정으로 인하여 상기 P-MOS 트랜지스터(105)가 내장된 액티브 매트릭스(100)가 손상을 입게 되는 것을 방지한다.The first passivation layer 110 is formed on the first metal layer 107 and the active matrix 100. The first passivation layer 110 is formed to have a thickness of about 0.8 μm using the silicate glass PSG using a chemical vapor deposition (CVD) method. The first protective layer 110 prevents damage to the active matrix 100 in which the P-MOS transistor 105 is embedded due to a subsequent process.

제1 보호층(110)의 상부에는 제2 금속층(111)이 형성된다. 제2 금속층(111)은 티타늄을 스퍼터링 방법을 사용하여 300Å 정도의 두께로 티타늄층을 형성한 후, 상기 티타늄층의 상부에 질화 티타늄을 물리 기상 증착(PVD) 방법을 사용하여 약 1200Å 정도의 두께를 갖는 질화 티타늄층을 형성함으로써 완성된다. 상기 제2 금속층(111)은 광원으로부터 입사되는 광이 거울(200)뿐만 아니라, 거울(200)이 덮고 있는 부분을 제외한 부분에도 입사됨으로 인하여, 액티브 매트릭스(100)에 광전류가 흘러 소자가 오동작을 일으키는 것을 방지한다. 이어서, 제2 금속층(111) 중 후속 공정에서 비어 홀(155)이 형성될 부분, 즉 그 아래에 제1 금속층(107)의 드레인 패드가 형성되어 있는 부분을 식각하여 도 8에 도시한 바와 같이 제2 금속층(111)에 홀(112)을 형성한다.The second metal layer 111 is formed on the first protective layer 110. The second metal layer 111 forms a titanium layer having a thickness of about 300 kW using a sputtering method of titanium, and then a thickness of about 1200 kW using a physical vapor deposition (PVD) method of titanium nitride on the titanium layer. It is completed by forming a titanium nitride layer having a. Since the light incident from the light source is incident not only to the mirror 200 but also to a portion other than the portion covered by the mirror 200, photocurrent flows through the active matrix 100 so that the device malfunctions. To prevent it. Subsequently, a portion of the second metal layer 111 in which the via hole 155 is to be formed in a subsequent process, that is, a portion in which the drain pad of the first metal layer 107 is formed is etched as shown in FIG. 8. The hole 112 is formed in the second metal layer 111.

제2 금속층(111)의 상부에는 제2 보호층(113)이 적층된다. 제2 보호층(113)은 인 실리케이트 유리(PSG)를 화학 기상 증착 방법을 사용하여 약 0.2㎛ 정도의 두께를 가지도록 형성한다. 제2 보호층(113)은 후속하는 공정 동안 액티브 매트릭스(100) 및 액티브 매트릭스(100) 상에 형성된 상기 결과물들이 손상을 입게 되는 것을 방지한다.The second protective layer 113 is stacked on the second metal layer 111. The second passivation layer 113 is formed to have a thickness of about 0.2 μm using the silicate glass PSG using a chemical vapor deposition method. The second protective layer 113 prevents damage to the active matrix 100 and the results formed on the active matrix 100 during subsequent processing.

제2 보호층(113)의 상부에는 식각 방지층(114)이 적층된다. 식각 방지층(114)은 제2 보호층(113) 및 상기 액티브 매트릭스(100) 상의 결과물들이 후속되는 식각 공정으로 인하여 식각되는 것을 방지한다. 식각 방지층(114)은 산화규소(SiO2) 또는 오산화인(P2O5) 등의 저온 산화물(Low Temperature Oxide; LTO)로 이루어진다. 식각방지층(114)은 저압 화학 기상 증착(LPCVD) 방법을 사용하여 약 350∼450℃ 정도의 온도에서 약 0.2∼0.8㎛ 정도의 두께를 갖도록 형성된다.An etch stop layer 114 is stacked on the second passivation layer 113. The etch stop layer 114 prevents the second passivation layer 113 and the results on the active matrix 100 from being etched due to a subsequent etching process. The etch stop layer 114 is formed of a low temperature oxide (LTO) such as silicon oxide (SiO 2 ) or phosphorus pentoxide (P 2 O 5 ). The etch stop layer 114 is formed to have a thickness of about 0.2 to 0.8 μm at a temperature of about 350 to 450 ° C. using a low pressure chemical vapor deposition (LPCVD) method.

이어서, 상기 식각 방지층(114)의 상부에 공통 전극선(175)을 형성한다. 공통 전극선(175)은 전기 전도성을 갖는 금속인 알루미늄(Al), 백금(Pt), 또는 탄탈륨(Ta)을 사용하여 형성한다. 공통 전극선(175)은 스퍼터링 방법을 이용하여 0.5 ∼ 2.0 ㎛ 정도의 두께를 가지도록 형성한다. 공통 전극선(175)은 지지층(125) 중 제1 앵커(126) 및 제2 앵커들(127a, 127b)들이 형성된 일측과 직교하는 방향으로 형성되도록 한다. 공통 전극선(175)은 후에 상부 전극(140)에 제2 신호를 인가한다.Next, the common electrode line 175 is formed on the etch stop layer 114. The common electrode line 175 is formed using aluminum (Al), platinum (Pt), or tantalum (Ta), which is a metal having electrical conductivity. The common electrode line 175 is formed to have a thickness of about 0.5 to 2.0 μm using a sputtering method. The common electrode line 175 is formed in a direction orthogonal to one side of the support layer 125 where the first anchor 126 and the second anchors 127a and 127b are formed. The common electrode line 175 applies a second signal to the upper electrode 140 later.

공통 전극선(175b) 및 식각 방지층(114)의 상부에는 제1 희생층(119)이 적층된다. 제1 희생층(119)은 액츄에이터(145)를 구성하기 위한 박막들의 적층을 용이하게 하는 기능을 수행한다. 제1 희생층(119)은 다결정 규소를 500℃ 이하의 온도에서 저압 화학 기상 증착(LPCVD) 방법을 사용하여 약 2.0∼3.0 ㎛ 정도의 두께를 갖도록 형성한다. 이 경우, 제1 희생층(119)은 상기 P-MOS 트랜지스터(105)가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 연마함으로써 제1 희생층(119)이 약 1.1㎛ 정도의 두께를 갖도록 그 표면을 평탄화시킨다.The first sacrificial layer 119 is stacked on the common electrode line 175b and the etch stop layer 114. The first sacrificial layer 119 serves to facilitate stacking of the thin films for forming the actuator 145. The first sacrificial layer 119 is formed to have a thickness of about 2.0 to 3.0 μm using the low pressure chemical vapor deposition (LPCVD) method at a temperature of 500 ° C. or less. In this case, since the first sacrificial layer 119 covers the upper portion of the active matrix 100 in which the P-MOS transistor 105 is embedded, the surface flatness is very poor. Accordingly, the surface of the first sacrificial layer 119 is planarized so that the first sacrificial layer 119 has a thickness of about 1.1 μm by polishing using spin on glass (SOG) or chemical mechanical polishing (CMP).

이어서, 제1 희생층(119)의 상부에 제1 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 상기 제1 포토레지스트를 마스크로 이용하여 제1 희생층(119) 중 아래에 제2 금속층(111)의 홀(112)이 형성된 부분 및 이와 인접한 양측 부분들을 식각하여 식각 방지층(114)의 일부를 사각형의 형상으로 노출시킴으로써, 후에 형성되는 지지층(125)을 지지하는 제1 앵커(126) 및 제2 앵커들(127a, 127b)이 형성될 위치를 만든다. 따라서, 상기 식각 방지층(114)이 소정의 거리만큼 이격된 3 개의 사각형의 형상으로 노출된다. 이어서, 상기 제1 포토레지스트를 제거한다.Subsequently, after applying and patterning a first photoresist (not shown) on the first sacrificial layer 119, a second photoresist is disposed below the first sacrificial layer 119 using the first photoresist as a mask. The first anchor 126 supporting the support layer 125 formed later by etching a portion where the hole 112 of the metal layer 111 is formed and both adjacent portions thereof to expose a portion of the etch stop layer 114 in a rectangular shape. ) And the position where the second anchors 127a and 127b are to be formed. Thus, the etch stop layer 114 is exposed in the shape of three squares spaced apart by a predetermined distance. Subsequently, the first photoresist is removed.

도 7b를 참조하면, 제1 층(124)은 상기와 같이 사각형의 형상으로 노출된 식각 방지층(114)의 상부 및 제1 희생층(119)의 상부에 적층된다. 제1 층(124)은 질화물과 같은 경질의 물질을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 약 0.1∼1.0 ㎛ 정도의 두께를 가지도록 형성한다. 상기 제1 층(124)은 후에 지지층(125)으로 패터닝되며, 제1 앵커(126) 및 제2 앵커들(127a, 127b)을 포함하는 지지층(125)은 사각 고리의 형상, 바람직하게는, 직사각 고리의 형상을 가지며 액츄에이터(145)를 지지한다. 이 경우, 제1 층(124) 중 상기 3 개의 사각형의 형상으로 노출된 식각 방지층(114) 상에 부착된 부분 중 가운데 사각형 형상의 식각 방지층(114)에 부착되는 부분은 제1 앵커(126)가 되며, 양측 사각형 형상의 식각 방지층(114)에 부착되는 부분은 제2 앵커들(127a, 127b)이 된다.Referring to FIG. 7B, the first layer 124 is stacked on the upper portion of the etch stop layer 114 and the first sacrificial layer 119 exposed in the shape of a rectangle as described above. The first layer 124 is formed to have a thickness of about 0.1 to 1.0 μm using a low pressure chemical vapor deposition (LPCVD) method such as nitride. The first layer 124 is later patterned with a support layer 125, wherein the support layer 125 comprising the first anchor 126 and the second anchors 127a, 127b is in the shape of a rectangular ring, preferably, It has a rectangular ring shape and supports the actuator 145. In this case, a portion of the first layer 124 attached to the etch stop layer 114 among the portions attached to the etch stop layer 114 exposed in the shape of the three rectangles is the first anchor 126. The portions attached to both sides of the quadrangular etch stop layer 114 become second anchors 127a and 127b.

제1 층(124)의 상부에 하부 전극층(129)이 적층된다. 하부 전극층(129)은 백금(Pt), 탄탈륨(Ta) 또는 백금-탄탈륨(Pt-Ta) 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 약 0.1∼1.0 ㎛ 정도의 두께를 가지도록 형성한다. 하부 전극층(129)은 후에 외부로부터 제1 신호가 인가되며 사각 고리의 형상, 바람직하게는, 직사각 고리의 형상을 갖는 하부 전극(130)으로 패터닝된다.The lower electrode layer 129 is stacked on the first layer 124. The lower electrode layer 129 has a thickness of about 0.1 to 1.0 μm using a sputtering method or a chemical vapor deposition method on an electrically conductive metal such as platinum (Pt), tantalum (Ta), or platinum-tantalum (Pt-Ta). Form to have. The lower electrode layer 129 is later patterned with a lower electrode 130 having a first signal applied from the outside and having a rectangular ring shape, preferably, a rectangular ring shape.

상기 하부 전극층(129)의 상부에는 PZT 또는 PLZT 등의 압전 물질로 이루어진 제2 층(134)을 적층한다. 제2 층(134)은 졸-겔법, 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 약 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 바람직하게는, 상기 제2 층(134)은 졸-겔법으로 제조된 PZT를 스퍼터링하여 약 0.4㎛ 정도의 두께를 가지도록 형성한다. 이어서, 상기 제2 층(134)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 제2 층(134)은 후에 상부 전극(140)과 하부 전극(130) 사이에 발생하는 전기장에 의하여 변형을 일으키는 거울상의 'ㄷ'자의 형상을 갖는 변형층(135)으로 패터닝된다.A second layer 134 made of a piezoelectric material such as PZT or PLZT is stacked on the lower electrode layer 129. The second layer 134 is formed to have a thickness of about 0.1 to 1.0 μm using a sol-gel method, a sputtering method, or a chemical vapor deposition method. Preferably, the second layer 134 is formed to have a thickness of about 0.4 μm by sputtering PZT prepared by the sol-gel method. Subsequently, the piezoelectric material constituting the second layer 134 is subjected to heat treatment by a rapid heat treatment (RTA) method to perform phase change. The second layer 134 is later patterned into a strained layer 135 having a mirror-shaped 'c' shape that causes strain by an electric field generated between the upper electrode 140 and the lower electrode 130.

상부 전극층(139)은 제2 층(134)의 상부에 적층된다. 상부 전극층(139)은 백금, 탄탈륨, 은(Ag) 또는 백금-탄탈륨 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 약 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 상부 전극층(139)은 후에 제2 신호가 인가되며 거울상의 'ㄷ'자의 형상을 갖는 상부 전극(140)으로 패터닝된다.The upper electrode layer 139 is stacked on top of the second layer 134. The upper electrode layer 139 is formed of a metal having electrical conductivity such as platinum, tantalum, silver (Ag), or platinum-tantalum to have a thickness of about 0.1 to 1.0 μm using a sputtering method or a chemical vapor deposition method. The upper electrode layer 139 is later applied with a second signal and patterned into the upper electrode 140 having a mirror-shaped 'c' shape.

도 7c를 참조하면, 상기 상부 전극층(139)의 상부에 제2 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 상기 제2 포토레지스트를 마스크로 이용하여 상부 전극층(139)을 거울상의 'ㄷ'자의 형상을 갖는 상부 전극(140)으로 패터닝한다(도 6 참조). 따라서, 제1 층(124)이 식각 방지층(114)에 접촉되는 부분의 상부에는 상부 전극(140)이 형성되지 않는다. 상부 전극(140)에는 외부로부터 후에 형성되는 상부 전극 연결 부재(160)를 통하여 제2 신호가 인가된다. 그리고, 상기 제2 포토레지스트를 제거한다.Referring to FIG. 7C, after applying and patterning a second photoresist (not shown) on the upper electrode layer 139, the upper electrode layer 139 is mirror-shaped using the second photoresist as a mask. Patterned into the upper electrode 140 having a '' shape (see FIG. 6). Therefore, the upper electrode 140 is not formed on the portion where the first layer 124 contacts the etch stop layer 114. The second signal is applied to the upper electrode 140 through the upper electrode connecting member 160 formed later from the outside. Then, the second photoresist is removed.

계속하여, 상부 전극층(139)을 상부 전극(140)으로 패터닝하는 방법과 동일한 방법으로, 도 6에 도시한 바와 같이, 상기 제2 층(134)을 패터닝하여 상부 전극(140)과 동일한 형상을 갖지만 상부 전극(140)보다는 넓은 면적의 거울상의 'ㄷ'자의 형상을 갖는 변형층(135)을 형성한다. 이어서, 하부 전극층(129)의 상부에 제3 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 상기 제3 포토레지스트를 마스크로 이용하여 하부 전극층(129)을 사각 고리의 형상, 바람직하게는, 직사각 고리의 형상을 갖는 하부 전극(130)으로 패터닝한다. 하부 전극(130)은 변형층(135)보다 넓은 면적을 가지며 인접하는 액츄에이터의 하부 전극과는 분리되도록 패터닝된다. 이 때, 변형층(135) 및 상부 전극(140)과는 달리 하부 전극(130)은 제1 층(124)이 식각 방지층(114)에 접촉되는 부분의 상부에도 형성된다.Subsequently, in the same manner as the method of patterning the upper electrode layer 139 to the upper electrode 140, as shown in FIG. 6, the second layer 134 is patterned to have the same shape as the upper electrode 140. However, the strained layer 135 having a shape of a 'c' in a mirror area having a larger area than the upper electrode 140 is formed. Subsequently, after applying and patterning a third photoresist (not shown) on the lower electrode layer 129, the lower electrode layer 129 is formed in a rectangular ring shape, preferably using the third photoresist as a mask. The lower electrode 130 is patterned to have a rectangular ring shape. The lower electrode 130 has a larger area than the deformation layer 135 and is patterned to be separated from the lower electrode of the adjacent actuator. In this case, unlike the deformable layer 135 and the upper electrode 140, the lower electrode 130 is also formed on an upper portion of the portion where the first layer 124 contacts the etch stop layer 114.

계속하여, 제1 층(124)을 패터닝하여 제1 앵커(126), 제2 앵커들(127a, 127b)을 포함하는 지지층(125)을 형성한다. 이 경우, 제1 층(124) 중 상기 3 개의 사각형의 형상으로 노출된 식각 방지층(114)에 접촉되는 부분 중 양측부는 제2 앵커들(127a, 127b)이 되며, 중앙부는 제1 앵커(126)가 된다. 즉, 제1 앵커(126)는 액츄에이터(145)의 내측에 형성되며, 제2 앵커들(127a, 127b)은 액츄에이터(145)의 양쪽 외측에 형성된다. 제1 앵커(126) 및 제2 앵커들(127a, 127b)은 각기 사각 상자의 형상을 가지며, 제1 앵커(126)의 아래에는 제2 금속층(111)의 홀(112)이 형성되어 있다(도 8 참조). 상기 지지층(125)은 사각 고리의 형상, 바람직하게는, 직사각 고리의 형상을 갖도록 패터닝된다. 이러한 상태에서 후에 제1 희생층(119)이 제거되면 도 6에 도시한 바와 같은 형상을 갖는 지지층(125)이 형성된다. 따라서, 상부 전극(140), 변형층(135), 하부 전극(130) 및 지지층(125)을 포함하는 액츄에이터(145)가 완성된다.Subsequently, the first layer 124 is patterned to form the support layer 125 including the first anchor 126 and the second anchors 127a and 127b. In this case, both sides of the portion of the first layer 124 contacting the etch stop layer 114 exposed in the shape of the three quadrangles are second anchors 127a and 127b, and the center portion of the first layer 124 is the first anchor 126. ) That is, the first anchor 126 is formed inside the actuator 145, and the second anchors 127a and 127b are formed on both outer sides of the actuator 145. Each of the first anchor 126 and the second anchors 127a and 127b has a rectangular box shape, and a hole 112 of the second metal layer 111 is formed under the first anchor 126 ( 8). The support layer 125 is patterned to have the shape of a rectangular ring, preferably a rectangular ring. In this state, when the first sacrificial layer 119 is removed later, a supporting layer 125 having a shape as shown in FIG. 6 is formed. Accordingly, the actuator 145 including the upper electrode 140, the strain layer 135, the lower electrode 130, and the support layer 125 is completed.

도 9d를 참조하면, 상기 지지층(125) 및 액츄에이터(145)의 상부에 제3 포토레지스트(도시되지 않음)를 도포하고 패터닝하여 제1 앵커(126) 및 제2 앵커들(127a, 127b) 상부에 형성된 하부 전극(130)과 상부 전극(140)의 일부를 노출시킨다. 이어서, 상기 노출된 하부 전극(130)과 상부 전극(140) 상부에 비정질 규소(amorphous silicon) 또는 산화규소(SiO2) 또는 오산화인(P2O5) 등의 저온 산화물을 증착하고 이를 패터닝함으로써, 각기 상부 전극(140)의 일부로부터 제2 앵커들(127a, 127b) 상의 하부 전극(130)의 상부를 지나서 인접한 액츄에이터의 상부 전극의 일부까지 절연층(150a, 150b)을 형성한다. 절연층(150a, 150b)은 저압 화학 기상 증착(LPCVD) 방법을 사용하여 약 0.2∼0.4㎛ 정도의 두께를 갖도록 형성한다. 절연층(150a, 150b)은 후에 형성되는 상부 전극 연결 부재(160a, 160b)가 하부 전극(130)과 연결되어 상부 전극(140)과 하부 전극(130) 사이에 전기적인 단락이 일어나는 것을 방지한다.Referring to FIG. 9D, a third photoresist (not shown) is applied and patterned on the support layer 125 and the actuator 145 to form an upper portion of the first anchor 126 and the second anchors 127a and 127b. A portion of the lower electrode 130 and the upper electrode 140 formed at the portion are exposed. Subsequently, by depositing and patterning a low temperature oxide such as amorphous silicon or silicon oxide (SiO 2 ) or phosphorus pentoxide (P 2 O 5 ) on the exposed lower electrode 130 and the upper electrode 140. Each of the insulating layers 150a and 150b is formed from a portion of the upper electrode 140 to a portion of the upper electrode of the adjacent actuator passing through the upper portion of the lower electrode 130 on the second anchors 127a and 127b. The insulating layers 150a and 150b are formed to have a thickness of about 0.2 to 0.4 µm using a low pressure chemical vapor deposition (LPCVD) method. The insulating layers 150a and 150b prevent the electrical short between the upper electrode 140 and the lower electrode 130 by connecting the upper electrode connecting members 160a and 160b formed later to the lower electrode 130. .

계속하여, 하부 전극(130) 중 아래에 제2 금속층(111)의 홀(112)이 형성된 부분으로부터 제1 앵커(126), 식각 방지층(114), 제2 보호층(113) 및 제1 보호층(110)을 식각하여 제1 금속층(107)의 드레인 패드(108)까지 제1 비어 홀(155)을 형성한다. 이와 동시에 절연층(150) 중 아래에 공통 전극선(175a, 175b)이 형성된 부분으로부터 절연층(150) 및 제2 앵커들(127a, 127b)을 식각하여 공통 전극선(175)까지 제2 비어 홀(179)을 형성한다. 이어서, 상기 제1 비어 홀(155) 및 제2 비어 홀(179)의 내부에 각각 제1 비어 컨택(156) 및 제2 비어 컨택(180)을 형성한다. 이와 동시에, 도 5에 도시한 바와 같이, 상부 전극(140)의 일부로부터 절연층(150 a, 150b)의 상부를 지나서 인접하는 액츄에이터의 상부 전극까지 상부 전극 연결 부재(160a, 160b)가 형성하여 액츄에이터(145)의 상부 전극(140)과 인접하는 액츄에이터의 상부 전극이 상부 전극(140) 및 상부 전극 연결 부재(160a, 160b)를 통하여 서로 연결되도록 한다. 따라서, 하부 전극(130)은 제1 비어 컨택(156)을 통하여 제1 금속층(107)의 드레인 패드(108)와 연결되며, 상부 전극(140)은 제2 비어 컨택(180) 및 상부 전극 연결 부재(160a, 160b)와 연결된다. 상기 제1 비어 컨택(156), 제2 비어 컨택(180) 및 상부 전극 연결 부재(160a, 160b)는 각기 백금 또는 백금-탄탈륨을 스퍼터링 방법 또는 화학 기상 증착 방법을 사용하여 0.1∼0.2㎛ 정도의 두께를 갖도록 증착시켜 형성한다.Subsequently, the first anchor 126, the etch stop layer 114, the second passivation layer 113, and the first protection from a portion of the lower electrode 130 where the hole 112 of the second metal layer 111 is formed below. The layer 110 is etched to form a first via hole 155 up to the drain pad 108 of the first metal layer 107. At the same time, the second via hole etches the insulating layer 150 and the second anchors 127a and 127b from the portion of the insulating layer 150 formed below the common electrode lines 175a and 175b to the common electrode line 175. 179). Subsequently, a first via contact 156 and a second via contact 180 are formed in the first via hole 155 and the second via hole 179, respectively. At the same time, as shown in FIG. 5, the upper electrode connecting members 160a and 160b are formed from a portion of the upper electrode 140 to the upper electrodes of adjacent actuators through the upper portions of the insulating layers 150 a and 150b. The upper electrode 140 of the actuator adjacent to the upper electrode 140 of the actuator 145 is connected to each other through the upper electrode 140 and the upper electrode connecting members 160a and 160b. Accordingly, the lower electrode 130 is connected to the drain pad 108 of the first metal layer 107 through the first via contact 156, and the upper electrode 140 is connected to the second via contact 180 and the upper electrode. Are connected to the members 160a and 160b. The first via contact 156, the second via contact 180, and the upper electrode connecting members 160a and 160b may each have a platinum or platinum-tantalum of about 0.1 to 0.2 μm by sputtering or chemical vapor deposition. It is formed by depositing to have a thickness.

도 7e를 참조하면, 액츄에이터(145) 및 지지층(125)의 상부에 다결정 규소를 저압 화학 기상 증착(LPCVD) 방법을 사용하여 액츄에이터(145)를 완전히 덮을 수 있도록 충분한 높이를 갖는 제2 희생층(164)을 형성한다. 이어서, 상기 제2 희생층(164)의 상부가 평탄한 면을 갖도록 화학 기계적 연마(CMP) 방법을 이용하여 제2 희생층(164)의 표면을 평탄화시킨다. 계속하여, 거울(200) 및 포스트(170)를 형성하기 위하여 제2 희생층(164)을 패터닝함으로써, 제1 비어 컨택(156)과 대향하는 위치의 상부 전극(140)의 일부를 노출시킨다. 다음에, 상기 노출된 상부 전극(140)의 일부 및 제2 희생층(164)의 상부에 반사성이 우수한 알루미늄(Al)과 같은 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 사용하여 적층하고 상기 증착된 금속을 패터닝하여 사각 평판의 형상을 갖는 거울(200) 및 거울(200)을 지지하는 포스트(170)를 동시에 형성한다.Referring to FIG. 7E, a second sacrificial layer having a height sufficient to completely cover the actuator 145 using a low pressure chemical vapor deposition (LPCVD) method with the polycrystalline silicon on top of the actuator 145 and the support layer 125 ( 164). Subsequently, the surface of the second sacrificial layer 164 is planarized by using a chemical mechanical polishing (CMP) method so that the top of the second sacrificial layer 164 has a flat surface. Subsequently, the second sacrificial layer 164 is patterned to form the mirror 200 and the post 170, thereby exposing a portion of the upper electrode 140 at a position opposite the first via contact 156. Next, a metal, such as aluminum (Al) having excellent reflectivity, is deposited on a portion of the exposed upper electrode 140 and on the second sacrificial layer 164 by using a sputtering method or a chemical vapor deposition method and then deposited. The metal is patterned to simultaneously form a mirror 200 having a shape of a square plate and a post 170 supporting the mirror 200.

그리고, 플루오르화 크세논(XeF2) 또는 플루오르화 브롬(BrF2)을 사용하여 상기 제1 희생층(119) 및 제2 희생층(164)을 동시에 제거하고 세정(rinse) 및 건조(dry) 처리를 수행하여 도 6에 도시된 바와 같은 AMA 소자를 완성한다. 상기와 같이 제2 희생층(164)이 제거되면 제2 희생층(164)의 위치에 제2 에어 갭(165)이 형성되고 제1 희생층(119)이 제거되면 제1 희생층(119)의 위치에 제1 에어 갭(120)이 형성된다.Then, the first sacrificial layer 119 and the second sacrificial layer 164 are simultaneously removed using xenon fluoride (XeF 2 ) or bromine fluoride (BrF 2 ), and a rinse and dry treatment is performed. Is performed to complete the AMA device as shown in FIG. 6. As described above, when the second sacrificial layer 164 is removed, the second air gap 165 is formed at the position of the second sacrificial layer 164, and when the first sacrificial layer 119 is removed, the first sacrificial layer 119 is removed. The first air gap 120 is formed at the position of.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 MOS 트랜지스터(105), 제1 금속층(107)의 드레인 패드(108) 및 제1 비어 컨택(156)을 통하여 하부 전극(130)에 인가된다. 동시에, 상부 전극(140)에는 외부로부터 상부 전극 연결 부재(160)를 통하는 경로 및 공통 전극선(175), 제2 비어 컨택(180) 및 상부 전극 연결 부재(160)를 통하는 경로를 따라 복수 개의 경로를 통하여 제2 신호가 인가된다. 따라서, 상부 전극(140)과 하부 전극(130) 사이의 전위차에 따른 전기장이 발생하게 된다. 상기 전기장에 의하여 상부 전극(140)과 하부 전극(130) 사이에 형성된 변형층(135)이 변형을 일으킨다. 변형층(135)이 전기장에 대하여 직교하는 방향으로 수축함에 따라 변형층(135)을 포함하는 액츄에이터(145)가 소정의 각도로 휘게 되고 지지층(125)도 함께 소정의 각도로 휘어진다. 광원으로부터 입사되는 빛을 반사하는 거울(200)은 포스트(170)에 의해 지지되어 액츄에이터(145)의 상부에 형성되어 있으므로 상부 전극(140)과 함께 경사진다. 따라서, 거울(200)은 입사광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺게 된다.In the above-described thin film type optical path control apparatus according to the present invention, the first signal transmitted from the outside is the MOS transistor 105 embedded in the active matrix 100, the drain pad 108 and the first metal layer 107 of the first metal layer 107. It is applied to the lower electrode 130 through the via contact 156. At the same time, the upper electrode 140 has a plurality of paths along the path through the upper electrode connecting member 160 from the outside and the path through the common electrode line 175, the second via contact 180, and the upper electrode connecting member 160. Through the second signal is applied. Therefore, an electric field is generated according to a potential difference between the upper electrode 140 and the lower electrode 130. The deformation layer 135 formed between the upper electrode 140 and the lower electrode 130 causes deformation by the electric field. As the strained layer 135 contracts in a direction perpendicular to the electric field, the actuator 145 including the strained layer 135 is bent at a predetermined angle, and the support layer 125 is also bent at a predetermined angle. The mirror 200 reflecting the light incident from the light source is inclined together with the upper electrode 140 because the mirror 200 is supported by the post 170 and formed on the actuator 145. Accordingly, the mirror 200 reflects incident light at a predetermined angle, and the reflected light passes through the slit to form an image on the screen.

상술한 바와 같이 본 발명에 의하면, 식각 방지층의 상부에 제1 앵커 및 제2 앵커들이 형성된 지지층의 일측과 서로 직교하는 공통 전극선을 추가로 형성하여 제2 비어 컨택을 통하여 상부 전극과 연결함으로써 제2 신호가 상부 전극에 인가되도록 한다. 따라서, 상부 전극 연결 부재를 통하여 제2 신호가 세로 방향으로 인가될 뿐만 아니라 식각 방지층의 상부에 형성된 공통 전극선을 통하여 제2 신호가 가로 방향으로도 상부 전극으로 인가될 수 있다. 그러므로, 상부 전극 연결 부재 및 공통 전극선의 일부분에 단락이 발생하더라도 다른 방향을 통하여 단락이 발생한 부분 이후의 상부 전극에 신호를 인가할 수 있어 화소의 선 결함을 최소화할 수 있다.As described above, according to the present invention, the second electrode may be formed by further forming a common electrode line orthogonal to one side of the support layer on which the first anchor and the second anchor are formed on the etch stop layer and connecting the upper electrode through the second via contact. Allow a signal to be applied to the upper electrode. Therefore, not only the second signal may be applied in the vertical direction through the upper electrode connecting member, but the second signal may be applied to the upper electrode in the horizontal direction through the common electrode line formed on the etch stop layer. Therefore, even if a short circuit occurs in a portion of the upper electrode connection member and the common electrode line, a signal can be applied to the upper electrode after the portion in which the short circuit occurs through the other direction, thereby minimizing the line defect of the pixel.

또한 상부 전극이 바둑판의 형태로 연결되므로 인하여 상부 전극이 병렬로 연결되는 효과를 가지게 되므로 저항값이 작아지게 되어 작은 전압에서도 동작할 수 있어 소비 전력을 최소화할 수 있다.In addition, since the upper electrode is connected in the form of a checkerboard has the effect that the upper electrode is connected in parallel, the resistance value is small, it can operate at a small voltage can minimize the power consumption.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art various modifications and variations of the present invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (8)

MOS 트랜지스터(105)가 내장되고 상기 트랜지스터(105)의 드레인(104)으로부터 연장되는 드레인 패드(108)를 갖는 제1 금속층(107)을 포함하는 액티브 매트릭스(100);An active matrix (100) containing a first metal layer (107) with a MOS transistor (105) embedded therein and having a drain pad (108) extending from the drain (104) of the transistor (105); 상기 액티브 매트릭스(100)의 일측 상부에 형성된 공통 전극선(175);A common electrode line 175 formed on one side of the active matrix 100; ⅰ) 일측이 상기 액티브 매트릭스(100) 중 아래에 상기 드레인 패드(108)가 형성된 부분 및 이와 동일 직선 상의 양측에 접촉되어 제1 앵커(126) 및 제2 앵커들(127a, 127b)이 되며, 타측이 상기 액티브 매트릭스(100) 상에 수평하게 형성된 지지층(125), ⅱ) 상기 지지층(125)의 상부에 형성된 하부 전극(130), ⅲ) 상기 하부 전극(130)의 상부에 형성된 변형층(135), ⅳ) 상기 변형층(135)의 상부에 형성된 상부 전극(140), 그리고 ⅴ) 상기 상부 전극(140)의 일측으로부터 상기 제2 앵커들(127a, 127b)의 상부를 지나서 인접한 액츄에이터의 상부 전극까지 형성된 상부 전극 연결 부재(160a, 160b)를 포함하는 액츄에이터(145);Iii) one side of the active matrix 100 is in contact with a portion where the drain pad 108 is formed below and both sides of the same straight line to form the first anchor 126 and the second anchors 127a and 127b, A support layer 125 formed on the other side horizontally on the active matrix 100, ii) a lower electrode 130 formed on the support layer 125, and a strained layer formed on the lower electrode 130 135), iv) an upper electrode 140 formed on the deformable layer 135, and iii) an adjacent actuator passing from the one side of the upper electrode 140 through the top of the second anchors 127a and 127b. An actuator 145 including upper electrode connecting members 160a and 160b formed up to an upper electrode; 상기 하부 전극(130)으로부터 제1 앵커(126)를 통하여 상기 드레인 패드(108)까지 형성된 제1 비어 컨택(156);A first via contact 156 formed from the lower electrode 130 to the drain pad 108 through a first anchor 126; 상기 상부 전극 연결 부재(160a, 160b)로부터 제2 앵커들(127a, 127b)을 통하여 상기 공통 전극선(175a)까지 형성된 제2 비어 컨택(180); 그리고A second via contact 180 formed from the upper electrode connecting members 160a and 160b to the common electrode line 175a through second anchors 127a and 127b; And 상기 액츄에이터(145)의 상부에 형성된 거울(200)을 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.Thin film type optical path control device, characterized in that it comprises a mirror (200) formed on top of the actuator (145). 제1항에 있어서, 상기 지지층(125)은 사각 고리의 형상을 가지며, 상기 하부 전극(130)은 상기 지지층(125)보다 좁은 면적의 사각 고리의 형상을 가지며, 상기 변형층(135)은 거울상의 'ㄷ'자의 형상을 가지며, 상기 상부 전극(140)은 상기 변형층(135)보다 좁은 면적의 거울상의 'ㄷ'자의 형상을 갖는 것을 특징으로 하는 박막형 광로 조절 장치.The method of claim 1, wherein the support layer 125 has a shape of a square ring, the lower electrode 130 has a shape of a square ring of a smaller area than the support layer 125, the deformation layer 135 is a mirror image It has a 'c' shape, the upper electrode 140 is a thin film type optical path control device, characterized in that it has a mirror-shaped 'c' shape of a narrower area than the deformation layer 135. 제1항에 있어서, 상기 상부 전극 연결 부재(160a, 160b)와 상기 제2 앵커들(127a, 127b) 상부의 상기 하부 전극(130) 사이에 절연층(150a, 150b)이 형성되는 것을 특징으로 하는 박막형 광로 조절 장치.The insulating layer 150a and 150b are formed between the upper electrode connecting members 160a and 160b and the lower electrode 130 on the second anchors 127a and 127b. Thin film type optical path control device. 제1항에 있어서, 상기 제1 앵커(126) 및 제2 앵커들(127a, 127b)이 형성된 지지층(125)의 일측과 상기 공통 전극선(172a, 172b)은 서로 직교하는 것을 특징으로 하는 박막형 광로 조절 장치.The thin film type optical path of claim 1, wherein one side of the support layer 125 on which the first anchor 126 and the second anchors 127a and 127b are formed and the common electrode lines 172a and 172b are perpendicular to each other. Regulator. 제1항에 있어서, 상기 공통 전극선(172a, 172b)은 백금(Pt) 또는 백금-탄탈륨(Pt-Ta)으로 이루어지는 것을 특징으로 하는 박막형 광로 조절 장치.The apparatus of claim 1, wherein the common electrode lines (172a, 172b) are made of platinum (Pt) or platinum-tantalum (Pt-Ta). MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 갖는 제1 금속층을 포함하는 액티브 매트릭스를 제공하는 단계;Providing an active matrix including a first metal layer having a MOS transistor embedded therein and having a drain pad extending from the drain of the transistor; 상기 액티브 매트릭스의 상부에 식각 방지층을 형성하는 단계;Forming an etch stop layer on the active matrix; 상기 식각 방지층의 일측 상부에 공통 전극선을 형성하는 단계;Forming a common electrode line on one side of the etch stop layer; 상기 식각 방지층 및 공통 전극선의 상부에 제1 희생층을 형성한 후, 상기 제1 희생층을 패터닝하여 상기 식각 방지층 중 상기 제1 금속층의 드레인 패드가 형성된 부분 및 상기 드레인 패드가 형성된 부분의 양측부를 노출시키는 단계;After the first sacrificial layer is formed on the etch stop layer and the common electrode line, the first sacrificial layer is patterned so that both sides of the portion where the drain pad of the first metal layer is formed and the portion where the drain pad are formed are formed. Exposing; 상기 식각 방지층, 공통 전극선, 및 제1 희생층의 상부에 제1 층, 하부 전극층, 제2 층 및 상부 전극을 형성하는 단계;Forming a first layer, a lower electrode layer, a second layer, and an upper electrode on the etch stop layer, the common electrode line, and the first sacrificial layer; 상기 상부 전극층, 상기 제2 층, 상기 하부 전극층 및 상기 제1 층을 패터닝하여 상부 전극, 변형층, 하부 전극, 그리고 제1 앵커 및 제2 앵커들을 갖는 지지층을 형성하는 단계;Patterning the upper electrode layer, the second layer, the lower electrode layer, and the first layer to form a support layer having an upper electrode, a strain layer, a lower electrode, and first and second anchors; 상기 상부 전극의 일측으로부터 인접한 액츄에이터의 상부 전극의 일측까지 절연층을 형성하는 단계;Forming an insulating layer from one side of the upper electrode to one side of the upper electrode of an adjacent actuator; 상기 상부 전극의 일부로부터 인접한 액츄에이터의 상부 전극의 일부까지 상부 전극 연결 부재를 형성하는 단계;Forming an upper electrode connecting member from a portion of the upper electrode to a portion of the upper electrode of an adjacent actuator; 상기 드레인 패드가 형성된 부분 상에 위치한 상기 하부 전극 및 제1 앵커를 식각하여 상기 하부 전극으로부터 상기 드레인 패드까지 제1 비어 홀을 형성한 후, 상기 제1 비어 홀의 내부에 제1 비어 컨택을 형성하는 단계;Etching the lower electrode and the first anchor on the portion where the drain pad is formed to form a first via hole from the lower electrode to the drain pad, and then forming a first via contact inside the first via hole. step; 상기 공통 전극선이 형성된 부분 상에 위치한 상기 상부 전극 연결 부재, 절연층 및 제2 앵커들을 식각하여 상기 절연층으로부터 상기 공통 전극선까지 제2 비어 홀을 형성한 후, 상기 제2 비어 홀의 내부에 제2 비어 컨택을 형성하는 단계; 그리고The upper electrode connecting member, the insulating layer, and the second anchors positioned on the portion where the common electrode line is formed are etched to form a second via hole from the insulating layer to the common electrode line, and then a second inside of the second via hole is formed. Forming a via contact; And 상기 액츄에이터의 상부에 제2 희생층을 형성하고 패터닝한 후, 상기 액츄에이터의 상부에 거울을 형성하는 단계를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.And forming and patterning a second sacrificial layer on top of the actuator, and forming a mirror on top of the actuator. 제6항에 있어서, 상기 제1 비어 컨택 및 제2 비어 컨택을 형성하는 단계는 스퍼터링 방법 또는 화학 기상 증착 방법을 사용하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 6, wherein the forming of the first via contact and the second via contact is performed using a sputtering method or a chemical vapor deposition method. 제6항에 있어서, 상기 상부 전극 연결 부재를 형성하는 단계, 상기 제1 비어 컨택을 형성하는 단계, 그리고 제2 비어 컨택을 형성하는 단계는 동시에 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 6, wherein the forming of the upper electrode connecting member, the forming of the first via contact, and the forming of the second via contact are simultaneously performed. .
KR1019980025190A 1998-06-29 1998-06-29 Thin-film fluorescent furnace control device and manufacturing method KR100283532B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025190A KR100283532B1 (en) 1998-06-29 1998-06-29 Thin-film fluorescent furnace control device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025190A KR100283532B1 (en) 1998-06-29 1998-06-29 Thin-film fluorescent furnace control device and manufacturing method

Publications (2)

Publication Number Publication Date
KR20000003890A true KR20000003890A (en) 2000-01-25
KR100283532B1 KR100283532B1 (en) 2001-04-02

Family

ID=19541682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025190A KR100283532B1 (en) 1998-06-29 1998-06-29 Thin-film fluorescent furnace control device and manufacturing method

Country Status (1)

Country Link
KR (1) KR100283532B1 (en)

Also Published As

Publication number Publication date
KR100283532B1 (en) 2001-04-02

Similar Documents

Publication Publication Date Title
KR100283532B1 (en) Thin-film fluorescent furnace control device and manufacturing method
KR100270990B1 (en) Thin film actuated mirror array and method for manufacturing the same
KR100256877B1 (en) Thin flim actuated mirror array
KR100276663B1 (en) Manufacturing method of thin film type optical path control device
KR100270992B1 (en) Thin film actuated mirror array and method for manufacturing the same
KR100265943B1 (en) Manufacturing method of tma
KR100270994B1 (en) Thin film actuated mirror array and method for manufacturing the same
KR100276666B1 (en) Thin film type optical path control device
KR100270995B1 (en) Manufacturing method of thin film actuated mirror array
KR100276667B1 (en) Thin film type optical path control device and its manufacturing method_
KR100270991B1 (en) Thin film actuated mirror array and method for manufacturing the same
KR100256880B1 (en) Thin flim actuated mirror array and method for manufacturing the same
KR100257603B1 (en) Thin film actuated mirror array and method for manufacturing the same
KR20000004799A (en) Thin film actuated mirror array
KR20000004783A (en) Thin film actuated mirror array and method for manufacturing thereof
KR20000024883A (en) Method for manufacturing thin film type actuated mirror arrays
KR19990058704A (en) Thin Film Type Light Path Regulator
KR20000044181A (en) Manufacturing method for thin film micromirror array-actuated device
KR19990058705A (en) Manufacturing method of thin film type optical path control device
KR20000031953A (en) Method for producing thin film type device for adjusting optical path capable of improving optical efficiency
KR20000004784A (en) Method for manufacturing a thin film actuated mirror array
KR20000004797A (en) Method for manufacturing a thin film actuated mirror array
KR20000044190A (en) Device for adjusting light path of thin film type
KR20000044200A (en) Manufacturing method for thin film micromirror array-actuated device
KR20000004801A (en) Method for manufacturing a thin film actuated mirror array

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031126

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee