KR100270995B1

KR100270995B1 - Manufacturing method of thin film actuated mirror array

Info

Publication number: KR100270995B1
Application number: KR1019980026308A
Authority: KR
Inventors: 손성용
Original assignee: 전주범; 대우전자주식회사
Priority date: 1998-06-30
Filing date: 1998-06-30
Publication date: 2000-11-01
Also published as: KR20000004790A

Abstract

거울의 평탄도를 향상시킬 수 있는 박막형 광로 조절 장치의 제조 방법이 개시된다. 액티브 매트릭스 상에 제1 희생층을 도포하고 패터닝한 다음, 지지 요소를 형성하고, 지지 요소의 상부에 액츄에이터를 형성한 후, 아큐플로를 사용하여 제2 희생층을 형성하고 알루미늄 또는 산화규소로 이루어진 하드 마스크를 적층하고 이를 이용하여 제2 희생층을 패터닝한 후, 그 상부에 거울을 형성한다. 액티브 매트릭스 상의 액츄에이터가 형성된 부분과 나머지 부분과의 단차를 용이하게 극복할 수 있을 뿐만 아니라 거울을 지지하는 포스트가 정확한 형상을 갖고 형성되기 때문에, 그 상부에 형성되는 거울의 평탄도를 현저하게 향상시킬 수 있으므로, 거울에 의해 반사되는 입사광의 광효율을 증가시켜 스크린에 투영되는 화상의 화질을 개선할 수 있다.Disclosed is a method of manufacturing a thin film type optical path control device capable of improving the flatness of a mirror. Applying and patterning a first sacrificial layer on the active matrix, then forming a support element, forming an actuator on top of the support element, and then forming a second sacrificial layer using AccuFlu and consisting of aluminum or silicon oxide After stacking the hard mask and patterning the second sacrificial layer using the hard mask, a mirror is formed on the hard mask. Not only can easily overcome the step between the actuator-formed portion and the remaining portion on the active matrix, but also the post supporting the mirror is formed with the correct shape, thereby significantly improving the flatness of the mirror formed thereon. Therefore, the image quality of the image projected on the screen can be improved by increasing the light efficiency of the incident light reflected by the mirror.

Description

Manufacturing method of thin film type optical path control device

본 발명은 AMA(Actuated Mirror Array)를 이용한 박막형 광로 조절 장치 의 제조 방법에 관한 것으로, 보다 상세하게는 거울의 평탄도를 향상시켜 스크린에 투영되는 화상의 화질을 개선할 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film type optical path control device using an Actuated Mirror Array (AMA), and more particularly, to a thin film type optical path control device capable of improving image quality of an image projected on a screen by improving the flatness of a mirror. It relates to a manufacturing method.

광학 에너지(optical energy)를 스크린 상에 투영하기 위한 광로 조절 장치 또는 공간적 광 변조기(spatial light modulator)는 광통신, 화상 처리 및 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 통상적으로 이러한 광변조기를 이용한 화상 처리 장치들은 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct-view image display device)와 투사형 화상 표시 장치(projection-type image display device)로 구분된다.Optical path control devices or spatial light modulators for projecting optical energy onto a screen may be applied to various fields such as optical communication, image processing, and information display devices. Typically, image processing apparatuses using such optical modulators are classified into a direct-view image display device and a projection-type image display device according to a method of displaying optical energy on a screen. do.

직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display : LCD), DMD(Deformable Mirror Device) 및 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD 및 AMA는 반사 광 변조기 (reflective spatial light modulators)로 분류될 수 있다.An example of a direct-view image display device is a CRT (Cathode Ray Tube). The CRT device is called a CRT, which has excellent image quality but increases in weight and volume as the screen is enlarged, leading to an increase in manufacturing cost. There is. Projection type image display apparatuses include a liquid crystal display (LCD), a deformable mirror device (DMD), and an AMA. Such projection image display devices can be further divided into two groups according to their optical characteristics. That is, devices such as LCDs can be classified as transmissive spatial light modulators, while DMD and AMA can be classified as reflective spatial light modulators.

LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1∼2% 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.Transmission optical modulators, such as LCDs, have a very simple optical structure, which makes them thinner, lighter in weight, and smaller in volume. However, due to the polarity of the light, the light efficiency is low, there is a problem inherent in the liquid crystal material, for example, there is a disadvantage that the response speed is slow and the inside is easy to overheat. In addition, the maximum light efficiency of existing transmission light modulators is limited in the range of 1-2% and requires dark room conditions to provide acceptable display quality. Therefore, optical modulators such as DMD and AMA have been developed to solve the above problems.

DMD는 5% 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트(contrast)가 향상되어 보다 밝고 선명한 화상을 얻을 수 있다.Although DMD shows a relatively good light efficiency of about 5%, the hinge structure employed in the DMD not only causes serious fatigue problems, but also requires a very complicated and expensive driving circuit. In the AMA, each of the mirrors installed therein reflects light incident from the light source at a predetermined angle, and the reflected light is projected on the screen through an aperture such as a slit or a pinhole. It is a device that can adjust the speed of light to form an image. Therefore, its structure and operation principle are simple, and high light efficiency (more than 10% light efficiency) can be obtained compared to LCD or DMD. In addition, the contrast of the image projected on the screen is improved to obtain a brighter and clearer image.

AMA의 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 신호에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 상기 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다.Each actuator of the AMA generates a deformation in accordance with the electric field generated by the applied electric picture signal and the bias signal. As the actuator deforms, each of the mirrors mounted thereon is tilted. Accordingly, the inclined mirrors reflect light incident from the light source at a predetermined angle to form an image on the screen.

이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉(sawing) 방법을 사용하여 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.These AMA devices are largely divided into bulk type and thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 to Gregory Um et al. The bulk optical path control device cuts a thin layer of multilayer ceramic, mounts a ceramic wafer having a metal electrode therein in an active matrix including a transistor, and then processes it using a sawing method and mirrors the upper portion thereof. By installing. However, the bulk optical path control device requires very high precision in design and manufacturing, and has a disadvantage in that the response of the strained layer is slow.

이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 이러한 박막형 광로 조절 장치는 본 출원인이 1998년 5월 8일 대한민국 특허청에 특허 출원한 특허출원 제98-16545호(발명의 명칭 : 박막형 광로 조절 장치 및 그 제조 방법)에 개시되어 있다.Accordingly, a thin film type optical path control apparatus that can be manufactured using a semiconductor manufacturing process has been developed. Such a thin film type optical path control device is disclosed in Korean Patent Application No. 98-16545 (name of the invention: thin film type optical path control device and its manufacturing method) filed by the applicant of the Korean Patent Office on May 8, 1998.

도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 사시도를 도시한 것이며, 도 2는 도 1의 장치를 A₁-A₂선으로 자른 단면도를 도시한 것이다.FIG. 1 shows a perspective view of a thin film type optical path adjusting device described in the above prior application, and FIG. 2 shows a cross-sectional view of the device of FIG. 1 taken along line A ₁ -A ₂ .

도 1을 참조하면, 상기 박막형 광로 조절 장치는, 액티브 매트릭스(11), 액티브 매트릭스(11)의 상부에 형성된 지지 요소(75), 지지 요소(75)의 상부에 나란하게 형성된 제1 및 제2 액츄에이팅부(110, 111), 그리고 제1 및 제2 액츄에이팅부(110, 111)의 상부에 형성된 거울(160)을 포함한다.Referring to FIG. 1, the thin film type optical path adjusting device includes an active matrix 11, a support element 75 formed on the active matrix 11, and first and second sides formed side by side on the support element 75. Actuating unit (110, 111), and the mirror 160 formed on the first and second actuating unit (110, 111).

도 2를 참조하면, 상기 액티브 매트릭스(11)는, M×N(M, N은 자연수) 개의 MOS 트랜지스터(20)가 내장된 기판(1), 상기 MOS 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 갖는 제1 금속층(35), 기판(1) 및 제1 금속층(35)의 상부에 적층된 제1 보호층(40), 제1 보호층(40)의 상부에 형성된 제2 금속층(45), 제2 금속층(45)의 상부에 형성된 제2 보호층(50), 그리고 제2 보호층(50)의 상부에 적층된 식각 방지층(55)을 포함한다.Referring to FIG. 2, the active matrix 11 includes a substrate 1 in which M × N (M, N is a natural number) MOS transistors 20 and a drain pad extending from the drain of the MOS transistors. The first protective layer 40 stacked on the first metal layer 35, the substrate 1, and the first metal layer 35, the second metal layer 45 formed on the first protective layer 40, and the first metal layer 35. The second protective layer 50 formed on the upper portion of the second metal layer 45 and the etch stop layer 55 stacked on the second protective layer 50 are included.

도 1을 참조하면, 지지 요소(75)는 액티브 매트릭스(11)의 상부에 제1 에어 갭(65)을 개재하여 형성된 지지 라인(74), 지지 라인(74)과 일체로 형성되며 사각 고리 형상의 지지층(73), 그리고 지지층(73) 중 지지 라인(74)과 인접한 부분 하부의 식각 방지층(55)에 각기 부착되어 지지층(73)을 지지하는 제1 앵커(71) 및 제2 앵커들(72a, 72b)을 포함한다.Referring to FIG. 1, the support element 75 is integrally formed with the support line 74 and the support line 74 formed through the first air gap 65 on the active matrix 11 and has a rectangular ring shape. First anchor 71 and second anchors respectively attached to the support layer 73 of the support layer 73 and the etch stop layer 55 below the portion adjacent to the support line 74 of the support layer 73 to support the support layer 73. 72a, 72b).

도 2를 참조하면, 제1 및 제2 액츄에이팅부(110, 111)는 각기 지지 라인(74)과 직교하는 방향으로 수평하게 연장된 지지층(73)의 2개의 암(arm)들의 상부에 사각형의 형상으로 서로 나란하게 형성된다. 제1 액츄에이팅부(110)는 제1 하부 전극(80), 제1 변형층(90) 및 제1 상부 전극(100)을 포함하며, 제2 액츄에이팅부(111)는 제2 하부 전극(81), 제2 변형층(91) 및 제2 상부 전극(101)을 포함한다.Referring to FIG. 2, the first and second actuating parts 110 and 111 may have a quadrangle on top of two arms of the support layer 73 extending horizontally in a direction orthogonal to the support line 74, respectively. It is formed parallel to each other in the shape of. The first actuating part 110 includes a first lower electrode 80, a first deformable layer 90, and a first upper electrode 100, and the second actuating part 111 includes a second lower electrode ( 81, a second strained layer 91, and a second upper electrode 101.

제1 및 제2 액츄에이팅부(110, 111)의 상부에 형성된 거울(160)은 포스트(150)에 의하여 중앙부가 지지되며 양측부가 제2 에어 갭(170)을 개재하여 제1 및 제2 액츄에이팅부(110, 111)의 상부에 수평하게 형성된다.The mirror 160 formed on the first and second actuating parts 110 and 111 is supported by a central part by the post 150, and both sides of the mirror 160 are provided by the first and second actuating parts through the second air gap 170. It is formed horizontally on the upper portion of the gating portion (110, 111).

이하 상술한 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.Hereinafter, a method of manufacturing the above-described thin film type optical path control apparatus will be described with reference to the drawings.

도 3a 내지 도 3d는 도 1 및 도 2에 도시한 장치의 제조 방법을 설명하기 위한 도면들이다. 도 3a를 참조하면, n형으로 도핑된 실리콘 웨이퍼인 기판(1)에 실리콘 부분 산화법(LOCOS)을 이용하여 액티브 영역 및 필드 영역을 구분하기 위한 분리막(25)을 형성한 후, 상기 액티브 영역 상에 폴리실리콘으로 이루어진 게이트(15)를 형성하고, 이온 주입 공정으로 p⁺소오스(10) 및 드레인(5)을 형성함으로써, 기판(1)에 M×N(M, N은 자연수) 개의 P-MOS 트랜지스터(20)를 형성한다.3A to 3D are views for explaining a method of manufacturing the apparatus shown in FIGS. 1 and 2. Referring to FIG. 3A, after forming a separator 25 for separating an active region and a field region using a silicon partial oxidation method (LOCOS) on a substrate 1 which is an n-type doped silicon wafer, the active region is formed on the active region. The gate 15 made of polysilicon is formed on the substrate, and the p ⁺ source 10 and the drain 5 are formed by an ion implantation process, whereby M x N (M, N is a natural number) P − The MOS transistor 20 is formed.

상기 P-MOS 트랜지스터(20)가 형성된 기판(1)의 상부에 절연막을 형성한 후, 사진 식각 방법으로 소오스(10) 및 드레인(5)의 일측 상부를 각기 노출시키는 개구부들을 형성한다. 이어서, 상기 개구부들이 형성된 결과물의 상부에 티타늄, 질화티타늄, 텅스텐 및 질화물 등으로 이루어진 금속층을 증착하고 패터닝하여, 상기 MOS 트랜지스터(20)의 드레인(5)으로부터 제1 앵커(71)의 하부까지 연장되는 드레인 패드를 포함하는 제1 금속층(35)을 형성한다.After the insulating film is formed on the substrate 1 on which the P-MOS transistor 20 is formed, openings are formed to expose the upper portions of one side of the source 10 and the drain 5 by photolithography. Subsequently, a metal layer made of titanium, titanium nitride, tungsten, nitride, or the like is deposited and patterned on the upper portion of the resultant product formed with the openings, and extends from the drain 5 of the MOS transistor 20 to the bottom of the first anchor 71. The first metal layer 35 including the drain pad is formed.

제1 금속층(35) 및 기판(1)의 상부에는 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법으로 8000Å 정도의 두께를 갖는 제1 보호층(40)이 형성된다. 제1 보호층(140)은 후속하는 공정의 동안 상기 트랜지스터(20)가 내장된 기판(1)이 손상을 입는 것을 방지한다.A first protective layer 40 having a thickness of about 8000 kPa is formed on the first metal layer 35 and the substrate 1 by phosphorus silicate glass PSG by chemical vapor deposition (CVD). The first protective layer 140 prevents damage to the substrate 1 in which the transistor 20 is embedded during the subsequent process.

제1 보호층(40)의 상부에는 티타늄층 및 질화티타늄층으로 구성된 제2 금속층(145)이 형성된다. 상기 티타늄층은 스퍼터링 방법으로 300Å의 두께를 갖게 형성되며, 질화티타늄층은 물리 기상 증착 방법(PVD)으로 1200Å을 사용하여 1200Å의 두께를 갖도록 형성된다. 제2 금속층(45)은 입사광으로 인하여 액티브 매트릭스(11)에 광전류가 흘러 소자가 오동작을 일으키는 것을 방지한다. 이어서, 제2 금속층(45) 중 후에 비어 홀(120)이 형성될 부분을 식각하여 제2 금속층(45)에 홀(도시되지 않음)을 형성한다.A second metal layer 145 including a titanium layer and a titanium nitride layer is formed on the first protective layer 40. The titanium layer is formed to have a thickness of 300 kW by the sputtering method, and the titanium nitride layer is formed to have a thickness of 1200 kW using 1200 kW by the physical vapor deposition method (PVD). The second metal layer 45 prevents the device from malfunctioning due to photocurrent flowing through the active matrix 11 due to incident light. Subsequently, a portion of the second metal layer 45 where the via hole 120 is to be formed later is etched to form holes (not shown) in the second metal layer 45.

제2 금속층(45)의 상부에는 인 실리케이트 유리(PSG)를 화학 기상 증착 방법으로 2000Å의 두께를 갖는 제2 보호층(50)이 적층된다. 제2 보호층(50)은 후속하는 공정 동안 상기 기판(1) 및 기판(1) 상에 형성된 상기 결과물들이 손상을 입는 것을 방지한다.On the upper part of the second metal layer 45, a second protective layer 50 having a thickness of 2000 kPa is deposited on the silicate glass PSG by chemical vapor deposition. The second protective layer 50 prevents the substrate 1 and the resulting products formed on the substrate 1 from being damaged during subsequent processing.

제2 보호층(50)의 상부에는 제2 보호층(150) 및 기판(1) 상의 결과물들이 후속되는 식각 공정 동안 식각되는 것을 방지하는 식각 방지층(55)이 적층된다. 식각 방지층(55)을 산화규소(SiO₂) 또는 오산화인(P₂O₅) 등의 저온 산화물(LTO)을 저압 화학 기상 증착(LPCVD) 방법을 사용하여 350∼450℃의 온도에서 0.2∼0.8㎛의 두께를 갖도록 형성한다.An etch stop layer 55 is stacked on the second passivation layer 50 to prevent the second passivation layer 150 and the products on the substrate 1 from being etched during the subsequent etching process. The etching prevention layer 55 is a low-temperature oxide (LTO) such as silicon oxide (SiO ₂ ) or phosphorus pentoxide (P ₂ O ₅ ) at a temperature of 350 to 450 ° C. using a low pressure chemical vapor deposition (LPCVD) method. It is formed to have a thickness of μm.

식각 방지층(55)의 상부에는 폴리실리콘을 저압 화학 기상 증착(LPCVD) 방법으로 2.0∼3.0㎛의 두께를 갖는 제1 희생층(60)이 적층된다. 이어서, 제1 희생층(60)의 표면을 화학 기계적 연마(CMP) 방법을 이용하여 연마함으로써 제1 희생층(60)이 약 1.1㎛ 정도의 두께를 갖도록 그 표면을 평탄화시킨다.The first sacrificial layer 60 having a thickness of 2.0 to 3.0 μm is deposited on the etch stop layer 55 by low pressure chemical vapor deposition (LPCVD). Subsequently, the surface of the first sacrificial layer 60 is polished using a chemical mechanical polishing (CMP) method to planarize the surface of the first sacrificial layer 60 to have a thickness of about 1.1 μm.

계속하여, 제1 희생층(60)의 상부에 제1 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 제1 포토레지스트를 마스크로 이용하여 제1 희생층(60) 중 아래에 제2 금속층(45)의 홀이 형성된 부분 및 이와 양측으로 인접한 부분들을 식각하여 식각 방지층(55)의 일부를 노출시킴으로써, 후에 형성되는 지지층(70)을 지지하는 제1 앵커(71) 및 제2 앵커들(72a, 72b)이 형성될 위치를 만들고, 제1포토레지스트를 제거한다. 이에 따라, 상기 식각 방지층(55)이 소정의 거리만큼 이격된 3개의 사각형의 형상으로 노출된다.Subsequently, after applying and patterning a first photoresist (not shown) on the top of the first sacrificial layer 60, the second photoresist is used as a mask to form a second bottom of the first sacrificial layer 60. The first anchor 71 and the second anchors supporting the supporting layer 70 to be formed later by etching the portion where the hole of the metal layer 45 and the portions adjacent to both sides are etched to expose a portion of the etch stop layer 55. The positions 72a and 72b are to be formed and the first photoresist is removed. Accordingly, the etch stop layer 55 is exposed in the shape of three squares spaced apart by a predetermined distance.

도 3b를 참조하면, 제1층(69)은 상기 사각 형상으로 노출된 식각 방지층(55) 및 제1 희생층(60)의 상부에 적층된다. 제1층(69)은 질화물을 저압 화학 기상 증착(LPCVD) 방법으로 0.1∼1.0㎛의 두께를 갖도록 형성한다.Referring to FIG. 3B, the first layer 69 is stacked on the etch stop layer 55 and the first sacrificial layer 60 exposed in the quadrangular shape. The first layer 69 is formed to have a thickness of 0.1 to 1.0 mu m by low pressure chemical vapor deposition (LPCVD).

하부 전극층(79)은 제1층(69)의 상부에 적층된다. 하부 전극층(79)은 백금(Pt), 탄탈륨(Ta) 또는 백금-탄탈륨(Pt-Ta) 등의 금속을 스퍼터링 방법 또는 화학 기상 증착 방법으로 0.1∼1.0㎛의 두께를 갖게 형성된다.The lower electrode layer 79 is stacked on top of the first layer 69. The lower electrode layer 79 is formed to have a thickness of 0.1 to 1.0 μm by sputtering or chemical vapor deposition of metals such as platinum (Pt), tantalum (Ta), or platinum-tantalum (Pt-Ta).

하부 전극층(79)의 상부에는 PZT 또는 PLZT 등의 압전 물질로 이루어진 제2층(89)이 적층된다. 제2층(89)은 졸-겔법으로 제조된 PZT를 스핀 코팅하여 0.4㎛ 정도의 두께를 갖도록 형성한 후, 제2층(89)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다.A second layer 89 made of a piezoelectric material such as PZT or PLZT is stacked on the lower electrode layer 79. The second layer 89 is formed by spin coating PZT prepared by the sol-gel method to have a thickness of about 0.4 μm, and then heat-treating the piezoelectric material constituting the second layer 89 by rapid thermal treatment (RTA). Phase change

상부 전극층(99)은 제2층(89)의 백금, 탄탈륨, 은(Ag) 또는 백금-탄탈륨 등의 금속을 스퍼터링 방법 또는 화학 기상 증착 방법으로 0.1∼1.0㎛의 두께를 갖도록 형성된다.The upper electrode layer 99 is formed to have a thickness of 0.1 to 1.0 μm by sputtering or chemical vapor deposition of a metal such as platinum, tantalum, silver (Ag), or platinum-tantalum of the second layer 89.

도 3c를 참조하면, 상부 전극층(99)의 상부에 제2 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 제2 포토레지스트를 마스크로 이용하여 상부 전극층(99)을 각기 직사각 평판의 형상을 갖고 소정의 거리만큼 분리되어 나란하게 형성된 제1 및 제2 상부 전극(100, 101)으로 패터닝하고, 상기 제2 포토레지스트를 제거한다. 제1 및 제2 상부 전극(100, 101)에는 각기 외부로부터 후에 형성되는 공통 전극선(140)을 통하여 제2 신호(화상 신호)가 인가된다.Referring to FIG. 3C, after applying and patterning a second photoresist (not shown) on the upper electrode layer 99, each of the upper electrode layers 99 is formed in a rectangular flat plate using the second photoresist as a mask. The first and second upper electrodes 100 and 101 are formed side by side and separated by a predetermined distance, and the second photoresist is removed. A second signal (image signal) is applied to the first and second upper electrodes 100 and 101 through the common electrode line 140 formed later from the outside, respectively.

이어서, 상부 전극층(99)을 패터닝하는 방법과 동일한 방법으로 제2층(89)을 패터닝하여 각기 직사각 평판의 형상을 가지며 소정의 거리만큼 분리되어 나란하게 형성된 제1 및 제2 변형층(90, 91)을 형성한다. 제1 변형층(80)은 제1 상부 전극(100)과 제1 하부 전극(80) 사이에 발생하는 제1 전기장에 의해 변형층 일으키며, 제2 변형층(81)은 제2 상부 전극(101)과 제2 하부 전극(81) 사이에 발생하는 제2 전기장에 의해 변형층 일으킨다.Subsequently, the second layer 89 is patterned in the same manner as the patterning of the upper electrode layer 99 to form a rectangular flat plate, and each of the first and second strained layers 90 formed side by side by a predetermined distance is formed. 91). The first strained layer 80 is caused by the first electric field generated between the first upper electrode 100 and the first lower electrode 80, and the second strained layer 81 is the second upper electrode 101. And the second electric field generated between the second lower electrode 81 and the second lower electrode 81.

계속하여, 상술한 방법으로 하부 전극층(79)을 패터닝하여 각기 직사각 평판의 형상을 갖고 소정의 거리만큼 이격된 제1 및 제2 하부 전극(80, 81)을 형성한다. 또한, 하부 전극층(79)을 패터닝할 때, 제1층(69)의 일측 상부에 제1 및 제2 하부 전극(80, 81)과 수직한 방향으로 공통 전극선(140)이 제1 및 제2 하부 전극(80, 81)과 동시에 형성된다. 공통 전극선(140)은 후에 형성되는 지지 라인(74) 상에 형성되며, 제1 및 제2 하부 전극(80, 81)과는 소정의 거리만큼 이격된다. 따라서, 제1 상부 전극(100), 제1 변형층(90) 및 제1 하부 전극(80)을 포함하는 제1 액츄에이팅부(110)와 제2 상부 전극(101), 제2 변형층(91) 및 제2 하부 전극(81)을 포함하는 제2 액츄에이팅부(111)가 완성된다.Subsequently, the lower electrode layer 79 is patterned by the above-described method to form first and second lower electrodes 80 and 81, each having a rectangular flat plate shape and spaced apart by a predetermined distance. In addition, when the lower electrode layer 79 is patterned, the common electrode line 140 is first and second in a direction perpendicular to the first and second lower electrodes 80 and 81 on one side of the first layer 69. It is formed simultaneously with the lower electrodes 80 and 81. The common electrode line 140 is formed on the support line 74 formed later, and is spaced apart from the first and second lower electrodes 80 and 81 by a predetermined distance. Accordingly, the first actuating part 110 including the first upper electrode 100, the first strained layer 90, and the first lower electrode 80, the second upper electrode 101, and the second strained layer ( The second actuating part 111 including the second lower electrode 81 and the second lower electrode 81 is completed.

제1층(69)은 지지층(73), 지지 라인(74), 제1 앵커(71) 그리고 제2 앵커들(72a, 72b)을 포함하는 지지 요소(75)로 패터닝된다. 이 때, 제1층(69) 중 상기 3개의 사각형으로 노출된 식각 방지층(55)에 접촉되는 부분 중 양측부는 제2 앵커들(72a,72b)이 되며, 중앙부는 제1 앵커(71)가 된다. 제1 앵커(71) 및 제2 앵커들(72a,72b)은 각기 사각 상자의 형상을 가지며, 제1 앵커(71)의 아래에는 드레인 패드가 형성되어 있다.The first layer 69 is patterned with a support element 75 comprising a support layer 73, a support line 74, a first anchor 71 and second anchors 72a, 72b. At this time, both sides of the portion of the first layer 69 contacting the etch stop layer 55 exposed in the three quadrangles are second anchors 72a and 72b, and the center portion of the first anchor 69 is do. The first anchor 71 and the second anchors 72a and 72b each have a rectangular box shape, and a drain pad is formed under the first anchor 71.

이어서, 지지 요소(75)와 제1 및 제2 액츄에이팅부(110, 111)의 상부에 제3 포토레지스트(도시되지 않음)를 도포하고 이를 패터닝하여 지지 라인(74) 상에 형성된 공통 전극선(140)으로부터 제1 및 제2 상부 전극(100, 101)의 일부를 노출시킨다. 이 때, 제1 앵커(71)로부터 제1 및 제2 하부 전극(80, 81)의 일부도 함께 노출된다.Subsequently, a third photoresist (not shown) is applied on the support element 75 and the first and second actuators 110 and 111 and patterned to form a common electrode line formed on the support line 74. A portion of the first and second upper electrodes 100 and 101 is exposed from 140. At this time, a part of the first and second lower electrodes 80 and 81 are also exposed together from the first anchor 71.

상기 노출된 부분에 아몰퍼스(amorphous) 실리콘 또는 저온 산화물인 산화규소 또는 오산화인 등을 증착하고 패터닝함으로써, 제1 상부 전극(100)의 일부로부터 제1 변형층(90) 및 제1 하부 전극(80)을 통하여 지지층(73)의 일부까지 제1 절연층(130)을 형성하고, 동시에 제2 상부 전극(101)의 일부로부터 제2 변형층(91) 및 제2 하부 전극(81)을 통하여 지지층(73)의 일부까지 제2 절연층(131)을 형성한다. 제1 및 제2 절연층(130, 131)은 저압 화학 기상 증착 방법(LPCVD) 방법으로 각기 0.2∼0.4㎛의 두께를 갖도록 형성된다.The first strained layer 90 and the first lower electrode 80 are formed from a portion of the first upper electrode 100 by depositing and patterning amorphous silicon or low temperature oxide silicon oxide or phosphorus pentoxide on the exposed portion. The first insulating layer 130 is formed up to a part of the support layer 73, and at the same time, the support layer is formed through the second strained layer 91 and the second lower electrode 81 from a part of the second upper electrode 101. The second insulating layer 131 is formed up to a part of 73. The first and second insulating layers 130 and 131 are formed to have a thickness of 0.2 to 0.4 µm, respectively, by low pressure chemical vapor deposition (LPCVD).

이어서, 아래에 드레인 패드가 형성된 부분인 제1 앵커(71)의 중앙 상부로부터 제1 앵커(71), 식각 방지층(55), 제2 보호층(50) 및 제1 보호층(40)의 일부를 식각하여 드레인 패드까지 비어 홀(120)을 형성한 후, 비어 홀(120)의 내부에 비어 컨택(125)을 형성하고, 비어 홀(120)로부터 제1 및 제2 하부 전극(80, 81)까지 각기 제1 및 제2 하부 전극 연결 부재(188, 189)를 형성한다. 이와 동시에, 제1 및 제2 상부 전극(100, 101)으로부터 공통 전극선(140)까지 각기 제1 및 제2 상부 전극 연결 부재(180, 181)가 형성된다.Subsequently, a portion of the first anchor 71, the etch stop layer 55, the second passivation layer 50, and the first passivation layer 40 are formed from a central upper portion of the first anchor 71, which is a portion where the drain pad is formed below. To form a via hole 120 to a drain pad, and then form a via contact 125 in the via hole 120, and form the first and second lower electrodes 80 and 81 from the via hole 120. ) To form first and second lower electrode connection members 188 and 189, respectively. At the same time, the first and second upper electrode connecting members 180 and 181 are formed from the first and second upper electrodes 100 and 101 to the common electrode line 140, respectively.

상기 비어 컨택(125), 제1 및 제2 하부 전극 연결 부재(188, 189), 그리고 제1 및 제2 상부 전극 연결 부재(180, 181)는 각기 백금 또는 백금-탄탈륨을 스퍼터링 방법 또는 화학 기상 증착 방법으로 0.1∼0.2㎛의 두께를 갖도록 증착시킨 후, 상기 증착된 금속을 패터닝하여 형성한다. 제1 및 제2 상부 전극 연결 부재(180, 181)는 각기 제1 및 제2 상부 전극(100, 101)과 공통 전극선(140)을 연결한다. 제1 하부 전극(80)은 제1 하부 전극 연결 부재(188) 및 비어 컨택(125)을 통하여 드레인 패드와 연결되며, 제2 하부 전극(81)은 제2 하부 전극 연결 부재(189) 및 비어 컨택(125)을 통하여 드레인 패드와 연결된다.The via contact 125, the first and second lower electrode connecting members 188 and 189, and the first and second upper electrode connecting members 180 and 181 are respectively sputtered platinum or platinum-tantalum. After the deposition to have a thickness of 0.1 ~ 0.2㎛ by the deposition method, the deposited metal is formed by patterning. The first and second upper electrode connecting members 180 and 181 connect the first and second upper electrodes 100 and 101 to the common electrode line 140, respectively. The first lower electrode 80 is connected to the drain pad through the first lower electrode connecting member 188 and the via contact 125, and the second lower electrode 81 is connected to the second lower electrode connecting member 189 and the via. It is connected with the drain pad through the contact 125.

도 3d를 참조하면, 제1 및 제2 액츄에이팅부(110, 111)와 지지 요소(75)의 상부에 제4 포토레지스트를 사용하여 제2 희생층(165)을 형성한다. 이어서, 거울(160) 및 포스트(150)를 형성하기 위하여 제2 희생층(165)을 패터닝함으로써, 상기 사각 고리의 형상을 갖는 지지층(70) 중 지지 라인(74)과 인접하지 않고 평행하게 형성된 부분의 일부를 노출시킨다. 다음에, 상기 노출된 지지층(70) 및 제2 희생층(165)의 상부에 알루미늄(Al)을 스퍼터링 방법 또는 화학 기상 증착 방법을 사용하여 증착하고 상기 증착된 금속을 패터닝하여 사각 평판의 형상을 갖는 거울(160)과 거울(160)을 지지하는 포스트(150)를 동시에 형성한다. 그리고, 제2 희생층(165) 및 제1 희생층(60)을 제거하고 세정 및 건조 처리를 수행하여 도 1에 도시한 바와 같은 AMA 소자를 완성한다. 상기와 같이 제2 희생층(165)이 제거되면 제2 희생층(165)의 위치에 제2 에어 갭(170)이 형성되고 제1 희생층(60)이 제거되면 제1 희생층(60)의 위치에 제1 에어 갭(65)이 형성된다.Referring to FIG. 3D, a second sacrificial layer 165 is formed using a fourth photoresist on the first and second actuating portions 110 and 111 and the support element 75. Subsequently, by patterning the second sacrificial layer 165 to form the mirror 160 and the post 150, the second sacrificial layer 165 is formed in parallel without being adjacent to the support line 74 of the support layer 70 having the shape of the rectangular ring. Expose part of the part. Next, aluminum (Al) is deposited on the exposed support layer 70 and the second sacrificial layer 165 using a sputtering method or a chemical vapor deposition method, and the deposited metal is patterned to form a rectangular plate. The mirror 160 and the post 150 for supporting the mirror 160 are formed at the same time. Then, the second sacrificial layer 165 and the first sacrificial layer 60 are removed, and cleaning and drying are performed to complete the AMA device as shown in FIG. 1. As described above, when the second sacrificial layer 165 is removed, the second air gap 170 is formed at the position of the second sacrificial layer 165, and when the first sacrificial layer 60 is removed, the first sacrificial layer 60 is removed. The first air gap 65 is formed at the position of.

그러나, 상술한 박막형 광로 조절 장치의 제조 방법 중, 제2 희생층을 적층하고 패터닝하는 공정에 있어, 액츄에이팅부 상에 거울을 수평하게 형성하기 위해서는 수회 반복하여 포토레지스트를 도포하지만, 액츄에이터가 형성된 부분과 나머지 부분과의 단차가 3.0∼4.0㎛ 정도가 되므로 상기 포토레지스트 제2 희생층이 이러한 단차를 극복하기는 매우 어려운 까닭에 그 상부에 형성되는 거울이 수평한 면을 갖지 못하는 문제가 발생한다. 또한, 포스트를 형성하기 위해 상기와 같이 두껍게 적층된 포토레지스트 제2 희생층을 패터닝한 후, 그 상부에 거울을 증착하면, 상기 포스트 부분의 제2 희생층 패턴이 설계된 크기보다 훨씬 큰 크기로 형성되기 때문에 거울이 포스트를 중심으로 오목하게 가라앉음으로써, 특히 포스트 상부의 거울면의 수평도가 현저하게 저하된다. 이와 같이, 수평도가 저하된 거울은 입사광을 소정의 각도로 반사하기 어려우며, 결국 스크린에 투영되는 화상의 화질이 떨어지는 문제를 일으킨다.However, in the above-described manufacturing method of the thin film type optical path control apparatus, in the process of laminating and patterning the second sacrificial layer, in order to form a mirror horizontally on the actuator, the photoresist is repeatedly applied several times, but the actuator is formed. Since the step between the part and the remaining part is about 3.0 to 4.0 μm, it is very difficult for the photoresist second sacrificial layer to overcome this step, which causes a problem that the mirror formed thereon does not have a horizontal plane. . In addition, after patterning the thickly stacked photoresist second sacrificial layer as described above to form a post, and depositing a mirror thereon, the second sacrificial layer pattern of the post portion is formed to a size much larger than the designed size. As a result, the mirror sinks concave around the post, so that the horizontality of the mirror surface above the post is particularly reduced. As described above, a mirror having a lowered horizontal level makes it difficult to reflect incident light at a predetermined angle, resulting in a problem of deterioration in image quality of an image projected on a screen.

따라서, 본 발명의 목적은 거울의 수평도를 향상시켜 스크린에 투영되는 화상의 화질을 개선할 수 있는 박막형 광로 조절 장치의 제조 방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a method of manufacturing a thin film type optical path control apparatus capable of improving the horizontality of a mirror to improve the image quality of an image projected on a screen.

도 1은 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 사시도이다.1 is a perspective view of a thin film type optical path adjusting device described in the applicant's prior application.

도 2는 도 1에 도시한 장치를 A₁-A₂선으로 자른 단면도이다.FIG. 2 is a cross-sectional view of the apparatus shown in FIG. _{1 taken along} lines A ₁ -A ₂ .

도 3a 내지 도 3d는 도 2에 도시한 장치의 제조 공정도이다.3A to 3D are manufacturing process diagrams of the apparatus shown in FIG. 2.

도 4는 본 발명에 따른 박막형 광로 조절 장치의 사시도이다.Figure 4 is a perspective view of a thin film type optical path control apparatus according to the present invention.

도 5는 도 4의 장치를 B₁-B₂선으로 자른 단면도이다.5 is a cross-sectional view of the apparatus of FIG. 4 taken along line B ₁ -B ₂ .

도 6a 내지 도 6e는 도 4 및 도 5에 도시한 장치의 제조 공정도이다.6A to 6E are manufacturing process diagrams of the apparatus shown in FIGS. 4 and 5.

＜도면의 주요 부분에 대한 부호의 설명〉<Description of the code | symbol about the principal part of drawing>

200 : 액티브 매트릭스 201 : 기판200: active matrix 201: substrate

220 : 트랜지스터 235 : 제1 금속층220: transistor 235: first metal layer

240 : 제1 보호층 245 : 제2 금속층240: first protective layer 245: second metal layer

250 : 제2 보호층 255 : 식각 방지층250: second protective layer 255: etch stop layer

260 : 제1 희생층 270 : 지지층260: first sacrificial layer 270: support layer

271 : 제1 앵커 272a, 272b : 제2 앵커271: first anchor 272a and 272b: second anchor

274 : 지지 라인 275 : 지지 요소274 support line 275 support element

280 : 하부 전극 290, 291 : 제1 및 제2 변형층280: lower electrode 290, 291: first and second strained layers

300, 301 : 제1 및 제2 상부 전극 310 : 액츄에이터300, 301: first and second upper electrodes 310: actuator

320, 321 : 제1 및 제2 절연층320, 321: first and second insulating layers

330, 331 : 제1 및 제2 상부 전극 연결 부재330 and 331: first and second upper electrode connecting members

350 : 포스트 360 : 거울350: Post 360: Mirror

370 : 비어 홀 380 : 비어 컨택370: Beer Hall 380: Beer Contact

400 : 제2 희생층 420 : 하드 마스크400: second sacrificial layer 420: hard mask

상술한 본 발명의 목적을 달성하기 위하여 본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 의하면, MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 갖는 제1 금속층을 포함하는 액티브 매트릭스의 상부에 제1 희생층을 형성하고 패터닝한 후, 상기 제1 희생층의 상부에 제1층, 하부 전극층, 제2층 및 상부 전극층을 형성한다. 상기 상부 전극층, 상기 제2층 및 상기 하부 전극층을 패터닝하여 하부 전극, 제1 변형층, 제2 변형층, 제1 상부 전극 및 제2 상부 전극을 포함하는 액츄에이터를 형성하고, 이어서 상기 제1층을 패터닝하여 지지 라인, 지지층 그리고 제1 앵커 및 제2 앵커들을 포함하는 지지 수단을 형성한다. 상기 지지 수단 및 상기 액츄에이터의 상부에 아큐플로를 사용하여 제2 희생층을 형성하고 거울 및 포스트를 형성하기 위하여 상기 제2 희생층의 상부에 하드 마스크를 형성하고 상기 하드 마스크를 패터닝한 후, 상기 하드 마스크의 상부에 거울을 형성한다.According to the manufacturing method of the thin film type optical path control apparatus according to the present invention in order to achieve the above object of the present invention, the upper portion of the active matrix including a first metal layer having a MOS transistor embedded and extending from the drain of the transistor After forming and patterning a first sacrificial layer on the substrate, a first layer, a lower electrode layer, a second layer, and an upper electrode layer are formed on the first sacrificial layer. Patterning the upper electrode layer, the second layer and the lower electrode layer to form an actuator including a lower electrode, a first strained layer, a second strained layer, a first upper electrode, and a second upper electrode, and then the first layer Is patterned to form a support line, a support layer and a support means comprising first and second anchors. After forming a second sacrificial layer using AccuFlu on top of the support means and the actuator and forming a hard mask on top of the second sacrificial layer to form a mirror and a post, the hard mask is patterned. Form a mirror on top of the hard mask.

본 발명에 의하면, 아큐플로로 이루어진 제2 희생층을 형성하고 제2 희생층의 상부에 하드 마스크를 형성한 후, 제2 희생층을 패터닝함으로써, 액티브 매트릭스 상의 액츄에이터가 형성된 부분과 나머지 부분과의 단차를 용이하게 극복할 수 있을 뿐만 아니라 거울을 지지하는 포스트가 정확한 형상을 갖고 형성되기 때문에, 그 상부에 형성되는 거울의 평탄도를 현저하게 향상시킬 수 있다. 그러므로, 거울에 의해 반사되는 입사광의 광효율을 증가시켜 스크린에 투영되는 화상의 화질을 개선할 수 있다.According to the present invention, by forming a second sacrificial layer made of AccuFlu, forming a hard mask on top of the second sacrificial layer, and patterning the second sacrificial layer, the portion of the actuator formed on the active matrix and the remaining portion are formed. Not only can the step be easily overcome, but since the post supporting the mirror is formed to have an accurate shape, the flatness of the mirror formed thereon can be remarkably improved. Therefore, it is possible to improve the image quality of the image projected on the screen by increasing the light efficiency of the incident light reflected by the mirror.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 박막형 광로 조절 장치를 설명한다.Hereinafter, a thin film type optical path adjusting apparatus according to a preferred embodiment of the present invention will be described with reference to the accompanying drawings.

도 4는 본 발명에 따른 박막형 광로 조절 장치의 사시도를 도시한 것이며, 도 5는 도 4의 장치를 B₁-B₂선으로 자른 단면도를 도시한 것이다.Figure 4 shows a perspective view of a thin film type optical path control apparatus according to the present invention, Figure 5 shows a cross-sectional view of the device of Figure 4 cut along the line B ₁ -B ₂ .

도 4 및 도 5를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 액티브 매트릭스(200), 액티브 매트릭스(200)의 상부에 형성된 지지 요소(275), 지지 요소(275)의 상부에 형성된 액츄에이터(310), 그리고 액츄에이터(310)의 상부에 형성된 거울(360)을 포함한다.4 and 5, the thin film type optical path adjusting device according to the present invention includes an active matrix 200, a support element 275 formed on the active matrix 200, and an actuator formed on the support element 275. 310, and a mirror 360 formed on the actuator 310.

상기 액티브 매트릭스(200)는, M×N(M, N은 자연수) 개의 P-MOS 트랜지스터(220)가 내장된 기판(201), 상기 P-MOS 트랜지스터(220)의 드레인(205) 및 소오스(210)로부터 연장되어 기판(201)의 상부에 형성된 제1 금속층(235), 제1 금속층(235)의 상부에 형성된 제1 보호층(240), 제1 보호층(240)의 상부에 형성된 제2 금속층(245), 제2 금속층(245)의 상부에 형성된 제2 보호층(250), 그리고 제2 보호층(250)의 상부에 형성된 식각 방지층(255)을 포함한다.The active matrix 200 includes a substrate 201 in which M × N (M, N is a natural number) P-MOS transistors 220, a drain 205 and a source of the P-MOS transistors 220. A first metal layer 235 formed above the substrate 201, a first passivation layer 240 formed on the first metal layer 235, and a first passivation layer 240 formed on the first metal layer 235. The second metal layer 245, the second protective layer 250 formed on the second metal layer 245, and the etch stop layer 255 formed on the second protective layer 250 are included.

제1 금속층(235)은 제1 신호(화상 신호)를 전달하기 위하여 P-MOS 트랜지스터(220)의 드레인(205)으로부터 연장되는 드레인 패드를 포함하며, 제2 금속층(245)은 티타늄층 및 질화티타늄층으로 이루어진다.The first metal layer 235 includes a drain pad extending from the drain 205 of the P-MOS transistor 220 to transmit a first signal (image signal), and the second metal layer 245 includes a titanium layer and nitride. It consists of a titanium layer.

도 4를 참조하면, 지지 요소(275)는 지지 라인(274), 지지층(270), 제1 앵커(271) 및 제2 앵커들(272a, 272b)을 포함한다. 상기 지지 라인(274) 및 지지층(270)은 제1 에어 갭(265)을 개재하여 식각 방지층(255)의 상부에 수평하게 형성된다. 지지 라인(274)의 상부에는 공통 전극선(340)이 형성되며 지지 라인(274)은 이러한 공통 전극선(340)을 지지하는 기능을 수행한다.Referring to FIG. 4, the support element 275 includes a support line 274, a support layer 270, a first anchor 271 and second anchors 272a, 272b. The support line 274 and the support layer 270 are horizontally formed on the etch stop layer 255 through the first air gap 265. The common electrode line 340 is formed on the support line 274, and the support line 274 functions to support the common electrode line 340.

상기 지지층(270)은 사각 고리의 형상, 바람직하게는 직사각 고리의 형상을 갖고 지지 라인(274)과 동일 평면상에서 직교하는 방향으로 지지 라인(274)과 일체로 형성된다. 상기 사각 고리 형상의 지지층(270) 중 지지 라인(274)과 직교하는 방향으로 수평하게 연장된 2개의 암들 사이의 하부에는 제1 앵커(271)가 상기 2개의 암들과 일체로 형성되어 식각 방지층(255)에 부착되며, 상기 2개의 암들의 외측 하부에는 2개의 제2 앵커들(272a, 272b)이 상기 2개의 암들과 일체로 형성되어 식각 방지층(255)에 부착된다. 제1 앵커(271) 및 제2 앵커들(272a, 272b)은 각기 사각 상자의 형상을 갖는다.The support layer 270 has a rectangular ring shape, preferably a rectangular ring shape, and is integrally formed with the support line 274 in a direction orthogonal to the support line 274 in the same plane. A first anchor 271 is integrally formed with the two arms in a lower portion between two arms horizontally extending in a direction orthogonal to the support line 274 of the rectangular ring-shaped support layer 270 to form an etch stop layer ( 255, and two second anchors 272a and 272b are formed integrally with the two arms at an outer lower portion of the two arms and attached to the etch stop layer 255. The first anchor 271 and the second anchors 272a and 272b each have a rectangular box shape.

지지층(270)은 제1 앵커(271)에 의해 중앙부가 지지되며 제2 앵커들(272a, 272b)에 의하여 양측부가 지지되어, 지지층(270)과 제1 및 제2 앵커들(271, 272a, 272b)의 단면은 도 5에 도시한 바와 같이 'Ｔ'자의 형상을 갖는다.The support layer 270 is centrally supported by the first anchor 271, and both sides are supported by the second anchors 272a and 272b, so that the support layer 270 and the first and second anchors 271, 272a, The cross section of 272b) has a shape of 'T' as shown in FIG.

제1 앵커(271)는 식각 방지층(255) 중 아래에 제1 금속층(235)의 드레인 패드가 형성된 부분 상에 형성된다. 제1 앵커(271)의 중앙부에는 식각 방지층(255), 제2 보호층(250), 제2 금속층(245)의 홀(도시되지 않음) 및 제1 보호층(240)을 통하여 제1 금속층(235)의 드레인 패드까지 비어 홀(370)이 형성된다.The first anchor 271 is formed on a portion of the etch stop layer 255 where the drain pad of the first metal layer 235 is formed. In the central portion of the first anchor 271, the first metal layer may be formed through the etch stop layer 255, the second passivation layer 250, the holes (not shown) of the second metal layer 245, and the first passivation layer 240. The via hole 370 is formed to the drain pad of 235.

상기 액츄에이터(310)는 지지 라인(274)에 대하여 거울상의 'ㄷ'자의 형상을 갖고 지지층(270)의 상부에 형성된다. 액츄에이터(310)는 하부 전극(280), 제1 변형층(290), 제2 변형층(291), 제1 상부 전극(300) 그리고 제2 상부 전극(301)을 포함한다. 상기 하부 전극(280)은 지지 라인(274)에 대하여 소정의 거리만큼 이격된 거울상의 'ㄷ'자의 형상을 가지며, 하부 전극(280)의 일측에는 제1 앵커(271)를 향하여 계단형으로 돌출부들이 서로 대응하여 형성된다. 상기 하부 전극(280)의 돌출부들은 각기 제1 앵커(271)에 형성된 비어 홀(370)의 주위까지 연장된다.The actuator 310 has a mirror-shaped 'c' shape with respect to the support line 274 and is formed on the support layer 270. The actuator 310 includes a lower electrode 280, a first strained layer 290, a second strained layer 291, a first upper electrode 300, and a second upper electrode 301. The lower electrode 280 has a mirror-shaped 'c' shape spaced apart from the support line 274 by a predetermined distance, and protrudes stepped toward the first anchor 271 on one side of the lower electrode 280. Are formed corresponding to each other. The protrusions of the lower electrode 280 extend to the circumference of the via hole 370 formed in the first anchor 271, respectively.

비어 컨택(380)은 상기 드레인 패드로부터 비어 홀(380)을 통하여 하부 전극(280)의 돌출부까지 형성되어 드레인 패드와 하부 전극(280)을 전기적으로 연결한다.The via contact 380 is formed from the drain pad to the protrusion of the lower electrode 280 through the via hole 380 to electrically connect the drain pad and the lower electrode 280.

상기 거울상의 'ㄷ'자형의 하부 전극(280)의 2개의 암들은 각기 직사각 평판의 형상을 가지며, 제1 및 제2 변형층(290, 291)은 각기 하부 전극(280)의 2개의 암들보다 좁은 면적의 직사각 평판의 형상을 갖고 하부 전극(280)의 2개의 암들의 상부에 형성된다. 또한, 제1 및 제2 상부 전극(300, 301)은 각기 제1 및 제2 변형층(290, 291)보다 좁은 면적의 직사각 평판의 형상을 갖고 제1 및 제2 변형층(290, 291)의 상부에 형성된다.The two arms of the mirror-shaped 'c' shaped lower electrode 280 each have the shape of a rectangular flat plate, and the first and second deformable layers 290 and 291 are respectively more than two arms of the lower electrode 280. It has a narrow rectangular plate shape and is formed on top of two arms of the lower electrode 280. In addition, the first and second upper electrodes 300 and 301 have a shape of a rectangular plate having a smaller area than the first and second deformable layers 290 and 291, respectively, and the first and second deformable layers 290 and 291. It is formed at the top of the.

상기 제1 상부 전극(300)의 일측으로부터 제1 변형층(290) 및 하부 전극(280)을 통하여 지지층(270)의 일부까지 제1 절연층(320)이 형성되며, 제1 상부 전극(300)의 일측으로부터 제1 절연층(320) 및 지지층(270)의 일부를 통하여 공통 전극선(340)까지 제1 상부 전극 연결 부재(330)가 형성된다. 제1 상부 전극 연결 부재(330)는 제1 상부 전극(300)과 공통 전극선(340)을 서로 연결하며, 제1 절연층(320)은 제1 상부 전극(300)과 하부 전극(280)이 서로 연결되어 전기적인 단락(short)이 일어나는 것을 방지한다.The first insulating layer 320 is formed from one side of the first upper electrode 300 to a part of the support layer 270 through the first strained layer 290 and the lower electrode 280, and the first upper electrode 300. The first upper electrode connecting member 330 is formed from one side of the second electrode to a common electrode line 340 through a portion of the first insulating layer 320 and the support layer 270. The first upper electrode connecting member 330 connects the first upper electrode 300 and the common electrode line 340 to each other, and the first insulating layer 320 may include the first upper electrode 300 and the lower electrode 280. It is connected to each other to prevent electrical shorts.

또한, 제2 상부 전극(301)의 일측으로부터 제2 변형층(291) 및 하부 전극(280)을 통하여 지지층(270)의 일부까지 제2 절연층(321)이 형성된다. 제2 상부 전극(301)의 일측으로부터 제2 절연층(321) 및 지지층(270)의 일부를 통하여 공통 전극선(340)까지 제2 상부 전극 연결 부재(331)가 형성된다. 제2 절연층(321) 및 제2 상부 전극 연결 부재(331)는 각기 제1 절연층(320) 및 제1 상부 전극 연결 부재(330)와 나란하게 형성된다. 제2 상부 전극 연결 부재(331)는 제2 상부 전극(301)과 공통 전극선(340)을 서로 연결하며, 제2 절연층(321)은 제2 상부 전극(301)과 하부 전극(280)이 서로 연결되어 전기적인 단락이 일어나는 것을 방지한다.In addition, a second insulating layer 321 is formed from one side of the second upper electrode 301 to a part of the support layer 270 through the second deformable layer 291 and the lower electrode 280. The second upper electrode connecting member 331 is formed from one side of the second upper electrode 301 to the common electrode line 340 through a portion of the second insulating layer 321 and the support layer 270. The second insulating layer 321 and the second upper electrode connecting member 331 are formed to be parallel to the first insulating layer 320 and the first upper electrode connecting member 330, respectively. The second upper electrode connecting member 331 connects the second upper electrode 301 and the common electrode line 340 to each other, and the second insulating layer 321 is formed by the second upper electrode 301 and the lower electrode 280. They are connected to each other to prevent electrical shorts.

상기 거울상의 'ㄷ'자형의 하부 전극(280) 중 제1 및 제2 상부 전극(300, 301)이 형성되지 않은 부분, 즉 지지 라인(274)에 대하여 평행하게 형성된 부분의 일부에는 거울(360)을 지지하는 포스트(350)가 형성된다. 거울(360)은 포스트(350)에 의하여 중앙부가 지지되며 양측이 제2 에어 갭(410)을 개재하여 액츄에이터(310)의 상부에 수평하게 형성된다. 상기 거울(360)의 하부에는 포스트(350)가 정확한 형상을 갖도록 하는 하드 마스크(420)가 부착된다. 거울(360)은 광원(도시되지 않음)으로부터 입사되는 광을 소정의 각도로 반사하여 스크린에 화상이 투영되도록 한다.The mirror 360 is formed on a portion of the mirror-shaped lower electrode 280 in which the first and second upper electrodes 300 and 301 are not formed, that is, a portion formed parallel to the support line 274. Posts 350 are formed. The mirror 360 is centrally supported by the post 350, and both sides thereof are horizontally formed on the upper portion of the actuator 310 via the second air gap 410. A hard mask 420 is attached to the lower portion of the mirror 360 to allow the post 350 to have an accurate shape. The mirror 360 reflects light incident from a light source (not shown) at a predetermined angle so that the image is projected onto the screen.

이하 본 발명에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control device according to the present invention will be described in detail with reference to the drawings.

도 6a 내지 도 6e는 도 4 및 도 5에 도시한 장치의 제조 방법을 설명하기 위한 도면들이다. 도 6a 내지 도 6e에 있어서, 도 4 및 도 5와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.6A to 6E are diagrams for describing a method of manufacturing the apparatus shown in FIGS. 4 and 5. In Figs. 6A to 6E, the same reference numerals are used for the same members as Figs. 4 and 5.

도 6a를 참조하면, n형으로 도핑된 실리콘 웨이퍼인 기판(101)에 통상의 소자 분리 공정인 실리콘 부분 산화법(LOCOS)을 이용하여 액티브 영역 및 필드 영역을 구분하기 위한 소자 분리막(225)을 형성한다. 이어서, 상기 액티브 영역의 상부에 불순물이 도핑된 폴리실리콘과 같은 도전 물질로 이루어진 게이트(215)를 형성한 후, 이온 주입 공정을 이용하여 p⁺소오스(210) 및 드레인(205)을 형성함으로써, 기판(201)에 M×N(M, N은 자연수) 개의 P-MOS 트랜지스터(220)를 형성한다.Referring to FIG. 6A, a device isolation layer 225 is formed on an n-type doped silicon wafer by using a silicon partial oxidation method (LOCOS), which is a conventional device isolation process. do. Subsequently, a gate 215 made of a conductive material such as polysilicon doped with impurities is formed on the active region, and then p ⁺ source 210 and drain 205 are formed using an ion implantation process. M × N (M and N are natural numbers) P-MOS transistors 220 are formed on the substrate 201.

상기 P-MOS 트랜지스터(220)가 형성된 결과물의 상부에 산화물로 이루어진 절연막(230)을 형성한 후, 사진 식각 방법으로 상기 트랜지스터(220)의 소오스(210) 및 드레인(205)의 일측 상부를 각각 노출시키는 개구부들을 형성한다. 계속하여, 상기 개구부들이 형성된 결과물의 상부에 티타늄, 질화티타늄, 텅스텐 및 질화물 등으로 이루어진 제1 금속층(235)을 증착한 후, 증착된 제1 금속층(235)을 사진 식각 방법으로 패터닝한다. 이와 같이 패터닝된 제1 금속층(235)은, 상기 P-MOS 트랜지스터(220)의 드레인(205)으로부터 지지층(270)을 지지하는 제1 앵커(271)의 아래까지 연장되는 드레인 패드를 포함한다.After the insulating film 230 made of oxide is formed on the P-MOS transistor 220 formed thereon, the source 210 and one side of the drain 205 of the transistor 220 are respectively formed by a photolithography method. Form openings that expose. Subsequently, after depositing a first metal layer 235 made of titanium, titanium nitride, tungsten, nitride, or the like on the resultant, the first metal layer 235 is patterned by photolithography. The patterned first metal layer 235 includes a drain pad extending from the drain 205 of the P-MOS transistor 220 to the bottom of the first anchor 271 supporting the support layer 270.

제1 금속층(235) 및 트랜지스터(220)가 형성된 기판(201)의 상부에는 제1 보호층(240)이 적층된다. 제1 보호층(240)은 인 실리케이트 유리(PSG)를 사용하여 화학 기상 증착(CVD) 방법으로 약 8000Å 정도의 두께를 갖도록 형성된다. 제1 보호층(240)은 후속하는 공정의 영향으로 인해 상기 P-MOS 트랜지스터(220)가 내장된 기판(201)이 손상을 입는 것을 방지한다.The first passivation layer 240 is stacked on the substrate 201 where the first metal layer 235 and the transistor 220 are formed. The first passivation layer 240 is formed to have a thickness of about 8000 GPa by chemical vapor deposition (CVD) using phosphorus silicate glass (PSG). The first protective layer 240 prevents the substrate 201 having the P-MOS transistor 220 from being damaged due to a subsequent process.

제1 보호층(240)의 상부에는 제2 금속층(245)이 형성된다. 제2 금속층(245)은 티타늄층과 질화티타늄층으로 구성된다. 상기 티타늄층은 스퍼터링 방법을 사용하여 약 300Å 정도의 두께로 형성되며, 질화티타늄층은 상기 티타늄층의 상부에 물리 기상 증착 방법(PVD)을 사용하여 약 1200Å 정도의 두께를 갖도록 형성된다. 제2 금속층(245)은 광원(도시되지 않음)으로부터 입사되는 광이 거울(360)뿐만 아니라, 거울(360)이 덮고 있는 부분을 제외한 부분에도 입사됨으로 인하여, 액티브 매트릭스(200)에 광 누설 전류(photo leakage current)가 흘러 소자가 오동작을 일으키는 것을 방지한다. 이어서, 제2 금속층(245) 중 후속 공정에서 비어 홀(370)이 형성될 부분, 즉 그 아래에 제1 금속층(235)의 드레인 패드가 형성되어 있는 부분을 식각하여 제2 금속층(245)에 홀(도시되지 않음)을 형성한다.The second metal layer 245 is formed on the first passivation layer 240. The second metal layer 245 is composed of a titanium layer and a titanium nitride layer. The titanium layer is formed to a thickness of about 300 kW using a sputtering method, and the titanium nitride layer is formed to have a thickness of about 1200 kW using a physical vapor deposition method (PVD) on top of the titanium layer. Since the light incident from the light source (not shown) is incident on the second metal layer 245 not only to the mirror 360 but also to a portion other than the portion covered by the mirror 360, a light leakage current is generated in the active matrix 200. (photo leakage current) flows to prevent the device from malfunctioning. Subsequently, a portion of the second metal layer 245 in which the via hole 370 is to be formed in a subsequent process, that is, a portion in which the drain pad of the first metal layer 235 is formed is etched to the second metal layer 245. Form a hole (not shown).

제2 금속층(245)의 상부에는 제2 보호층(250)이 적층된다. 제2 보호층(250)은 인 실리케이트 유리(PSG)를 화학 기상 증착 방법을 사용하여 약 2000Å 정도의 두께를 갖도록 형성한다. 제2 보호층(250)은 후속하는 공정 동안 상기 기판(201) 및 기판(201) 상에 형성된 상기 결과물들이 손상을 입는 것을 방지한다.The second passivation layer 250 is stacked on the second metal layer 245. The second passivation layer 250 is formed of a silicate glass (PSG) to have a thickness of about 2000 kPa using a chemical vapor deposition method. The second protective layer 250 prevents damage to the substrate 201 and the products formed on the substrate 201 during subsequent processing.

제2 보호층(250)의 상부에는 식각 방지층(255)이 적층된다. 식각 방지층(255)은 제2 보호층(250) 및 상기 기판(201) 상의 결과물들이 후속되는 식각 공정 동안 식각되어 손상을 입는 것을 방지한다. 식각 방지층(255)은 산화규소(SiO₂) 또는 오산화인(P₂O₅) 등의 저온 산화물(LTO)을 사용하여 형성한다. 상기 식각 방지층(255)은 저압 화학 기상 증착(LPCVD) 방법을 사용하여 약 350∼450℃ 정도의 온도에서 약 0.2∼0.8㎛ 정도의 두께를 갖도록 형성된다. 따라서, 트랜지스터(220)가 내장된 기판(201), 제1 금속층(235), 제1 보호층(240), 제2 금속층(245), 제2 보호층(250) 및 식각 방지층(255)을 포함하는 액티브 매트릭스(200)가 완성된다.An etch stop layer 255 is stacked on the second passivation layer 250. The etch stop layer 255 prevents the second passivation layer 250 and the products on the substrate 201 from being etched and damaged during the subsequent etching process. The etch stop layer 255 is formed using a low temperature oxide (LTO) such as silicon oxide (SiO ₂ ) or phosphorus pentoxide (P ₂ O ₅ ). The etch stop layer 255 is formed to have a thickness of about 0.2 to 0.8 μm at a temperature of about 350 to 450 ° C. using a low pressure chemical vapor deposition (LPCVD) method. Accordingly, the substrate 201, the first metal layer 235, the first protective layer 240, the second metal layer 245, the second protective layer 250, and the etch stop layer 255 having the transistor 220 built therein may be disposed. The active matrix 200 is completed.

상기 식각 방지층(255)의 상부에는 제1 희생층(260)이 적층된다. 제1 희생층(260)은 액츄에이터(310)를 구성하는 박막들의 적층을 용이하게 하는 기능을 수행한다. 제1 희생층(260)은 폴리실리콘을 약 500℃ 이하의 온도에서 저압 화학 기상 증착(LPCVD) 방법을 사용하여 약 2.0∼3.0㎛ 정도의 두께를 갖도록 형성한다. 이어서, 제1 희생층(260)의 표면을 화학 기계적 연마(CMP) 방법을 이용하여 연마함으로써 제1 희생층(260)이 약 1.1㎛ 정도의 두께를 갖도록 그 표면을 평탄화시킨다.The first sacrificial layer 260 is stacked on the etch stop layer 255. The first sacrificial layer 260 serves to facilitate stacking of the thin films constituting the actuator 310. The first sacrificial layer 260 is formed to have a thickness of about 2.0 to 3.0 μm by using a low pressure chemical vapor deposition (LPCVD) method at a temperature of about 500 ° C. or less. Subsequently, the surface of the first sacrificial layer 260 is polished using a chemical mechanical polishing (CMP) method to planarize the surface of the first sacrificial layer 260 to have a thickness of about 1.1 μm.

도 6b는 제1 희생층(260)을 패터닝한 상태를 나타내는 평면도이다. 도 6a 및 도 6b를 참조하면, 제1 희생층(260)의 상부에 제1 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 상기 제1 포토레지스트를 마스크로 이용하여 제1 희생층(260) 중 아래에 제2 금속층(245)의 홀이 형성된 부분 및 이와 양측으로 인접한 부분들을 식각하여 식각 방지층(255)의 일부를 노출시킴으로써, 후에 형성되는 지지층(270)을 지지하는 제1 앵커(271) 및 제2 앵커들(272a, 272b)이 형성될 위치를 만든다. 이에 따라, 상기 식각 방지층(255)이 소정의 거리만큼 이격된 3개의 사각형의 형상으로 노출된다. 그리고, 상기 제1 포토레지스트를 제거한다.6B is a plan view illustrating a state in which the first sacrificial layer 260 is patterned. 6A and 6B, after applying and patterning a first photoresist (not shown) on the first sacrificial layer 260, the first sacrificial layer (using the first photoresist as a mask) The first anchor supporting the support layer 270 formed later by etching a portion of the second metal layer 245 formed at a lower portion of the second metal layer 245 and portions adjacent to both sides thereof to expose a portion of the etch stop layer 255. 271 and where the second anchors 272a, 272b are to be formed. Accordingly, the etch stop layer 255 is exposed in the shape of three squares spaced apart by a predetermined distance. Then, the first photoresist is removed.

도 6c를 참조하면, 제1층(269)은 상기와 같이 사각형의 형상으로 노출된 식각 방지층(255)의 상부 및 제1 희생층(260)의 상부에 적층된다. 제1층(269)은 질화물 또는 금속과 같은 경질의 물질을 저압 화학 기상 증착(LPCVD) 방법으로 약 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 상기 제1층(269)은 후에 지지층(270), 지지 라인(274) 및 앵커들(271, 272a, 272b)을 포함하는 지지 요소(275)로 패터닝된다.Referring to FIG. 6C, the first layer 269 is stacked on the upper portion of the etch stop layer 255 and the first sacrificial layer 260 exposed in the shape of a rectangle as described above. The first layer 269 is formed of a hard material such as nitride or metal to have a thickness of about 0.1 to 1.0 μm by low pressure chemical vapor deposition (LPCVD). The first layer 269 is later patterned with a support element 275 comprising a support layer 270, a support line 274 and anchors 271, 272a, 272b.

하부 전극층(279)은 제1층(269)의 상부에 적층된다. 하부 전극층(279)은 백금, 탄탈륨 또는 백금-탄탈륨 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 약 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 하부 전극층(279)은 후에 외부로부터 제1 신호(화상 신호)가 인가되며, 일측에 계단형의 돌출부들이 형성된 거울상의 'ㄷ'자의 형상의 하부 전극(280)으로 패터닝된다.The lower electrode layer 279 is stacked on top of the first layer 269. The lower electrode layer 279 is formed of a metal having electrical conductivity such as platinum, tantalum or platinum-tantalum to have a thickness of about 0.1 to 1.0 μm using a sputtering method or a chemical vapor deposition method. The lower electrode layer 279 is subsequently applied with a first signal (image signal) from the outside, and is patterned into a mirror-shaped 'c' shaped lower electrode 280 having stepped protrusions formed on one side thereof.

상기 하부 전극층(279)의 상부에는 PZT 또는 PLZT 등의 압전 물질을 사용하여 제2층(289)을 형성한다. 바람직하게는, 제2층(289)은 졸-겔법으로 제조된 PZT를 스핀 코팅하여 약 0.4㎛ 정도의 두께를 갖도록 형성한다. 이어서, 상기 제2층(289)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 제2층(289)은 후에 제1 상부 전극(300)과 하부 전극(280) 사이에 발생하는 제1 전기장에 의하여 변형을 일으키는 제1 변형층(290) 및 제2 상부 전극(301)과 하부 전극(280) 사이에 발생하는 제2 전기장에 의하여 변형을 일으키는 제2 변형층(291)으로 패터닝된다.The second layer 289 is formed on the lower electrode layer 279 using a piezoelectric material such as PZT or PLZT. Preferably, the second layer 289 is formed by spin coating PZT prepared by the sol-gel method to have a thickness of about 0.4 μm. Subsequently, the piezoelectric material constituting the second layer 289 is subjected to heat treatment by a rapid heat treatment (RTA) method to perform phase change. The second layer 289 may be formed by the first strained layer 290 and the second upper electrode 301 and the lower portion, which are later deformed by a first electric field generated between the first upper electrode 300 and the lower electrode 280. The second strained layer 291 is patterned by the second electric field generated between the electrodes 280.

상부 전극층(299)은 제2층(289)의 상부에 적층된다. 상부 전극층(299)은 백금, 탄탈륨, 은 또는 백금-탄탈륨 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 약 0.1∼1.0㎛ 정도의 두께를 갖게 형성된다. 상부 전극층(299)은 후에 제2 신호(바이어스 신호)가 각기 인가되며 소정의 거리만큼 이격되는 제1 상부 전극(300) 및 제2 상부 전극(301)으로 패터닝된다.The upper electrode layer 299 is stacked on top of the second layer 289. The upper electrode layer 299 is formed to have a thickness of about 0.1 μm to 1.0 μm using a sputtering method or a chemical vapor deposition method on an electrically conductive metal such as platinum, tantalum, silver, or platinum-tantalum. The upper electrode layer 299 is later patterned with a first upper electrode 300 and a second upper electrode 301 which are each applied with a second signal (bias signal) and are spaced apart by a predetermined distance.

도 6d를 참조하면, 상기 상부 전극층(299)의 상부에 제2 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 상기 제2 포토레지스트를 마스크로 이용하여 상기 상부 전극층(299)을 각기 사각 평판의 형상, 바람직하게는 직사각 평판의 형상을 가지며, 서로 소정의 거리만큼 이격되어 나란하게 형성된 제1 상부 전극(300) 및 제2 상부 전극(301)으로 패터닝한다. 제1 상부 전극(300) 및 제2 상부 전극(301)에는 각기 외부로부터 후에 형성되는 공통 전극선(340)을 통하여 제2 신호가 인가된다. 그리고, 상기 제2 포토레지스트를 제거한다.Referring to FIG. 6D, after applying and patterning a second photoresist (not shown) on the upper electrode layer 299, the upper electrode layer 299 may be squared using the second photoresist as a mask. The first upper electrode 300 and the second upper electrode 301 have a shape of a flat plate, preferably a rectangular flat plate, and are formed to be spaced apart from each other by a predetermined distance. The second signal is applied to the first upper electrode 300 and the second upper electrode 301 through a common electrode line 340 formed later from outside. Then, the second photoresist is removed.

계속하여, 상부 전극층(299)을 패터닝하는 방법과 동일한 방법으로 제2층(289)을 패터닝하여 각기 직사각 평판의 형상을 가지며, 서로 소정의 거리만큼 분리되어 나란하게 형성된 제1 변형층(290) 및 제2 변형층(291)을 형성한다. 이 경우, 도 5에 도시한 바와 같이 제1 변형층(290) 및 제2 변형층(291)은 각기 제1 상부 전극(300) 및 제2 상부 전극(301)보다 약간 넓은 면적의 직사각 평판의 형상을 갖도록 패터닝된다.Subsequently, the second deforming layer 290 is patterned in the same manner as the method of patterning the upper electrode layer 299, each having a shape of a rectangular flat plate, and separated from each other by a predetermined distance to form a first deformable layer 290. And a second strained layer 291. In this case, as shown in FIG. 5, the first strained layer 290 and the second strained layer 291 may be formed of rectangular plates having a slightly larger area than the first upper electrode 300 and the second upper electrode 301, respectively. Patterned to have a shape.

이어서, 상부 전극층(299)을 패터닝하는 방법과 동일한 방법으로 하부 전극층(279)을 패터닝하여 후에 형성되는 지지 라인(274)에 대하여 거울상의 'ㄷ'자의 형상을 가지며, 제1 앵커(271)를 향하여 계단형으로 형성된 돌출부들을 갖는 하부 전극(280)을 형성한다. 이 경우, 상기 하부 전극(280)의 2개의 암들은 각기 제1 변형층(290) 및 제2 변형층(291)보다 넓은 면적의 직사각 평판의 형상을 갖는다Subsequently, the lower electrode layer 279 is patterned in the same manner as the patterning of the upper electrode layer 299 to have a mirror-shaped 'c' shape for the supporting line 274 formed later, and the first anchor 271 may be formed. Toward the bottom electrode 280 having protrusions formed in a stepped manner. In this case, the two arms of the lower electrode 280 have the shape of a rectangular plate having a larger area than the first strained layer 290 and the second strained layer 291, respectively.

또한, 하부 전극층(279)을 패터닝할 때, 상기 제1층(269)의 일측 상부에 하부 전극(280)과는 수직한 방향으로 공통 전극선(340)이 하부 전극(280)과 동시에 형성된다. 공통 전극선(340)은 후에 형성되는 지지 라인(274)의 상부에 하부 전극(280)과 소정의 거리만큼 이격되어 형성된다. 따라서, 제1 및 제2 상부 전극(300, 301), 제1 및 제2 변형층(290, 291), 그리고 하부 전극(280)을 포함하는 액츄에이터(310)가 완성된다.In addition, when the lower electrode layer 279 is patterned, the common electrode line 340 is formed simultaneously with the lower electrode 280 in a direction perpendicular to the lower electrode 280 on one side of the first layer 269. The common electrode line 340 is formed to be spaced apart from the lower electrode 280 by a predetermined distance on the support line 274 formed later. Accordingly, the actuator 310 including the first and second upper electrodes 300 and 301, the first and second strained layers 290 and 291, and the lower electrode 280 is completed.

계속하여, 제1층(269)을 패터닝하여 지지층(270), 지지 라인(274), 제1 앵커(271) 그리고 제2 앵커들(272a, 272b)을 포함하는 지지 요소(275)를 형성한다. 이 때, 제1층(269) 중 상기 3개의 사각형의 모양으로 노출된 식각 방지층(255)에 접촉되는 부분 중 양측부는 제2 앵커들(272a, 272b)이 되며, 중앙부는 제1 앵커(271)가 된다. 제1 앵커(271) 및 제2 앵커들(272a, 272b)은 각기 사각 상자의 형상을 가지며, 제1 앵커(271)의 아래에는 제2 금속층(245)의 홀 및 제1 금속층(235)의 드레인 패드가 형성되어 있다.Subsequently, the first layer 269 is patterned to form a support element 275 comprising a support layer 270, a support line 274, a first anchor 271 and second anchors 272a and 272b. . At this time, both sides of the portion of the first layer 269 contacting the etch stop layer 255 exposed in the shape of the three quadrangles become second anchors 272a and 272b, and the center portion of the first anchor 271 ) Each of the first anchor 271 and the second anchors 272a and 272b has a rectangular box shape, and a hole of the second metal layer 245 and a hole of the first metal layer 235 are disposed below the first anchor 271. A drain pad is formed.

제1 변형층(290) 및 제2 변형층(291)은 각기 상기 지지층(270) 중 지지 라인(274)과 직교하는 방향으로 수평하게 연장된 2개의 암들의 위에 서로 나란하게 형성된다. 따라서, 제1 앵커(271)는 거울상의 'ㄷ'자 모양의 하부 전극(280) 사이의 하부에 형성되며, 제2 앵커들(272a, 272b)은 각기 하부 전극(280)의 외측 하부에 형성된다.The first strained layer 290 and the second strained layer 291 are each formed side by side on two arms horizontally extending in a direction orthogonal to the support line 274 of the support layer 270. Accordingly, the first anchor 271 is formed below the mirror-shaped 'c' shaped lower electrode 280, and the second anchors 272a and 272b are formed below the outer electrode 280, respectively. do.

계속하여, 지지층(270) 및 지지 라인(274)을 포함하는 지지 요소(275)의 상부 및 액츄에이터(310)의 상부에 제4 포토레지스트(도시되지 않음)를 도포하고 패터닝하여 지지 라인(274) 상에 형성된 공통 전극선(340)으로부터 제1 상부 전극(300) 및 제2 상부 전극(301)의 일부를 노출시킨다. 이 때, 제1 앵커(271)로부터 하부 전극(280)의 돌출부들까지도 함께 노출된다.Subsequently, a support line 274 is applied by applying and patterning a fourth photoresist (not shown) on top of the actuator 310 and on the support element 275 including the support layer 270 and the support line 274. A portion of the first upper electrode 300 and the second upper electrode 301 are exposed from the common electrode line 340 formed thereon. At this time, the protrusions of the lower electrode 280 are also exposed together from the first anchor 271.

이어서, 상기 노출된 부분에 아몰퍼스 실리콘 또는 저온 산화물인 산화규소 또는 오산화인 등을 증착하고 이를 패터닝함으로써, 제1 상부 전극(300)의 일부로부터 제1 변형층(290) 및 하부 전극(280)을 통하여 지지층(270)의 일부까지 제1 절연층(320)을 형성하고, 동시에 제2 상부 전극(301)의 일부로부터 제2 변형층(291) 및 하부 전극(280)을 통하여 지지층(270)의 일부까지 제2 절연층(321)을 형성한다. 제1 절연층(320) 및 제2 절연층(321)은 저압 화학 기상 증착 방법(LPCVD) 방법을 사용하여 각기 약 0.2∼0.4㎛ 정도, 바람직하게는 0.3㎛ 정도의 두께를 갖도록 형성한다.Subsequently, the first strained layer 290 and the lower electrode 280 are removed from a part of the first upper electrode 300 by depositing and patterning amorphous silicon or silicon oxide or phosphorus pentoxide, which is a low temperature oxide, on the exposed portion. The first insulating layer 320 is formed up to a part of the support layer 270, and at the same time, the support layer 270 is formed from the part of the second upper electrode 301 through the second deformable layer 291 and the lower electrode 280. The second insulating layer 321 is formed to a part. The first insulating layer 320 and the second insulating layer 321 are formed to have a thickness of about 0.2 to 0.4 μm, and preferably about 0.3 μm, respectively, using a low pressure chemical vapor deposition (LPCVD) method.

그리고, 아래에 제2 금속층(245)의 홀 및 제1 금속층(235)의 드레인 패드가 형성된 부분인 제1 앵커(271)의 중앙 상부로부터 제1 앵커(271), 식각 방지층(255), 제2 보호층(250) 및 제1 보호층(240)의 일부를 식각하여 제1 금속층(235)의 드레인 패드까지 비어 홀(370)을 형성한 후, 드레인 패드로부터 비어 홀(370)을 통하여 하부 전극(280)의 돌출부들까지 비어 컨택(380)을 형성한다(도 4참조). 이와 동시에, 제1 상부 전극(300)으로부터 제1 절연층(320) 및 지지층(270)의 일부를 통하여 공통 전극선(340)까지 제1 상부 전극 연결 부재(330)를 형성하며, 제2 상부 전극(301)으로부터 제2 절연층(321) 및 지지층(270)의 일부를 통하여 공통 전극선(340)까지 제2 상부 전극 연결 부재(331)가 형성된다.The first anchor 271, the etch stop layer 255, and the first anchor 271 may be formed from an upper portion of the center of the first anchor 271, which is a portion where the hole of the second metal layer 245 and the drain pad of the first metal layer 235 are formed. 2, a portion of the protective layer 250 and the first protective layer 240 are etched to form a via hole 370 up to the drain pad of the first metal layer 235, and then a lower portion of the protective layer 250 and the first protective layer 240 is formed through the via hole 370. The via contact 380 is formed up to the protrusions of the electrode 280 (see FIG. 4). At the same time, the first upper electrode connecting member 330 is formed from the first upper electrode 300 to the common electrode line 340 through a portion of the first insulating layer 320 and the support layer 270, and the second upper electrode The second upper electrode connecting member 331 is formed from the 301 to the common electrode line 340 through a portion of the second insulating layer 321 and the support layer 270.

상기 비어 컨택(380), 제1 및 제2 상부 전극 연결 부재(330, 331)는 각기 백금, 탄탈륨 또는 백금-탄탈륨을 스퍼터링 방법 또는 화학 기상 증착 방법을 사용하여 약 0.1∼0.2㎛ 정도의 두께를 갖도록 증착한 후, 상기 증착된 금속을 패터닝하여 형성한다. 제1 및 제2 상부 전극 연결 부재(330, 331)는 각기 제1 및 제2 상부 전극(300, 301)과 공통 전극선(340)을 연결하며, 하부 전극(280)은 비어 컨택(380)을 통하여 제1 금속층(235)의 드레인 패드와 연결된다.The via contact 380, the first and second upper electrode connecting members 330 and 331 may each have a thickness of about 0.1 μm to 0.2 μm by sputtering or chemical vapor deposition using platinum, tantalum or platinum-tantalum. After deposition to have, the deposited metal is formed by patterning. The first and second upper electrode connecting members 330 and 331 connect the first and second upper electrodes 300 and 301 and the common electrode line 340, respectively, and the lower electrode 280 connects the via contact 380. It is connected to the drain pad of the first metal layer 235 through.

도 6e를 참조하면, 상기 액츄에이터(310) 및 지지 요소(275)의 상부에 높은 점성(viscosity)을 갖는 유동체로서 종래의 포토레지스트 제2 희생층에 비하여 현저하게 우수한 증착 평탄성을 갖는 아큐플로(accuflo)를 사용하여 제2 희생층(400)을 형성한다. 이러한 아큐플로로 이루어진 제2 희생층(400)은 스핀 코팅 방법을 이용하여 상기 액츄에이터(310) 및 지지 요소(275)의 상부에 도포함으로써, 액티브 매트릭스(200) 상의 액츄에이터(310) 및 지지 요소(275)가 형성된 부분과 형성되지 않은 부분과의 단차를 용이하게 극복할 수 있다. 또한, 상기 아큐플로로 구성된 제2 희생층(400)은 종래의 제2 희생층을 폴리실리콘을 사용하여 형성하였을 경우에 요구되던 별도의 화학 기계적 연마(CMP) 공정 없이 평탄화를 달성할 수 있다. 더욱이, 상기 아큐플로로 이루어진 제2 희생층(400)은 플라즈마 애싱(plasma ashing) 방법을 이용하여 잔류물 없이 제거되는 이점이 있다.Referring to FIG. 6E, an acuflo having a high viscosity on top of the actuator 310 and the support element 275 has an excellent deposition flatness compared to a conventional photoresist second sacrificial layer. ) To form the second sacrificial layer 400. The second sacrificial layer 400 made of accucu is applied on top of the actuator 310 and the support element 275 by using a spin coating method, thereby actuating the actuator 310 and the support element on the active matrix 200. 275) can easily overcome the step between the formed portion and the non-formed portion. In addition, the second sacrificial layer 400 composed of the acuflo may achieve planarization without a separate chemical mechanical polishing (CMP) process required when the conventional second sacrificial layer is formed using polysilicon. In addition, the second sacrificial layer 400 made of the accucu has an advantage of being removed without residues by using a plasma ashing method.

이어서, 거울(360) 및 포스트(350)를 형성하기 위하여 제2 희생층(400)의 상부에 알루미늄 또는 산화규소(SiO₂)로 이루어진 하드 마스크(hard mask)(420)를 형성하고 통상의 사진 식각 방법으로 상기 하드 마스크(420)를 패터닝한 후, 이러한 하드 마스크(420) 패턴을 따라 상기 제2 희생층(400)을 패터닝하여 거울상의 'ㄷ'자의 하부 전극(280) 중 지지 라인(274)과 인접하지 않고 평행하게 형성된 부분의 일부(즉, 그 상부에 제1 및 제2 상부 전극(300, 301)이 형성되지 않은 부분)를 노출시킨다. 상기 하드 마스크(420)의 구성 물질이 후에 형성되는 거울(360)과 동일한 알루미늄일 경우, 하드 마스크(420)는 스퍼터링 방법 또는 화학 기상 증착 방법으로 형성할 수 있으며, 하드 마스크(420)의 재질이 산화규소일 경우에는 플라즈마 증대 화학 기상 증착 방법(PECVD)을 이용하여 상기 하드 마스크(420)를 형성할 수 있다. 본 발명에 있어서, 하드 마스크(420)는 비록 우수한 평탄도를 갖지만 그 자체 혹은 그 상부에 포토레지스트를 도포하더라도 패터닝이 어려운 아큐플로 제2 희생층(400)을 용이하게 패터닝하기 위해 형성된다. 이에 따라, 포스트(350)를 형성하기 위해 상기 제2 희생층(400)을 패터닝할 때, 제2 희생층(400)이 원하는 형상으로 정확하게 패터닝될 수 있다.Subsequently, a hard mask 420 made of aluminum or silicon oxide (SiO ₂ ) is formed on the second sacrificial layer 400 to form the mirror 360 and the post 350. After the hard mask 420 is patterned by an etching method, the second sacrificial layer 400 is patterned along the hard mask 420 pattern to support the line 274 of the lower electrode 280 of the mirror image. A portion of the portion formed in parallel with each other (ie, without forming the first and second upper electrodes 300 and 301 thereon) is exposed. When the material of the hard mask 420 is the same aluminum as the mirror 360 formed later, the hard mask 420 may be formed by a sputtering method or a chemical vapor deposition method, the material of the hard mask 420 In the case of silicon oxide, the hard mask 420 may be formed using a plasma enhanced chemical vapor deposition method (PECVD). In the present invention, the hard mask 420 is formed to easily pattern the acuflow second sacrificial layer 400, which is difficult to pattern even if the photoresist is applied to itself or on top of the hard mask 420. Accordingly, when the second sacrificial layer 400 is patterned to form the post 350, the second sacrificial layer 400 may be accurately patterned into a desired shape.

다음에, 상기 노출된 하부 전극(280)의 일부 및 하드 마스크(420)의 상부에 반사성을 갖는 알루미늄(Al)과 같은 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 사용하여 약 0.1∼1.0㎛ 정도의 두께로 증착하고, 상기 증착된 금속을 패터닝하여 사각 평판의 형상을 갖는 거울(360)과 거울(360)을 지지하는 포스트(350)를 동시에 형성한다.Next, a portion of the exposed lower electrode 280 and a metal such as aluminum (Al) having reflectivity on the top of the hard mask 420 may be sputtered or chemical vapor deposition using about 0.1 to 1.0 μm. Deposition to a thickness, and patterning the deposited metal to form a mirror 360 having a rectangular flat plate shape and a post 350 for supporting the mirror 360 at the same time.

그리고, 제2 희생층(300)을 플라즈마 애싱(plasma ashing) 방법으로 제거한 후, 제1 희생층(160)을 플루오르화 크세논(XeF₂) 또는 플루오르화 브롬(BrF₂)을 사용하여 제거하고 세정 및 건조 처리를 수행하여 도 4에 도시한 바와 같은 AMA 소자를 완성한다. 상기와 같이 제2 희생층(400)이 제거되면 제2 희생층(400)의 위치에 제2 에어 갭(410)이 형성되며, 제1 희생층(260)이 제거되면 제1 희생층(260)의 위치에 제1 에어 갭(265)이 형성된다.After the second sacrificial layer 300 is removed by plasma ashing, the first sacrificial layer 160 is removed by using xenon fluoride (XeF ₂ ) or bromine fluoride (BrF ₂ ) and cleaned. And drying treatment to complete the AMA device as shown in FIG. As described above, when the second sacrificial layer 400 is removed, the second air gap 410 is formed at the position of the second sacrificial layer 400. When the first sacrificial layer 260 is removed, the first sacrificial layer 260 is removed. The first air gap 265 is formed at the position of.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 전달된 제1 신호는 액티브 매트릭스(200)에 내장된 MOS 트랜지스터(220), 제1 금속층(235)의 드레인 패드 및 비어 컨택(380)을 통해 하부 전극(280)에 인가되며, 동시에, 제1 및 제2 상부 전극(300, 301)에는 각기 외부로부터 공통 전극선(340)을 통하여 제2 신호가 인가되어, 제1 상부 전극(300)과 하부 전극(280) 사이에 전위차에 따른 제1 전기장이 발생하며, 제2 상부 전극(301)과 하부 전극(280) 사이에 전위차에 따른 제2 전기장이 발생한다. 상기 제1 전기장에 의하여 제1 상부 전극(300)과 하부 전극(280) 사이에 형성된 제1 변형층(290)이 변형을 일으키며, 동시에 상기 제2 전기장에 의하여 제2 상부 전극(301)과 하부 전극(280) 사이에 형성된 제2 변형층(291)이 변형을 일으킨다.In the above-described thin film type optical path control device according to the present invention, the first signal transmitted from the outside is the MOS transistor 220, the drain pad of the first metal layer 235 and the via contact 380 embedded in the active matrix 200. Is applied to the lower electrode 280, and at the same time, a second signal is applied to the first and second upper electrodes 300 and 301 through the common electrode line 340 from the outside, respectively, so that the first upper electrode 300 The first electric field is generated between the and the lower electrode 280 according to the potential difference, and the second electric field is generated between the second upper electrode 301 and the lower electrode 280 according to the potential difference. The first strained layer 290 formed between the first upper electrode 300 and the lower electrode 280 causes deformation by the first electric field, and at the same time, the second upper electrode 301 and the lower part by the second electric field. The second strained layer 291 formed between the electrodes 280 causes deformation.

제1 및 제2 변형층(290, 291)이 각기 제1 전기장 및 제2 전기장에 대하여 직교하는 방향으로 수축함에 따라 제1 및 제2 변형층(290, 291)을 포함하는 액츄에이터(310)는 소정의 각도로 휘게 된다. 광원으로부터 입사되는 빛을 반사하는 거울(360)은 포스트(350)에 의해 지지되어 액츄에이터(310)의 상부에 형성되어 있으므로 액츄에이터(310)와 함께 경사진다. 따라서, 거울(360)은 입사광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺게 된다.As the first and second strained layers 290 and 291 contract in a direction perpendicular to the first and second electric fields, respectively, the actuator 310 including the first and second strained layers 290 and 291 may be formed. It is bent at a predetermined angle. The mirror 360 reflecting light incident from the light source is inclined together with the actuator 310 because the mirror 360 is supported by the post 350 and is formed on the actuator 310. Accordingly, the mirror 360 reflects the incident light at a predetermined angle, and the reflected light passes through the slit to form an image on the screen.

본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 의하면, 아큐플로로 이루어진 제2 희생층을 형성하고 제2 희생층의 상부에 하드 마스크를 형성한 후, 제2 희생층을 패터닝함으로써, 액티브 매트릭스 상의 액츄에이터가 형성된 부분과 나머지 부분과의 단차를 용이하게 극복할 수 있을 뿐만 아니라 거울을 지지하는 포스트가 정확한 형상을 갖고 형성되기 때문에, 그 상부에 형성되는 거울의 평탄도를 현저하게 향상시킬 수 있다. 그러므로, 거울에 의해 반사되는 입사광의 광효율을 증가시켜 스크린에 투영되는 화상의 화질을 개선할 수 있다.According to the manufacturing method of the thin film type optical path control apparatus according to the present invention, by forming a second sacrificial layer made of AccuFlu and forming a hard mask on the second sacrificial layer, patterning the second sacrificial layer on the active matrix Not only can the step between the actuator formed portion and the remaining portion be easily overcome, but the post supporting the mirror is formed to have an accurate shape, so that the flatness of the mirror formed thereon can be remarkably improved. Therefore, it is possible to improve the image quality of the image projected on the screen by increasing the light efficiency of the incident light reflected by the mirror.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be modified in various ways without departing from the spirit and scope of the invention described in the claims below. And can be changed.

Claims

Providing an active matrix including a first metal layer having a MOS transistor embedded therein and having a drain pad extending from the drain of the transistor;

Forming and patterning a first sacrificial layer on top of the active matrix;

Forming a first layer, a lower electrode layer, a second layer, and an upper electrode layer on the first sacrificial layer;

Patterning the upper electrode layer, the second layer and the lower electrode layer to form an actuator including a lower electrode, a first strained layer, a second strained layer, a first upper electrode, and a second upper electrode;

Patterning the first layer to form a support line comprising a support line, a support layer and first and second anchors;

Forming a second sacrificial layer using AccuFlu on top of the support means and the actuator;

Forming a hard mask on the second sacrificial layer and patterning the second sacrificial layer using the hard mask; And

And forming a mirror on top of the patterned second sacrificial layer and the hard mask.

The method of claim 1, wherein the hard mask is made of aluminum, and is formed using a sputtering method or a chemical vapor deposition method.

The method of claim 1, wherein the hard mask is made of silicon oxide (SiO ₂ ) and is formed using a plasma enhanced chemical vapor deposition method.