KR20000044181A - Manufacturing method for thin film micromirror array-actuated device - Google Patents

Manufacturing method for thin film micromirror array-actuated device Download PDF

Info

Publication number
KR20000044181A
KR20000044181A KR1019980060672A KR19980060672A KR20000044181A KR 20000044181 A KR20000044181 A KR 20000044181A KR 1019980060672 A KR1019980060672 A KR 1019980060672A KR 19980060672 A KR19980060672 A KR 19980060672A KR 20000044181 A KR20000044181 A KR 20000044181A
Authority
KR
South Korea
Prior art keywords
layer
lower electrode
upper electrode
support
electrode
Prior art date
Application number
KR1019980060672A
Other languages
Korean (ko)
Inventor
김홍성
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR1019980060672A priority Critical patent/KR20000044181A/en
Publication of KR20000044181A publication Critical patent/KR20000044181A/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00Optical: systems and elements
    • Y10S359/904Micromirror

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

PURPOSE: A manufacturing method for the device is provided to minimize the occurrence of the point default at a pixel by preventing the electric short from happening between the first upper electrode and the first lower electrode and between the second upper electrode and the lower electrode. CONSTITUTION: A device comprises an active matrix(100), a transistor(120), a first metal layer(135), a second protection layer(140), a second metal layer(145), a second protection layer(150), an etching preventing layer(155), a supporting layer(170), a first anchor(171), and a supporting line(174). A method comprises the steps of providing the active matrix having a drain pad which is extended from the drain of the transistor and which has MOS transistor inside; and forming the first layer on the sacrificial layer after patterning and forming the sacrificial layer on the upper part of the active matrix. The method further comprises the step of forming the second actuating part including the second lower electrode and the first actuating part including the first lower electrode using the photo-resist as a mask.

Description

박막형 광로조절 장치의 제조 방법Manufacturing method of thin film type optical path control device

본 발명은 TMA(Thin-film Micromirror Array-Actuated)를 이용한 박막형 광로조절 장치의 제조 방법에 관한 것으로, 보다 상세하게는 제1 액츄에이팅부 및 제2 액츄에이팅부를 형성하는 동안 발생한 잔류물을 블랭킷 식각한 후, 제1 절연층 및 제2 절연층을 형성함으로써 화소의 포인트 결함을 최소화할 수 있는 박막형 광로조절 장치의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film type optical path control apparatus using thin-film micromirror array-actuated (TMA), and more specifically, to blankets residues generated during the formation of the first and second actuators. After etching, the present invention relates to a method of manufacturing a thin film type optical path control apparatus capable of minimizing point defects of a pixel by forming a first insulating layer and a second insulating layer.

광학 에너지(optical energy)를 스크린 상에 투영하기 위한 광로조절 장치 또는 공간적 광 변조기(spatial light modulator)는 광통신, 화상 처리 및 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 상기 광로조절 장치 또는 공간적 광 변조기를 이용한 화상 처리 장치는 통상적으로 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct view image display device)와 투사형 화상 표시 장치(projection type image display device)로 구분된다.Optical path control devices or spatial light modulators for projecting optical energy onto a screen may be applied to various fields such as optical communication, image processing, and information display devices. The image processing apparatus using the optical path control device or the spatial light modulator typically has a direct view image display device and a projection type image display device according to a method of displaying optical energy on a screen. ).

직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display; LCD), DMD(Deformable Mirror Device) 및 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD와 AMA는 반사 광 변조기(reflective spatial light modulators)로 분류될 수 있다.An example of a direct-view image display device is a CRT (Cathode Ray Tube). The CRT device is called a CRT, which has excellent image quality but increases in weight and volume as the screen is enlarged, leading to an increase in manufacturing cost. There is. Projection-type image display devices include a liquid crystal display (LCD), a deformable mirror device (DMD), and an AMA. Such projection image display devices can be further divided into two groups according to their optical characteristics. That is, devices such as LCDs can be classified as transmissive spatial light modulators, while DMD and AMA can be classified as reflective spatial light modulators.

LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1 내지 2% 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.Transmission optical modulators, such as LCDs, have a very simple optical structure, which makes them thinner, lighter in weight, and smaller in volume. However, due to the polarity of the light, the light efficiency is low, there is a problem inherent in the liquid crystal material, for example, there is a disadvantage that the response speed is slow and the inside is easy to overheat. In addition, the maximum light efficiency of existing transmission light modulators is limited to a range of 1-2%, requiring dark room conditions to provide acceptable display quality. Therefore, optical modulators such as DMD and AMA have been developed to solve the above problems.

DMD는 5% 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트가 향상되어 밝고 선명한 화상을 얻을 수 있다.Although DMD shows a relatively good light efficiency of about 5%, the hinge structure employed in the DMD not only causes serious fatigue problems, but also requires a very complicated and expensive driving circuit. In the AMA, each of the mirrors installed therein reflects light incident from the light source at a predetermined angle, and the reflected light is projected on the screen through an aperture such as a slit or a pinhole. It is a device that can adjust the speed of light to form an image. Therefore, its structure and operation principle are simple, and high light efficiency (more than 10% light efficiency) can be obtained compared to LCD or DMD. In addition, the contrast of the image projected on the screen is improved to obtain a bright and clear image.

AMA의 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 신호에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 상기 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다. 상기 각각의 거울들을 구동하는 액츄에이터로서 PZT(Pb(Zr, Ti)O3) 또는 PLZT((Pb, La)(Zr, Ti)O3) 등의 압전 물질이 이용된다. 또한, PMN(Pb(Mg, Nb)O3) 등의 전왜 물질로서 상기 액츄에이터를 구성할 수도 있다.Each actuator of the AMA generates a deformation in accordance with the electric field generated by the applied electric picture signal and the bias signal. As the actuator deforms, each of the mirrors mounted thereon is tilted. Accordingly, the inclined mirrors reflect light incident from the light source at a predetermined angle to form an image on the screen. Piezoelectric materials such as PZT (Pb (Zr, Ti) O 3 ) or PLZT ((Pb, La) (Zr, Ti) O 3 ) are used as actuators for driving the respective mirrors. The actuator may also be configured as a warping material such as PMN (Pb (Mg, Nb) O 3 ).

이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉 방법을 이용하여 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.These AMA devices are largely divided into bulk type and thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 to Gregory Um et al. The bulk optical path control device is made by thinly cutting a multilayer ceramic to mount a ceramic wafer having a metal electrode therein into an active matrix in which a transistor is built, and then processing it using a sawing method and installing a mirror on the top. . However, the bulk optical path control device requires very high precision in design and manufacturing, and has a disadvantage in that the response of the deformation layer is slow.

이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로조절 장치(TMA)가 개발되었다. 상기 박막형 광로조절 장치는 본 출원인이 1996년 11월 28일 대한민국 특허청에 특허 출원한 특허출원 제96-59191호(발명의 명칭 : 광효율을 향상시킬 수 있는 박막형 광로조절 장치)에 개시되어 있다.Accordingly, a thin film type optical path control device (TMA) that can be manufactured using a semiconductor manufacturing process has been developed. The thin film type optical path control device is disclosed in Korean Patent Application No. 96-59191 (name of the invention: thin film type optical path control device which can improve the light efficiency), which is filed by the applicant of the Korean Patent Office on November 28, 1996.

도 1은 상기 선행 출원에 기재된 박막형 광로조절 장치의 평면도를 도시한 것이고, 도 2는 도 1의 장치의 사시도를 도시한 것이며, 도 3은 도 2의 장치를 A1-A2선으로 자른 단면도를 도시한 것이다. 도 1 내지 도 3을 참조하면, 상기 박막형 광로조절 장치는 액티브 매트릭스(1)와 액티브 매트릭스(1)의 상부에 형성된 액츄에이터(65) 및 거울(60)을 포함한다.1 is a plan view of the thin film type optical path control device described in the preceding application, FIG. 2 is a perspective view of the device of FIG. 1, and FIG. 3 is a cross-sectional view of the device of FIG. 2 taken along line A 1 -A 2. It is shown. 1 to 3, the thin film type optical path control device includes an active matrix 1 and an actuator 65 and a mirror 60 formed on the active matrix 1.

M×N(M, N은 정수) 개의 MOS 트랜지스터(도시되지 않음)가 내장된 액티브 매트릭스(1)는, 상기 MOS 트랜지스터의 드레인으로부터 연장되는 드레인패드(5), 액티브 매트릭스(1) 및 드레인패드(5)의 상부에 적층된 보호층(10) 그리고 보호층(10)의 상부에 적층된 식각 방지층(15)을 포함한다.The active matrix 1 in which M x N (M and N are integers) containing MOS transistors (not shown) includes a drain pad 5, an active matrix 1, and a drain pad extending from the drain of the MOS transistor. A protective layer 10 stacked on top of (5) and an etch stop layer 15 stacked on top of the protective layer (10).

상기 액츄에이터(65)는, 식각 방지층(15) 중 하부에 드레인패드(5)가 형성된 부분에 일측의 양측 하부가 접촉되며 액츄에이터(65)를 지지하는 앵커(anchor)들(31a, 31b)이 되며 타측이 에어갭(25)을 개재하여 수평하게 형성된 멤브레인(30), 멤브레인(30)의 상부에 적층된 하부 전극(35), 하부 전극(35)의 상부에 적층된 변형층(40), 변형층(40)의 상부에 적층된 상부전극(45) 그리고 변형층(40)의 일측으로부터 변형층(130), 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 통하여 드레인패드(5)까지 수직하게 형성된 비어홀(50)의 내부에 하부 전극(35)과 드레인패드(5)가 연결되도록 형성된 비어 컨택(55)을 포함한다.The actuator 65 may be anchors 31a and 31b supporting both sides of the lower portion of one side of the etch stop layer 15 at which the drain pad 5 is formed and supporting the actuator 65. Membrane 30, the lower electrode 35 stacked on top of membrane 30, the strained layer 40 stacked on top of lower electrode 35, and the other side of the membrane 30 formed horizontally through the air gap 25, The upper electrode 45 stacked on the layer 40 and the strained layer 130, the lower electrode 35, the membrane 30, the etch stop layer 15, and the protective layer 10 from one side of the strained layer 40. The via contact 55 includes a via contact 55 formed to connect the lower electrode 35 and the drain pad 5 to the inside of the via hole 50 perpendicular to the drain pad 5.

도 2를 참조하면, 상기 멤브레인(30)은 양측 지지부인 앵커(31)로부터 평행하게 형성된 2 개의 직사각형 형상의 암(arm)들의 사이에 사각형 형상의 평판이 동일 평면상에서 상기 암들과 일체로 형성되어 있는 형상을 갖는다. 상기 멤브레인(30)의 사각형 형상의 평판의 상부에는 거울(60)이 형성된다. 따라서, 거울(60)은 사각형의 평판의 형상을 갖는다.Referring to FIG. 2, the membrane 30 has a rectangular flat plate formed integrally with the arms on the same plane between two rectangular arms formed in parallel from both sides of the anchor 31. It has a shape. The mirror 60 is formed on the rectangular flat plate of the membrane 30. Thus, the mirror 60 has the shape of a rectangular flat plate.

이하 상술한 박막형 광로조절 장치의 제조 방법을 도면을 참조하여 설명한다.Hereinafter, a method of manufacturing the above-described thin film type optical path control device will be described with reference to the drawings.

도 4a 내지 도 4d는 상기 박막형 광로조절 장치의 제조 공정도를 도시한 것이다. 도 4a를 참조하면, M×N 개의 MOS 트랜지스터(도시되지 않음)가 내장되고, 상기 MOS 트랜지스터의 드레인으로부터 연장되는 드레인패드(5)가 형성된 액티브 매트릭스(1)의 상부에 보호층(10)을 적층한다. 보호층(10)은 인 실리케이트 유리(PSG)를 화학기상증착(CVD) 방법을 이용하여 약 1.0∼2.0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(110)은 후속하는 공정 동안 MOS 트랜지스터가 내장된 액티브 매트릭스(1)가 손상을 입게 되는 것을 방지한다.4A to 4D show a manufacturing process diagram of the thin film type optical path control device. Referring to FIG. 4A, a protective layer 10 is formed on top of an active matrix 1 having M × N MOS transistors (not shown) formed therein and a drain pad 5 extending from a drain of the MOS transistor. Laminated. The protective layer 10 is formed of phosphorus silicate glass (PSG) to have a thickness of about 1.0 to 2.0 μm using chemical vapor deposition (CVD). The protective layer 110 prevents damage to the active matrix 1 in which the MOS transistor is embedded during the subsequent process.

상기 보호층(10)의 상부에는 식각 방지층(15)이 적층된다. 식각 방지층(15)은 질화물을 저압 화학기상증착(LPCVD) 방법을 이용하여 약 1000∼2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(15)은 상기 트랜지스터가 내장된 액티브 매트릭스(1) 및 보호층(10)이 후속하는 식각 공정으로 인하여 식각되는 것을 방지한다.An etch stop layer 15 is stacked on the passivation layer 10. The etch stop layer 15 is formed to have a thickness of about 1000 to 2000 kPa using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 15 prevents the active matrix 1 and the protective layer 10 having the transistor embedded therein from being etched due to a subsequent etching process.

식각 방지층(15)의 상부에는 희생층(20)이 적층된다. 희생층(20)은 인 실리케이트 유리를 대기압 화학기상증착(APCVD) 방법으로 약 0.5∼4.0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(20)은 MOS 트랜지스터가 내장된 액티브 매트릭스(1)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 상기 희생층(20)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 평탄화시킨다. 이어서, 상기 희생층(20) 중 아래에 드레인패드(5)가 형성되어 있는 부분 및 이와 인접한 부분을 식각하여 식각 방지층(15)의 일부를 노출시킴으로서 액츄에이터(65)의 지지부인 앵커들(31a, 31b)이 형성될 위치를 만든다.The sacrificial layer 20 is stacked on the etch stop layer 15. The sacrificial layer 20 is formed of the silicate glass to have a thickness of about 0.5 to 4.0 μm by atmospheric chemical vapor deposition (APCVD). In this case, since the sacrificial layer 20 covers the top of the active matrix 1 in which the MOS transistors are embedded, the surface flatness is very poor. Accordingly, the surface of the sacrificial layer 20 is planarized by using spin on glass (SOG) or chemical mechanical polishing (CMP). Subsequently, a portion of the sacrificial layer 20 having a drain pad 5 formed thereon and an adjacent portion thereof are etched to expose a portion of the etch stop layer 15 so as to expose anchors 31a that are the supporting portions of the actuator 65. 31b) is formed.

도 4b를 참조하면, 상기 노출된 식각 방지층(15)의 상부 및 희생층(20)의 상부에 멤브레인(30)을 적층한다. 멤브레인(30)은 질화물을 저압 화학기상증착 방법을 이용하여 약 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 백금, 탄탈륨 또는 백금-탄탈륨 등의 금속을 사용하여 하부 전극(35)을 상기 멤브레인(30)의 상부에 적층한다. 하부 전극(35)은 스퍼터링 방법을 이용하여 약 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한 후, 각각의 화소(pixel)별로 독립적인 제1 신호를 인가하기 위하여 하부 전극(35)을 Iso-cutting한다. 하부 전극(35)에는 외부로부터 제1 신호(화상 신호)가 액티브 매트릭스(1)에 내장된 MOS 트랜지스터 및 드레인패드(5)를 통하여 인가된다.Referring to FIG. 4B, the membrane 30 is stacked on the exposed etch stop layer 15 and the sacrificial layer 20. The membrane 30 is formed to have a thickness of about 0.1 to 1.0 ㎛ using a low pressure chemical vapor deposition method. Subsequently, a lower electrode 35 is stacked on top of the membrane 30 using a metal such as platinum, tantalum or platinum-tantalum. The lower electrode 35 is formed to have a thickness of about 0.1 to 1.0 μm by using a sputtering method, and then the lower electrode 35 is formed to have an Iso − in order to apply an independent first signal for each pixel. cutting. The first signal (image signal) is externally applied to the lower electrode 35 through the MOS transistor and the drain pad 5 embedded in the active matrix 1.

상기 하부 전극(35)의 상부에는 변형층(40)이 적층된다. 변형층(40)은 PZT 또는 PLZT 등의 압전 물질을 졸-겔(sol-gel)법, 스퍼터링 방법 또는 화학기상증착(CVD) 방법을 이용하여 0.1∼1.0㎛, 바람직하게는, 0.4㎛ 정도의 두께를 가지도록 형성한다. 이어서, 급속 열처리(RTA) 방법을 이용하여 상기 변형층(40)을 구성하는 압전 물질을 상변이시킨다.The strained layer 40 is stacked on the lower electrode 35. Deformation layer 40 is a piezoelectric material such as PZT or PLZT using a sol-gel method, sputtering method or chemical vapor deposition (CVD) method of 0.1 to 1.0㎛, preferably, about 0.4㎛ It is formed to have a thickness. Subsequently, the piezoelectric material constituting the strained layer 40 is phase shifted by using a rapid heat treatment (RTA) method.

상부전극(45)은 상기 변형층(40)의 상부에 적층된다. 상부전극(45)은 알루미늄, 백금 또는 은 등을 스퍼터링 방법을 이용하여 약 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 상부전극(45)에는 외부로부터 공통전극선(도시되지 않음)을 통하여 제2 신호(바이어스 신호)가 인가된다. 따라서, 하부 전극(35)에 제1 신호가 인가되고 상부전극(45)에 제2 신호가 인가되면, 상부전극(45)과 하부 전극(35) 사이에 전위차에 따른 전기장이 발생한다. 이러한 전기장에 따라 상부전극(45)과 하부 전극(35) 사이에 형성된 변형층(40)이 변형을 일으키게 된다.The upper electrode 45 is stacked on top of the strained layer 40. The upper electrode 45 is formed to have a thickness of about 0.1 to 1.0 μm using aluminum, platinum, or silver by sputtering. The second electrode (bias signal) is applied to the upper electrode 45 through a common electrode line (not shown) from the outside. Therefore, when the first signal is applied to the lower electrode 35 and the second signal is applied to the upper electrode 45, an electric field is generated according to the potential difference between the upper electrode 45 and the lower electrode 35. According to the electric field, the deformation layer 40 formed between the upper electrode 45 and the lower electrode 35 causes deformation.

도 4c를 참조하면, 상기 상부전극(45)의 상부에 제1 포토레지스트 층(도시되지 않음)을 스핀 코팅(spin coating) 방법으로 도포하고 패터닝한 후, 상기 제1 포토레지스트 층을 마스크로 이용하여 상부전극(45)이 거울상의‘ㄷ’자의 형상을 가지도록 패터닝한다. 이어서, 상기 제1 포토레지스트 층을 제거한 후, 상기 패터닝된 상부전극(45) 및 변형층(40)의 상부에 제2 포토레지스트 층(도시되지 않음)을 스핀 코팅 방법으로 도포하고 패터닝한 다음, 상기 제2 포토레지스트 층을 마스크로 이용하여 상기 변형층(40)이 상부전극(45) 보다 약간 넓은 거울상의‘ㄷ’자의 형상을 갖도록 패터닝한다. 계속하여, 상기 제2 포토레지스트 층을 제거한 후, 상기 상부전극(45), 변형층(40) 및 하부 전극(35)의 상부에 제3 포토레지스트 층(도시되지 않음)을 스핀 코팅 방법으로 도포하고 패터닝한 후, 상기 제3 포토레지스트 층을 마스크로 이용하여 상기 하부 전극(35)을 변형층(40) 보다 약간 넓은 거울상의‘ㄷ’자의 형상을 갖도록 패터닝한다.Referring to FIG. 4C, after applying and patterning a first photoresist layer (not shown) on the upper electrode 45 by spin coating, the first photoresist layer is used as a mask. As a result, the upper electrode 45 is patterned to have a mirror-shaped 'c' shape. Subsequently, after removing the first photoresist layer, a second photoresist layer (not shown) is applied and patterned on top of the patterned upper electrode 45 and the deformable layer 40, and then patterned. Using the second photoresist layer as a mask, the strained layer 40 is patterned to have a mirror-shaped 'c' shape slightly wider than the upper electrode 45. Subsequently, after removing the second photoresist layer, a third photoresist layer (not shown) is applied on the upper electrode 45, the deforming layer 40, and the lower electrode 35 by spin coating. After patterning, the lower electrode 35 is patterned to have a mirror-shaped 'c' shape slightly wider than the deformation layer 40 using the third photoresist layer as a mask.

계속하여, 상기 변형층(40) 중 아래에 드레인패드(5)가 형성된 부분으로부터 변형층(40), 하부 전극(35), 멤브레인(30), 식각 방지층(15) 그리고 보호층(10)을 차례로 식각하여 변형층(40)의 일측으로부터 드레인패드(5)까지 비어홀(50)을 형성한 후, 비어홀(50)의 내부에 텅스텐(W), 백금, 알루미늄 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 드레인패드(5)와 하부 전극(35)이 서로 연결되도록 비어 컨택(55)을 형성한다. 따라서, 제1 신호는 외부로부터 액티브 매트릭스(1)에 내장된 MOS 트랜지스터, 드레인패드(5) 및 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다. 이 후에, 상기 제3 포토레지스트 층을 제거한다.Subsequently, the strained layer 40, the lower electrode 35, the membrane 30, the etch stop layer 15, and the protective layer 10 are removed from the portion of the strained layer 40 in which the drain pad 5 is formed below. After etching to form a via hole 50 from one side of the strained layer 40 to the drain pad 5, a method of sputtering a metal such as tungsten (W), platinum, aluminum or titanium in the via hole 50 is performed. The via contact 55 is formed so that the drain pad 5 and the lower electrode 35 are connected to each other. Therefore, the first signal is applied from the outside to the lower electrode 35 through the MOS transistor, the drain pad 5, and the via contact 55 embedded in the active matrix 1. Thereafter, the third photoresist layer is removed.

도 4d를 참조하면, 상기와 같이 패터닝된 하부 전극(35) 및 비어홀(50)의 상부에 제4 포토레지스트 층(도시되지 않음)을 스핀 코팅 방법으로 도포하고 패터닝한 후, 상기 제4 포토레지스트 층을 마스크로 이용하여 멤브레인(30)을 패터닝한다. 이 경우, 멤브레인(30)은 양측 지지부인 앵커들(31a, 31b)로부터 연장된 부분은 하부 전극(35) 보다 약간 넓은 사각형의 형상을 가지며, 이와 일체로 형성된 멤브레인(30)의 중앙부는 사각형 형상의 평판으로 패터닝된다. 즉, 도 2에 도시한 바와 같이 멤브레인(30)은 양측 지지부인 앵커들(31a, 31b)로부터 직사각형 형상의 암들이 형성되고, 이러한 암들 사이에 암들보다 넓은 면적을 갖는 사각형 형상의 평판이 동일 평면상에서 상기 암들과 일체로 형성된 형상을 가진다. 이어서, 상기 제4 포토레지스트 층을 제거한다. 상기와 같이 멤브레인(30)이 패터닝된 결과, 희생층(20)의 일부가 노출된다.Referring to FIG. 4D, after the fourth photoresist layer (not shown) is coated and patterned on the lower electrode 35 and the via hole 50, the fourth photoresist is patterned as described above. The membrane 30 is patterned using the layer as a mask. In this case, the membrane 30 extends from the anchors 31a and 31b, which are both supporting portions, has a rectangular shape slightly wider than the lower electrode 35, and the central portion of the membrane 30 integrally formed therewith has a rectangular shape. Is patterned into a flat plate. That is, as shown in FIG. 2, the membrane 30 has rectangular arms formed from the anchors 31a and 31b, which are both support portions, and a rectangular flat plate having a larger area than the arms is formed in the same plane between the arms. It has a shape formed integrally with the arms on the. Subsequently, the fourth photoresist layer is removed. As a result of the patterning of the membrane 30 as described above, a portion of the sacrificial layer 20 is exposed.

이어서, 상기 노출된 희생층(20)의 상부 및 멤브레인(30)의 상부에 제5 포토레지스트 층(도시되지 않음)을 스핀 코팅 방법으로 도포한 후, 상기 제5 포토레지스트 층을 패터닝하여 상기 멤브레인(30)의 중앙부인 사각형 형상의 평판이 노출되게 한다. 계속하여, 상기 사각형 형상으로 노출된 멤브레인(30)의 상부에 은, 백금 또는 알루미늄 등의 금속을 약 0.3∼2.0㎛ 정도의 두께로 스퍼터링한 후, 상기 스퍼터링된 금속을 상기 사각형 형상의 노출된 멤브레인(30)의 형상과 동일한 형상을 갖도록 패터닝하여 거울(60)을 형성한다. 그리고, 상기 제5 포토레지스트 층 및 희생층(20)을 플루오르화 수소(HF) 증기를 사용하여 제거한 후, 액츄에이터(65)가 형성된 액티브 매트릭스(1)를 세정(rinse) 및 건조(dry) 처리를 수행하여 M×N 개의 TMA 소자를 형성한다.Subsequently, a fifth photoresist layer (not shown) is applied on the exposed sacrificial layer 20 and the membrane 30 by spin coating, followed by patterning the fifth photoresist layer to form the membrane. The rectangular flat plate 30 of the center portion 30 is exposed. Subsequently, after sputtering a metal such as silver, platinum, or aluminum to a thickness of about 0.3 to 2.0 μm on the upper portion of the membrane 30 exposed in the rectangular shape, the sputtered metal is exposed to the rectangular exposed membrane. Patterned to have the same shape as the shape of 30 to form a mirror (60). After the fifth photoresist layer and the sacrificial layer 20 are removed using hydrogen fluoride (HF) vapor, the active matrix 1 on which the actuator 65 is formed is rinsed and dried. Is performed to form M × N TMA elements.

그러나 상술한 박막형 광로조절 장치의 제조 방법에 의하면, 포토레지스트를 사용하는 식각 방법을 이용하여 액츄에이터를 형성하는 동안, 상부전극과 하부 전극 사이의 측벽에 식각 잔유물이나 포토레지스트 잔유물이 남아 있게 되며, 이러한 잔유물을 통하여 상부전극과 하부 전극이 서로 연결되어 상부전극 및 하부 전극간에 전기적인 단락(short)이 발생하는 문제점이 있다. 이렇게 상부전극과 하부 전극 사이에 전기적인 단락이 발생하면 해당되는 액츄에이터가 구동하지 않게 되어 결국 화소의 포인트 결함을 유발하게 된다.However, according to the manufacturing method of the above-described thin film type optical path control device, during the formation of the actuator using an etching method using a photoresist, an etching residue or a photoresist residue remains on the sidewall between the upper electrode and the lower electrode. The upper electrode and the lower electrode are connected to each other through the residue, thereby causing an electrical short between the upper electrode and the lower electrode. When an electrical short occurs between the upper electrode and the lower electrode, the corresponding actuator is not driven, which eventually causes a point defect of the pixel.

따라서, 본 발명의 목적은, 제1 액츄에이팅부 및 제2 액츄에이팅부를 형성하는 동안 발생한 식각 잔류물과 포토레지스트 잔류물을 블랭킷 식각하여 제거한 후, 저온 산화물을 사용하여 제1 절연층 및 제2 절연층을 형성함으로써, 상부전극과 하부 전극 사이의 전기적인 단락을 방지하여 화소의 포인트 결함을 최소화할 수 있는 박막형 광로조절 장치의 제조 방법을 제공하는 것이다.Accordingly, an object of the present invention is to remove the etch residue and photoresist residue generated during the formation of the first and second actuators by blanket etching, and then use the low temperature oxide to remove the first insulating layer and the first The present invention provides a method of manufacturing a thin film type optical path control apparatus capable of minimizing point defects of a pixel by preventing an electrical short between an upper electrode and a lower electrode by forming an insulating layer.

도 1은 본 출원인의 선행 출원에 기재된 박막형 광로조절 장치의 평면도이다.1 is a plan view of a thin film type optical path control device described in the applicant's prior application.

도 2는 도 1에 도시한 장치의 사시도이다.FIG. 2 is a perspective view of the apparatus shown in FIG. 1. FIG.

도 3은 도 2의 장치를 A1-A2선으로 자른 단면도이다3 is a cross-sectional view taken along line A 1 -A 2 of the apparatus of FIG.

도 4a 내지 도 4d는 도 3에 도시한 장치의 제조 공정도이다.4A to 4D are manufacturing process diagrams of the apparatus shown in FIG. 3.

도 5는 본 발명에 따른 박막형 광로조절 장치의 평면도이다.5 is a plan view of a thin film type optical path control apparatus according to the present invention.

도 6은 도 5에 도시한 장치의 사시도이다.6 is a perspective view of the apparatus shown in FIG. 5.

도 7은 도 6에 도시한 장치를 B1-B2선으로 자른 단면도이다.FIG. 7 is a cross-sectional view of the apparatus shown in FIG. 6 taken along line B 1 -B 2 .

도 8a 내지 도 8e는 도 7에 도시한 장치의 제조 공정도이다.8A to 8E are manufacturing process diagrams of the apparatus shown in FIG.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100:액티브 매트릭스 120:트랜지스터100: active matrix 120: transistor

135 : 제1 금속층 140 : 제1 보호층135: first metal layer 140: first protective layer

145 : 제2 금속층 150 : 제2 보호층145: second metal layer 150: second protective layer

155 : 식각 방지층 160 : 제1 희생층155: etch stop layer 160: first sacrificial layer

170 : 지지층 171 : 제1 앵커170: support layer 171: first anchor

172a, 172b : 제2 앵커 174 : 지지라인172a, 172b: second anchor 174: support line

175 : 지지요소 180, 181 : 제1 및 제2 하부 전극175: support elements 180, 181: first and second lower electrodes

190, 191 : 제1 및 제2 변형층 200, 201 : 제1 및 제2 상부전극190, 191: First and second strained layers 200, 201: First and second upper electrodes

210, 211 : 제1 및 제2 액츄에이팅부210, 211: first and second actuating parts

220, 221 : 제1 및 제2 절연층220, 221: first and second insulating layers

230, 231 : 제1 및 제2 상부전극 연결 부재230 and 231: first and second upper electrode connecting members

250 : 포스트 260 : 거울250: Post 260: Mirror

270 : 비어홀 280 : 비어 컨택270: Beer Hall 280: Beer Contact

290, 291 : 제1 및 제2 하부 전극 연결 부재290 and 291: first and second lower electrode connection members

300 : 제2 희생층300: second sacrificial layer

상술한 본 발명의 목적을 달성하기 위하여 본 발명은, MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인패드를 갖는 제1 금속층을 포함하는 액티브 매트릭스를 제공하고, 상기 액티브 매트릭스의 상부에 제1층을 형성하며, 상기 제1층의 상부에 제1 상부전극, 제1 변형층 및 제1 하부 전극을 포함하는 제1 액츄에이팅부와 제2 상부전극, 제2 변형층 및 제2 하부 전극을 포함하는 제2 액츄에이팅부를 형성한 후, 상기 제1층을 패터닝하여 상기 액티브 매트릭스 상에 형성된 지지라인, 상기 지지라인과 일체로 형성된 지지층, 그리고 제1 및 제2 앵커들을 포함하는 지지수단을 형성하고, 상기 제1 액츄에이팅부 및 제2 액츄에이팅부를 형성하는 동안 발생한 식각 잔류물 및 포토레지스트 잔류물을 블랭킷 식각하여 제거한 다음, 상기 지지라인과 인접한 부분의 제1 상부전극의 일측으로부터 제1 변형층 및 제1 하부 전극을 통하여 지지층의 일부까지 제1 절연층을 형성하고, 상기 지지라인과 인접한 부분의 제2 상부전극의 일측으로부터 제1 변형층 및 제2 하부 전극을 통하여 지지층의 일부까지 제2 절연층을 형성한 후, 제1 액츄에이팅부 및 제2 액츄에이팅부의 상부에 거울을 형성하는 단계를 포함하는 박막형 광로조절 장치의 제조 방법을 제공한다. 상기 제1 절연층 및 제2 절연층은 이산화규소(SiO2) 또는 오산화인(P2O5)을 플라즈마 증대 화학기상증착(PECVD) 방법을 이용하여 약 500Å 이상의 두께를 갖도록 형성한다.In order to achieve the above object of the present invention, the present invention provides an active matrix including a first metal layer having a drain pad in which a MOS transistor is embedded and extending from the drain of the transistor, and having a first on top of the active matrix. A first actuator and a second upper electrode, a second deformed layer, and a second lower electrode including a first upper electrode, a first deformed layer, and a first lower electrode are formed on the first layer. After forming a second actuating part including a patterning the first layer, the support means formed on the active matrix, the support layer formed integrally with the support line, and the support means including the first and second anchors Forming the first actuating part and the second actuating part, and removing the etch residue and the photoresist residue by blanket etching. A first insulating layer is formed from one side of the first upper electrode in the portion adjacent to the branch line to a part of the support layer through the first strained layer and the first lower electrode, and from one side of the second upper electrode in the portion adjacent to the support line. After forming the second insulating layer to a part of the support layer through the first strained layer and the second lower electrode, a thin film type optical path control device comprising the step of forming a mirror on top of the first actuating portion and the second actuating portion It provides a method for producing. The first insulating layer and the second insulating layer are formed to have a thickness of about 500 GPa or more using silicon dioxide (SiO 2 ) or phosphorus pentoxide (P 2 O 5 ) using a plasma enhanced chemical vapor deposition (PECVD) method.

본 발명에 의하면, 제1 액츄에이팅부와 제2 액츄에이팅부를 형성한 후, 상기 제1 액츄에이팅부 및 제2 액츄에이팅부를 형성하는 동안 발생한 식각 잔류물 또는 포토레지스트 잔류물 등을 블랭킷 식각하여 완전히 제거하고, 제1 액츄에이팅부 및 제2 액츄에이팅부의 일측 상부에 각기 제1 절연층 및 제2 절연층을 형성한다. 따라서, 제1 상부전극과 제1 하부 전극 및 제2 상부전극과 제2 하부 전극이 각기 연결되어 제1 상부전극과 제1 하부 전극 및 제2 상부전극과 제2 하부 전극간에 전기적인 단락이 일어나는 것을 방지하여 화소의 포인트 결함이 발생하는 것을 최소화할 수 있다.According to the present invention, after forming the first actuating part and the second actuating part, an etching residue or a photoresist residue generated during the formation of the first and second actuating parts is blanket-etched. The first insulating layer and the second insulating layer are respectively formed on the upper side of one side of the first actuating part and the second actuating part. Accordingly, the first upper electrode, the first lower electrode, the second upper electrode, and the second lower electrode are connected to each other so that an electrical short occurs between the first upper electrode, the first lower electrode, the second upper electrode, and the second lower electrode. It is possible to prevent the occurrence of point defects of the pixel by preventing it.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 박막형 광로조절 장치를 상세하게 설명한다.Hereinafter, a thin film type optical path adjusting device according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명에 따른 박막형 광로조절 장치의 평면도를 도시한 것이며, 도 6은 도 5의 장치 중 액츄에이터와 거울을 확대한 사시도를 도시한 것이며, 도 7은 도 6의 장치를 B1­B2선으로 자른 단면도를 도시한 것이다.5 is a plan view showing a thin film type optical path control device according to the present invention, Figure 6 shows an enlarged perspective view of the actuator and the mirror of the device of Figure 5, Figure 7 is a B 1 B 2 of the device of FIG. The cross-sectional view is shown in a line.

도 5 및 도 6을 참조하면, 본 발명에 따른 박막형 광로조절 장치는 액티브 매트릭스(100), 액티브 매트릭스(100)의 상부에 형성된 지지요소(175), 지지요소(175)의 상부에 나란하게 형성된 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211) 그리고 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)의 상부에 형성된 거울(260)을 포함한다.5 and 6, the thin film type optical path control apparatus according to the present invention is formed side by side on the active matrix 100, the support element 175 formed on the active matrix 100, the top of the support element 175 The first actuating part 210 and the second actuating part 211 and a mirror 260 formed on the first actuating part 210 and the second actuating part 211 are included.

도 7을 참조하면, M×N(M, N은 정수) 개의 P-MOS 트랜지스터(120)가 내장된 액티브 매트릭스(100)는, 상기 P-MOS 트랜지스터(120)의 드레인(105) 및 소오스(110)로부터 연장되어 액티브 매트릭스(100)의 상부에 형성된 제1 금속층(135), 제1 금속층(135)의 상부에 형성된 제1 보호층(140), 제1 보호층(140)의 상부에 형성된 제2 금속층(145), 제2 금속층(145)의 상부에 형성된 제2 보호층(150) 그리고 제2 보호층(150)의 상부에 형성된 식각 방지층(155)을 포함한다. 제1 금속층(135)은, 제1 신호(화상 신호)를 전달하기 위하여 상기 P-MOS 트랜지스터(120)의 드레인(105)으로부터 제1 앵커(171)의 하부까지 연장되는 드레인패드를 포함한다. 제2 금속층(145)은 티타늄(Ti)층 및 질화티타늄(TiN)층으로 이루어지며, 제2 금속층(145) 중 아래에 상기 드레인패드가 형성된 부분에는 개구부(147)가 형성된다.Referring to FIG. 7, the active matrix 100 having M × N (M, N is an integer) P-MOS transistors 120 includes a drain 105 and a source of the P-MOS transistor 120. A first metal layer 135 formed on top of the active matrix 100, a first passivation layer 140 formed on the first metal layer 135, and a first passivation layer 140 formed on the active matrix 100. The second metal layer 145, the second passivation layer 150 formed on the second metal layer 145, and the etch stop layer 155 formed on the second passivation layer 150 are included. The first metal layer 135 includes a drain pad extending from the drain 105 of the P-MOS transistor 120 to the bottom of the first anchor 171 to transmit a first signal (image signal). The second metal layer 145 includes a titanium (Ti) layer and a titanium nitride (TiN) layer, and an opening 147 is formed in a portion of the second metal layer 145 in which the drain pad is formed.

도 6 내지 도 7을 참조하면, 지지요소(175)는 지지라인(174), 지지층(170), 제1 앵커(171) 및 제2 앵커들(172a, 172b)을 포함한다. 상기 지지라인(174) 및 지지층(170)은 제1 에어갭(165)을 개재하여 액티브 매트릭스(100)의 상부에 수평하게 형성된다. 상기 지지라인(174)의 일부 상에는 공통전극선(240)이 형성되며 지지라인(174)은 이러한 공통전극선(240)을 지지하는 기능을 수행한다.6-7, the support element 175 includes a support line 174, a support layer 170, a first anchor 171, and second anchors 172a and 172b. The support line 174 and the support layer 170 are horizontally formed on the active matrix 100 via the first air gap 165. A common electrode line 240 is formed on a portion of the support line 174, and the support line 174 serves to support the common electrode line 240.

상기 지지층(170)은 사각형의 고리 형상, 바람직하게는 직사각형의 고리 형상을 갖고 지지라인(174)과 동일 평면상에서 직교하는 방향을 따라 지지라인(174)의 일측에 지지라인(174)과 일체로 형성된다. 상기 사각형의 고리 형상을 갖는 지지층(170) 중 상기 지지라인(174)과 직교하는 방향으로 수평하게 연장된 2 개의 암들 사이의 하부에는 제1 앵커(171)가 상기 2 개의 암들과 일체로 형성되어 식각 방지층(155)에 부착되며 상기 2 개의 암들의 외측 하부에는 2 개의 제2 앵커들(172a, 172b)이 각각 상기 2 개의 암들과 일체로 형성되어 식각 방지층(155)에 부착된다.The support layer 170 has a rectangular ring shape, preferably a rectangular ring shape, integrally with the support line 174 on one side of the support line 174 along a direction perpendicular to the support plane 174 in the same plane orthogonal to the support line 174. Is formed. A first anchor 171 is integrally formed with the two arms in a lower portion between two arms horizontally extending in a direction orthogonal to the support line 174 of the support layer 170 having a rectangular ring shape. It is attached to the etch stop layer 155, and two second anchors 172a and 172b are formed integrally with the two arms and attached to the etch stop layer 155 at the lower outer side of the two arms.

각각 지지층(170)을 지지하는 제1 앵커(171) 및 제2 앵커들(172a, 172b)은 상기 지지층(170) 중 지지라인(174)에 인접한 부분의 하부에 형성되어 상기 식각 방지층(155)에 부착된다. 상기 제1 앵커(171) 및 제2 앵커들(172a, 172b)은 각각 사각 상자의 형상을 갖는다. 상기 지지층(170) 및 지지라인(174)은 제1 에어갭(165)을 개재하여 식각 방지층(155)의 상부에 수평하게 형성된다. 지지층(170)은 제1 앵커(171)에 의하여 중앙부가 지지되며 제2 앵커들(172a, 172b)에 의하여 양측부가 지지되어, 지지층(170) 및 앵커들(171, 172a, 172b)의 단면은 도 7에 도시한 바와 같이 'T'자의 형상을 갖는다. 상기 지지층(170)은 선행 출원에 기재된 박막형 광로조절 장치 중 액츄에이터를 지지하는 멤브레인의 기능을 수행한다.The first anchor 171 and the second anchors 172a and 172b respectively supporting the support layer 170 are formed under a portion of the support layer 170 adjacent to the support line 174 so that the etch stop layer 155 is formed. Is attached to. The first anchor 171 and the second anchors 172a and 172b each have a rectangular box shape. The support layer 170 and the support line 174 are horizontally formed on the etch stop layer 155 via the first air gap 165. The support layer 170 is centrally supported by the first anchor 171 and both sides are supported by the second anchors 172a and 172b, so that the cross-sections of the support layer 170 and the anchors 171, 172a and 172b As shown in FIG. 7, the shape has a 'T' shape. The support layer 170 performs a function of a membrane supporting the actuator of the thin film type optical path control device described in the previous application.

제1 앵커(171)는 상기 식각 방지층(155) 중 아래에 제1 금속층(135)의 드레인패드가 형성된 부분 상에 형성된다. 상기 제1 앵커(171)의 중앙부에는 식각 방지층(155), 제2 보호층(150), 제2 금속층(145)의 개구부(147) 및 제1 보호층(140)을 통하여 제1 금속층(135)의 드레인패드까지 비어홀(270)이 형성되며, 비어홀(270)의 내부에는 비어 컨택(280)이 형성된다.The first anchor 171 is formed on a portion in which the drain pad of the first metal layer 135 is formed below the etch stop layer 155. The first metal layer 135 is formed in the central portion of the first anchor 171 through the etch stop layer 155, the second passivation layer 150, the opening 147 of the second metal layer 145, and the first passivation layer 140. The via hole 270 is formed up to the drain pad of the via hole, and the via contact 280 is formed inside the via hole 270.

제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)는 각각 상기 지지층(170)의 2 개의 암들의 상부에 사각형의 형상으로 서로 나란하게 형성된다. 제1 액츄에이팅부(210)는 제1 하부 전극부(180), 제1 변형층(190) 및 제1 상부전극(200)을 포함하며, 제2 액츄에이팅부(211)는 제2 하부 전극부(181), 제2 변형층(191) 및 제2 상부전극(201)을 포함한다.The first actuating part 210 and the second actuating part 211 are formed in parallel with each other in the shape of a rectangle on top of the two arms of the support layer 170, respectively. The first actuating part 210 includes a first lower electrode part 180, a first deformable layer 190, and a first upper electrode 200, and the second actuating part 211 includes a second lower electrode. The portion 181, the second strained layer 191, and the second upper electrode 201 are included.

제1 하부 전극(180)은 상기 지지층(170)의 2개의 암들 중 일측의 상부에 그 일측에 돌출부가 형성된 사각 평판의 형상으로 적층된다. 바람직하게는, 제1 하부 전극(180)은 거울 상의 'L'자의 형상을 가지며 상기 지지라인(174)과 소정의 거리만큼 이격된다. 상기 제1 하부 전극(180)의 돌출부는 제1 앵커(171)의 일측 상에 형성되어 비어홀(270)과 인접한 부위까지 연장된다.The first lower electrode 180 is stacked in the shape of a square flat plate having a protrusion formed on one side of the two arms of the support layer 170. Preferably, the first lower electrode 180 has a 'L' shape on the mirror and is spaced apart from the support line 174 by a predetermined distance. The protrusion of the first lower electrode 180 is formed on one side of the first anchor 171 and extends to a portion adjacent to the via hole 270.

제1 변형층(190)은 제1 하부 전극(180)보다 좁은 면적의 사각형의 형상을 갖고 제1 하부 전극(180)의 상부에 형성되며, 제1 상부전극(200)은 제1 변형층(190)보다 좁은 면적을 갖는 사각형의 형상으로 제1 변형층(190)의 상부에 형성된다.The first strained layer 190 has a rectangular shape having a smaller area than the first lower electrode 180, and is formed on the first lower electrode 180, and the first upper electrode 200 is formed of the first strained layer ( The upper surface of the first deformable layer 190 may be formed in the shape of a quadrangle having a smaller area than that of the surface of the first deformation layer 190.

제2 하부 전극(181)은 상기 지지층(170)의 2개의 암들 중 타측의 상부에, 제1 하부 전극(180)에 대응하여 그 일측에 돌출부가 형성된 사각 평판의 형상으로 적층된다. 바람직하게는, 제2 하부 전극(181)은 거울 상의 'L'자의 형상으로 제1 하부 전극(180)과 대응하여 나란하게 형성되며, 상기 지지라인(174)과 소정의 거리만큼 이격된다. 상기 제2 하부 전극(181)의 돌출부는 제1 앵커(171)의 타측 상에 형성되어 비어홀(270)과 인접한 부위까지 연장된다. 따라서, 상기 제1 하부 전극(180)의 돌출부와 제2 하부 전극(181)의 돌출부는 비어홀(270)을 중심으로 서로 소정의 거리만큼 이격된다.The second lower electrode 181 is stacked in the shape of a square plate having a protrusion formed on one side of the two arms of the support layer 170 on the other side, corresponding to the first lower electrode 180. Preferably, the second lower electrode 181 is formed in parallel with the first lower electrode 180 in a shape of 'L' on a mirror and is spaced apart from the support line 174 by a predetermined distance. The protrusion of the second lower electrode 181 is formed on the other side of the first anchor 171 and extends to a portion adjacent to the via hole 270. Therefore, the protrusion of the first lower electrode 180 and the protrusion of the second lower electrode 181 are spaced apart from each other by a predetermined distance with respect to the via hole 270.

제2 변형층(191)은 제2 하부 전극(181)보다 좁은 면적의 사각형의 형상을 갖고 제2 하부 전극(181)의 상부에 형성되며, 제2 상부전극(201)은 제1 변형층(191)보다 좁은 면적을 갖는 사각형의 형상으로 제2 변형층(191)의 상부에 형성된다.The second strained layer 191 has a rectangular shape having a smaller area than the second lower electrode 181, and is formed on the second lower electrode 181, and the second upper electrode 201 is formed of the first strained layer ( It is formed on top of the second deformable layer 191 in the shape of a rectangle having a smaller area than 191.

상기 제1 앵커(171)의 중앙부의 비어홀(270)의 내부에 형성된 비어컨택으로부터 제1 하부전극(180)의 돌출부까지는 제1 하부전극연결부재(290)가 형성되며, 상기 비어컨택으로부터 제2 하부전극(181)의 돌출부까지는 제2 하부전극연결부재(291)가 형성된다. 따라서, 제1 금속층(135)의 드레인패드와 제1 하부전극(180)은 비어컨택 및 제1 하부전극연결부재(290)을 통하여 서로 연결되며, 제2 하부전극(181)은 비어컨택 및 제2 하부전극연결부재(291)를 통하여 제1 금속층(135)의 드레인패드와 연결된다.A first lower electrode connecting member 290 is formed from the via contact formed in the via hole 270 in the center of the first anchor 171 to the protrusion of the first lower electrode 180, and the second contact from the via contact is formed. The second lower electrode connecting member 291 is formed to the protrusion of the lower electrode 181. Accordingly, the drain pad of the first metal layer 135 and the first lower electrode 180 are connected to each other through the via contact and the first lower electrode connecting member 290, and the second lower electrode 181 is connected to the via contact and the first lower electrode 180. 2 is connected to the drain pad of the first metal layer 135 through the lower electrode connecting member 291.

또한, 상기 지지라인(174)과 인접한 부분의 제1 상부전극(200)의 일측으로부터 제1 변형층(190) 및 제1 하부 전극(180)을 통하여 지지층(170)의 일부까지 제1 절연층(220)이 형성되고, 상기 제1 상부전극(200)의 일측으로부터 제1 절연층(220) 및 지지층(170)의 일부를 통하여 상기 공통전극선(240)까지 제1 상부전극 연결 부재(230)가 형성된다. 제1 상부전극 연결 부재(230)는 제1 상부전극(200)과 공통전극선(240)을 서로 연결하며, 제1 상부전극 연결 부재(230) 하부의 제1 절연층(220)은 제1 상부전극(200)과 제1 하부 전극(180)이 서로 연결되어 전기적인 단락(short)이 일어나는 것을 방지한다.In addition, a first insulating layer is formed from one side of the first upper electrode 200 adjacent to the support line 174 to a part of the support layer 170 through the first strained layer 190 and the first lower electrode 180. A first upper electrode connecting member 230 is formed, and the first upper electrode connecting member 230 extends from one side of the first upper electrode 200 to the common electrode line 240 through a portion of the first insulating layer 220 and the support layer 170. Is formed. The first upper electrode connecting member 230 connects the first upper electrode 200 and the common electrode line 240 to each other, and the first insulating layer 220 under the first upper electrode connecting member 230 is formed in the first upper portion. The electrode 200 and the first lower electrode 180 are connected to each other to prevent an electrical short.

또한, 상기 지지라인(174)과 인접한 부분의 제2 상부전극(201)의 일측으로부터 제2 변형층(191) 및 제2 하부 전극(181)을 통하여 지지층(170)의 일부까지 제2 절연층(221)이 형성되며, 상기 제2 상부전극(201)의 일측으로부터 제2 절연층(221) 및 지지층(170)의 일부를 통하여 상기 상기 공통전극선(240)까지 제2 상부전극 연결 부재(231)가 형성된다. 제2 절연층(221) 및 제2 상부전극 연결 부재(231)는 각기 제1 절연층(220) 및 제1 상부전극 연결 부재(230)와 나란하게 형성된다. 제2 상부전극 연결 부재(231)는 제2 상부전극(201)과 공통전극선(240)을 서로 연결하며, 제2 상부전극 연결 부재(231) 하부의 제2 절연층(221)은 제2 상부전극(201)과 제2 하부 전극(181)이 서로 연결되어 전기적인 단락이 일어나는 것을 방지한다.In addition, a second insulating layer is formed from one side of the second upper electrode 201 adjacent to the support line 174 to a part of the support layer 170 through the second strained layer 191 and the second lower electrode 181. And a second upper electrode connecting member 231 from one side of the second upper electrode 201 to the common electrode line 240 through a portion of the second insulating layer 221 and the support layer 170. ) Is formed. The second insulating layer 221 and the second upper electrode connecting member 231 are formed in parallel with the first insulating layer 220 and the first upper electrode connecting member 230, respectively. The second upper electrode connecting member 231 connects the second upper electrode 201 and the common electrode line 240 to each other, and the second insulating layer 221 below the second upper electrode connecting member 231 is formed on the second upper electrode. The electrode 201 and the second lower electrode 181 are connected to each other to prevent an electrical short circuit.

상기 사각형의 고리 형상을 갖는 지지층(170) 중 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)가 형성되지 않은 부분, 즉 지지라인(174)에 대하여 평행하게 형성된 부분에는 거울(260)을 지지하는 포스트(250)가 형성된다. 거울(260)은 상기 포스트(250)에 의하여 중앙부가 지지되며 양측부가 제2 에어갭(310)을 개재하여 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)의 상부에 수평하게 형성된다. 상기 거울(260)은 광원(도시되지 않음)으로부터 입사되는 광을 소정의 각도로 반사하는 역할을 한다.A portion of the support layer 170 having a rectangular annular shape, in which the first actuating part 210 and the second actuating part 211 are not formed, that is, a part formed parallel to the support line 174, is formed in a mirror ( A post 250 supporting 260 is formed. The mirror 260 is supported at the center by the post 250, and both sides thereof are horizontally disposed above the first actuating part 210 and the second actuating part 211 through the second air gap 310. Is formed. The mirror 260 serves to reflect light incident from a light source (not shown) at a predetermined angle.

이하 본 발명에 따른 박막형 광로조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control device according to the present invention will be described in detail with reference to the accompanying drawings.

도 8a 내지 도 8e는 도 7에 도시한 장치의 제조 방법을 설명하기 위한 도면들이다. 도 8a 내지 도 8e에 있어서, 도 7과 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.8A to 8E are diagrams for describing a method of manufacturing the apparatus shown in FIG. 7. 8A to 8E, the same reference numerals are used for the same members as in FIG.

도 8a를 참조하면, n형으로 도핑된 규소(silicon)로 이루어진 액티브 매트릭스(100)를 준비한 후, 통상의 소자 분리 공정인 실리콘 부분 산화법(LOCOS)을 이용하여 액티브 매트릭스(100)에 액티브영역(active region) 및 필드 영역(field region)을 구분하기 위한 소자 분리막(125)을 형성한다. 이어서, 상기 액티브영역의 상부에 불순물이 도핑된 다결정 규소와 같은 도전 물질로 이루어진 게이트(115)를 형성한 후, 이온주입 공정을 이용하여 p+소오스(110) 및 드레인(105)을 형성함으로써, 액티브 매트릭스(100)에 M×N(M, N은 정수) 개의 P-MOS 트랜지스터(120)를 형성한다.Referring to FIG. 8A, after an active matrix 100 made of silicon doped with n-type is prepared, an active region may be formed in the active matrix 100 using silicon partial oxidation (LOCOS), which is a conventional device isolation process. An isolation layer 125 is formed to distinguish the active region and the field region. Subsequently, after forming the gate 115 made of a conductive material such as polycrystalline silicon doped with impurities on the active region, the p + source 110 and the drain 105 are formed by using an ion implantation process. M × N (M, where N is an integer) P-MOS transistors 120 are formed in the active matrix 100.

상기 P-MOS 트랜지스터(120)가 형성된 결과물의 상부에 산화물로 이루어진 절연막(130)을 형성한 후, 사진 식각 방법을 사용하여 상기 소오스(110) 및 드레인(105)의 일측 상부를 각각 노출시키는 개구부들을 형성한다. 이어서, 상기 개구부들이 형성된 결과물의 상부에 티타늄, 질화티타늄, 텅스텐 및 질화물 등으로 이루어진 제1 금속층(135)을 증착한 후 제1 금속층(135)을 사진 식각 방법으로 패터닝한다. 이와 같이 패터닝된 제1 금속층(135)은 상기 P-MOS 트랜지스터(120)의 드레인(105)으로부터 지지층(170)을 지지하는 제1 앵커(171)의 하부까지 연장되는 드레인패드를 포함한다.After the insulating film 130 made of oxide is formed on the P-MOS transistor 120 is formed, the opening for exposing the top of one side of the source 110 and the drain 105, respectively, using a photolithography method. Form them. Subsequently, the first metal layer 135 made of titanium, titanium nitride, tungsten, nitride, or the like is deposited on the resultant formed product, and then the first metal layer 135 is patterned by photolithography. The patterned first metal layer 135 includes a drain pad extending from the drain 105 of the P-MOS transistor 120 to a lower portion of the first anchor 171 supporting the support layer 170.

제1 금속층(135) 및 액티브 매트릭스(100)의 상부에 제1 보호층(140)을 형성된다. 제1 보호층(140)은 인 실리케이트 유리(PSG)를 사용하고, 화학기상증착(CVD) 방법을 이용하여 약 8000Å 정도의 두께를 가지도록 형성한다. 제1 보호층(140)은 후속하는 공정의 영향으로 인하여 상기 P-MOS 트랜지스터(120)가 내장된 액티브 매트릭스(100)가 손상을 입게 되는 것을 방지한다.The first passivation layer 140 is formed on the first metal layer 135 and the active matrix 100. The first passivation layer 140 is formed of phosphoric silicate (PSG), and has a thickness of about 8000 kPa using chemical vapor deposition (CVD). The first protective layer 140 prevents damage to the active matrix 100 in which the P-MOS transistor 120 is embedded due to a subsequent process.

제1 보호층(140)의 상부에는 제2 금속층(145)이 형성된다. 제2 금속층(145)은 티타늄을 스퍼터링 방법을 사용하여 약 300Å 정도의 두께로 티타늄층을 형성한 후, 상기 티타늄층의 상부에 질화티타늄을 물리기상증착(PVD) 방법을 사용하여 약 1200Å 정도의 두께를 갖는 질화티타늄층을 형성함으로써 완성된다. 제2 금속층(145)은 광원으로부터 입사되는 광이 거울(260)뿐만 아니라, 거울(260)이 덮고 있는 부분을 제외한 부분에도 입사됨으로 인하여, 액티브 매트릭스(100)에 광전류가 흘러 소자가 오동작을 일으키는 것을 방지한다. 이어서, 제2 금속층(145) 중 후속 공정에서 비어홀(270)이 형성될 부분, 즉 그 아래에 제1 금속층(135)의 드레인패드가 형성되어 있는 부분을 식각하여 제2 금속층(145)에 홀(도시되지 않음)을 형성함으로써, 후에 형성되는 비어컨택(도시되지 않음)고 제2 금속층(145)이 접촉되지 않도록 한다.The second metal layer 145 is formed on the first protective layer 140. The second metal layer 145 forms a titanium layer having a thickness of about 300 kW using a sputtering method of titanium, and then uses a titanium vapor phase physical vapor deposition (PVD) method on the titanium layer to about 1200 kW. It is completed by forming a titanium nitride layer having a thickness. Since the light incident from the light source is incident on the second metal layer 145 not only the mirror 260 but also a portion other than the portion covered by the mirror 260, photocurrent flows through the active matrix 100, causing the device to malfunction. To prevent them. Subsequently, a portion of the second metal layer 145 in which the via hole 270 is to be formed in a subsequent process, that is, a portion in which the drain pad of the first metal layer 135 is formed is etched to form a hole in the second metal layer 145. By forming (not shown), the via contact (not shown) formed later and the second metal layer 145 are not contacted.

상기 제2 금속층(145)의 상부에는 제2 보호층(150)이 적층된다. 제2 보호층(150)은 인 실리케이트 유리를 화학기상증착 방법을 사용하여 약 2000Å 정도의 두께를 가지도록 형성한다. 제2 보호층(150)은 후속하는 공정 동안 상기 액티브 매트릭스(100) 및 액티브 매트릭스(100) 상에 형성된 상기 결과물들이 손상을 입게 되는 것을 방지한다.The second passivation layer 150 is stacked on the second metal layer 145. The second protective layer 150 is formed to have a thickness of about 2000 kPa by using the chemical vapor deposition method of the silicate glass. The second passivation layer 150 prevents the active matrix 100 and the results formed on the active matrix 100 from being damaged during subsequent processing.

제2 보호층(150)의 상부에는 식각 방지층(155)이 적층된다. 식각 방지층(155)은 제2 보호층(150) 및 상기 액티브 매트릭스(100) 상의 결과물들이 후속되는 식각 공정으로 인하여 식각되는 것을 방지한다. 식각 방지층(155)은 산화규소(SiO2) 또는 오산화인(P2O5) 등의 저온 산화물(Low Temperature Oxide : LTO)로 이루어진다. 식각방지층(155)은 저압화학기상증착(LPCVD) 방법을 사용하여 약 350∼450℃ 정도의 온도에서 약 0.2∼0.8㎛ 정도의 두께를 갖도록 형성한다.An etch stop layer 155 is stacked on the second passivation layer 150. The etch stop layer 155 prevents the second passivation layer 150 and the results on the active matrix 100 from being etched due to a subsequent etching process. The etch stop layer 155 is made of low temperature oxide (LTO) such as silicon oxide (SiO 2 ) or phosphorus pentoxide (P 2 O 5 ). The etch stop layer 155 is formed to have a thickness of about 0.2 to 0.8 μm at a temperature of about 350 to 450 ° C. using a low pressure chemical vapor deposition (LPCVD) method.

상기 식각 방지층(155)의 상부에는 제1 희생층(160)이 적층된다. 제1 희생층(160)은 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)를 구성하는 박막들의 적층을 용이하게 하는 기능을 수행한다. 제1 희생층(160)은 다결정 규소를 약 500℃ 이하의 온도에서 저압화학기상증착(APCVD) 방법을 사용하여 약 2.0∼3.0㎛ 정도의 두께를 갖도록 형성한다. 이어서, 제1 희생층(160)의 표면을 화학 기계적 연마(CMP) 방법을 이용하여 연마함으로써 제1 희생층(160)이 약 1.1㎛ 정도의 두께를 갖도록 그 표면을 평탄화시킨다.The first sacrificial layer 160 is stacked on the etch stop layer 155. The first sacrificial layer 160 functions to facilitate stacking of the thin films constituting the first actuating part 210 and the second actuating part 211. The first sacrificial layer 160 is formed to have a thickness of about 2.0 to 3.0 μm by using a low pressure chemical vapor deposition (APCVD) method at a temperature of about 500 ° C. or less. Subsequently, the surface of the first sacrificial layer 160 is polished using a chemical mechanical polishing (CMP) method to planarize the surface of the first sacrificial layer 160 to have a thickness of about 1.1 μm.

계속하여, 제1 희생층(160)의 상부에 제1 포토레지스트(도시되지 않음)를 도포하고 이를 패터닝한 후, 상기 제1 포토레지스트를 식각 마스크로 이용하여 제1 희생층(160) 중 아래에 제2 금속층(145)의 홀이 형성된 부분 및 이와 양측으로 인접한 부분들을 식각하여 식각방지층(155)의 일부를 노출시킴으로써, 후에 형성되는 지지층(177)을 지지하는 제1 앵커(171) 및 제2 앵커들(172a, 172b)이 형성될 위치를 만든다. 따라서, 상기 식각방지층(155)이 소정의 거리만큼 이격된 3 개의 사각형의 형상으로 노출된다.Subsequently, after applying and patterning a first photoresist (not shown) on top of the first sacrificial layer 160, the lower part of the first sacrificial layer 160 is used as the etching mask. The first anchor 171 and the first supporting part 177 which are formed later by exposing a portion of the etch stop layer 155 by etching the part where the hole of the second metal layer 145 is formed and parts adjacent to both sides thereof are exposed. The two anchors 172a and 172b are made to be formed. Thus, the etch stop layer 155 is exposed in the shape of three squares spaced apart by a predetermined distance.

도 8b를 참조하면, 제1층(169)은 상기와 같이 사각형의 형상으로 노출된 식각 방지층(155)의 상부 및 제1 희생층(160)의 상부에 적층된다. 제1층(169)은 질화물과 같은 경질의 물질을 저압화학기상증착 방법을 이용하여 약 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 상기 제1층(169)은 후에 지지요소(175)로 패터닝되며, 상기 지지요소(175)는 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)를 지지하는 지지층(170), 공통전극선(240)을 지지하는 지지라인(174) 그리고 지지층(170)을 지지하는 제1 앵커(171) 및 제2 앵커들(172a, 172b)로 이루어진다. 이 경우, 제1층(169) 중 상기 3 개의 사각형의 형상으로 노출된 식각 방지층(155) 상에 부착된 부분 중 가운데 사각형 형상의 식각 방지층(155)에 부착되는 부분은 제1 앵커(171)가 되며, 양측 사각형 형상의 식각 방지층(155)에 부착되는 부분은 제2 앵커들(172a, 172b)이 된다.Referring to FIG. 8B, the first layer 169 is stacked on the upper portion of the etch stop layer 155 and the first sacrificial layer 160 exposed in the shape of a rectangle as described above. The first layer 169 is formed to have a thickness of about 0.1 to 1.0 μm using a low pressure chemical vapor deposition method of a hard material such as nitride. The first layer 169 is later patterned with a support element 175, the support element 175 supporting a first actuating portion 210 and a second actuating portion 211, The support line 174 supporting the common electrode line 240 and the first anchor 171 and the second anchors 172a and 172b supporting the support layer 170 may be formed. In this case, a portion of the first layer 169 attached to the etch stop layer 155 having the center shape among the portions attached to the etch stop layer 155 exposed in the shape of the three rectangles is the first anchor 171. The portions attached to both sides of the quadrangular etch stop layer 155 become second anchors 172a and 172b.

하부전극층(179)은 제1층(169)의 상부에 적층된다. 하부전극층(179)은 백금(Pt), 탄탈륨(Ta) 또는 백금-탄탈륨(Pt-Ta) 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학기상증착 방법을 이용하여 약 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 하부전극층(179)은 소정의 거리만큼 이격되는 제1 및 제2 하부 전극부(180, 181) 및 제1 및 제2 하부 전극부 돌출부(180a, 181a)로 패터닝된다.The lower electrode layer 179 is stacked on top of the first layer 169. The lower electrode layer 179 has a thickness of about 0.1 to 1.0 μm using a sputtering method or a chemical vapor deposition method on a metal having electrical conductivity such as platinum (Pt), tantalum (Ta), or platinum-tantalum (Pt-Ta). Form to have. The lower electrode layer 179 is patterned into first and second lower electrode portions 180 and 181 and first and second lower electrode portion protrusions 180a and 181a spaced apart by a predetermined distance.

상기 하부전극층(179)의 상부에는 PZT 또는 PLZT 등의 압전 물질로 이루어진 제2층(189)이 적층된다. 제2층(189)은 졸-겔법, 스퍼터링 방법 또는 화학기상증착 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 바람직하게는, 상기 제2층(189)은 졸-겔법으로 제조된 PZT를 스퍼터링하여 약 0.4㎛ 정도의 두께를 가지도록 형성한다. 이어서, 상기 제2층(189)을 구성하는 압전 물질을 급속 열처리 방법으로 열처리하여 상변이시킨다. 제2층(189)은 후에 제1 상부전극(200)과 제1 하부 전극부(180) 사이에 발생하는 제1 전기장에 의하여 변형을 일으키는 제1 변형층(190) 및 제2 상부전극(201)과 제2 하부 전극부(181) 사이에 발생하는 제2 전기장에 의하여 변형을 일으키는 제2 변형층(191)으로 패터닝된다.A second layer 189 made of a piezoelectric material such as PZT or PLZT is stacked on the lower electrode layer 179. The second layer 189 is formed to have a thickness of about 0.1 μm to 1.0 μm using the sol-gel method, the sputtering method, or the chemical vapor deposition method. Preferably, the second layer 189 is formed to have a thickness of about 0.4 μm by sputtering PZT prepared by the sol-gel method. Subsequently, the piezoelectric material constituting the second layer 189 is subjected to heat treatment by a rapid heat treatment method to cause phase shift. The second layer 189 may be the first strained layer 190 and the second upper electrode 201 that are deformed by a first electric field generated between the first upper electrode 200 and the first lower electrode portion 180. ) Is patterned into a second strained layer 191 causing strain by a second electric field generated between the second lower electrode portion 181.

상부전극층(199)은 제2층(189)의 상부에 적층된다. 상부전극층(199)은 백금, 탄탈륨, 은(Ag) 또는 백금-탄탈륨 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학기상증착 방법을 이용하여 약 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 상부전극층(199)은 후에 제2 신호(바이어스 신호)가 각각 인가되며 소정의 거리만큼 이격되는 제1 상부전극(200) 및 제2 상부전극(201)으로 패터닝된다.The upper electrode layer 199 is stacked on top of the second layer 189. The upper electrode layer 199 is formed of a metal having electrical conductivity such as platinum, tantalum, silver (Ag), or platinum-tantalum to have a thickness of about 0.1 to 1.0 μm using a sputtering method or a chemical vapor deposition method. The upper electrode layer 199 is later patterned with a first upper electrode 200 and a second upper electrode 201 which are each applied with a second signal (bias signal) and are spaced apart by a predetermined distance.

도 8c를 참조하면, 상기 상부전극층(199)의 상부에 제2 포토레지스트 층(도시되지 않음)을 도포하고 이를 패터닝한 후, 상기 제2 포토레지스트 층을 마스크로 이용하여 상부전극층(199)을 각각 사각형의 평판의 형상, 바람직하게는 직사각형의 평판의 형상을 가지며 서로 소정의 거리만큼 분리되어 나란하게 형성된 제1 상부전극(200) 및 제2 상부전극(201)으로 패터닝한다(도 6 참조). 제1 상부전극(201) 및 제2 상부전극(201)에는 각각 외부로부터 후에 형성되는 공통전극선(240)을 통하여 제2 신호가 인가된다. 이어서, 상기 제2 포토레지스트 층을 제거한다.Referring to FIG. 8C, after applying and patterning a second photoresist layer (not shown) on the upper electrode layer 199, the upper electrode layer 199 is used using the second photoresist layer as a mask. Each of the substrates is patterned into a first upper electrode 200 and a second upper electrode 201 which have a rectangular flat plate shape, preferably a rectangular flat plate plate, and are separated from each other by a predetermined distance (see FIG. 6). . A second signal is applied to the first upper electrode 201 and the second upper electrode 201 through a common electrode line 240 formed later from the outside, respectively. Subsequently, the second photoresist layer is removed.

계속하여, 상부전극층(199)을 제1 상부전극(200) 및 제2 상부전극(201)으로 패터닝하는 방법과 동일한 방법으로 상기 제2층(189)을 패터닝하여 각각 직사각형의 평판의 형상을 가지며, 서로 소정의 거리만큼 분리되어 나란하게 형성된 제1 변형층(190) 및 제2 변형층(191)을 형성한다. 이 경우, 도 6에 도시한 바와 같이, 제1 변형층(190) 및 제2 변형층(191)은 각각 제1 상부전극(200) 및 제2 상부전극(201)보다 약간 넓은 직사각 평판 형상을 갖도록 패터닝된다.Subsequently, the second layer 189 is patterned in the same manner as the method of patterning the upper electrode layer 199 into the first upper electrode 200 and the second upper electrode 201 to form a rectangular flat plate. The first strained layer 190 and the second strained layer 191 are formed to be separated from each other by a predetermined distance and formed side by side. In this case, as shown in FIG. 6, the first strained layer 190 and the second strained layer 191 have a rectangular plate shape slightly wider than the first upper electrode 200 and the second upper electrode 201, respectively. It is patterned to have.

이어서, 상부전극층(199)을 패터닝하는 방법과 동일한 방법으로 하부전극층(179)을 패터닝하여 제1 하부 전극(180) 및 제2 하부 전극(181)을 형성한다. 제1 하부전극(180)은 일측에 돌출부가 형성된 사각 평판의 형상, 즉 거울 상의 'L'자의 형상을 가지며, 제2 하부전극(181)은 제1 하부전극(180)에 대응하여 일측에 돌출부가 형성된 사각 평판의 형상, 즉 'L'자의 형상을 갖는다. 또한, 하부전극층(179)을 패터닝할 때, 상기 제1층(169)의 일측 상부에 제1 하부전극(180) 및 제2 하부전극(181)과는 직교하는 방향으로 공통전극선(240)이 제1 하부전극(180) 및 제2 하부전극(181)과 동시에 형성된다.Subsequently, the lower electrode layer 179 is patterned in the same manner as the patterning of the upper electrode layer 199 to form the first lower electrode 180 and the second lower electrode 181. The first lower electrode 180 has a shape of a square plate having a protrusion formed at one side thereof, that is, a 'L' shape on the mirror, and the second lower electrode 181 has a protrusion formed at one side corresponding to the first lower electrode 180. It has the shape of the rectangular plate formed, that is, the shape of the 'L'. In addition, when the lower electrode layer 179 is patterned, the common electrode line 240 is disposed on the upper side of the first layer 169 in a direction orthogonal to the first lower electrode 180 and the second lower electrode 181. It is formed simultaneously with the first lower electrode 180 and the second lower electrode 181.

제1 하부전극(180) 및 제2 하부전극(181)은 각기 제1 변형층(190) 및 제2 변형층(191)보다 약간 넓은 면적을 가지며, 공통전극선(240)은 후에 형성되는 지지라인(174)의 일부에 제1 하부전극(180) 및 제2 하부전극(181)과 소정의 거리만큼 이격되어 형성된다. 따라서, 제1 상부전극(200), 제1 변형층(190) 및 제1 하부 전극(180)을 포함하는 제1 액츄에이팅부(210)와 제2 상부전극(201), 제2 변형층(191) 및 제2 하부 전극(181)을 포함하는 제2 액츄에이팅부(211)가 완성된다.Each of the first lower electrode 180 and the second lower electrode 181 has a slightly larger area than the first strained layer 190 and the second strained layer 191, and the common electrode line 240 is formed later. A portion of the first lower electrode 180 and the second lower electrode 181 is spaced apart from the first lower electrode 180 by a predetermined distance. Accordingly, the first actuating part 210 including the first upper electrode 200, the first strained layer 190, and the first lower electrode 180, the second upper electrode 201, and the second strained layer ( The second actuating part 211 including the 191 and the second lower electrode 181 is completed.

계속하여, 제1층(169)을 패터닝하여 지지층(170), 지지라인(174), 제1 앵커(171) 그리고 제2 앵커들(172a, 172b)을 포함하는 지지요소(175)를 형성한다. 이 때, 제1층(169) 중 상기 3 개의 사각형의 형상으로 노출된 식각 방지층(155)에 접촉되는 부분 중 양측부는 제2 앵커들(172a, 172b)이 되며, 중앙부는 제1 앵커(171)가 된다. 제1 앵커(171) 및 제2 앵커들(172a, 172b)은 각각 사각 상자의 형상을 가지며, 제1 앵커(171)의 아래에는 제2 금속층(145)의 홀이 형성되어 있다.Subsequently, the first layer 169 is patterned to form a support element 175 comprising a support layer 170, a support line 174, a first anchor 171 and second anchors 172a and 172b. . At this time, both sides of the portion of the first layer 169 that contacts the etch stop layer 155 exposed in the shape of the three quadrangles become second anchors 172a and 172b, and the center portion of the first anchor 171 ) Each of the first anchor 171 and the second anchors 172a and 172b has a rectangular box shape, and a hole of the second metal layer 145 is formed under the first anchor 171.

상기 지지층(170)은 사각형의 고리 형상, 바람직하게는 직사각형의 고리의 형상을 가지며 지지라인(174)과 일체로 형성된다. 이러한 상태에서 후에 제1 희생층(160)이 제거되면 도 6에 도시한 바와 같은 형상의 지지요소(175)가 형성된다. 즉, 지지층(170)은 직사각 고리의 형상을 갖고 지지라인(174)과 동일 평면상에서 직교하는 방향을 따라 지지라인(174)의 일측에 지지라인(174)과 일체로 형성되며, 상기 직사각 고리의 형상을 갖는 지지층(170) 중 지지라인(174)과 직교하는 방향으로 수평하게 연장된 2 개의 암들 사이의 하부에는 상기 2 개의 암들과 일체로 제1 앵커(171)가 형성되어 식각 방지층(155)에 부착되며, 상기 2 개의 암들의 외측 하부에는 제2 앵커들(172a, 172b)이 각각 상기 암들과 일체로 형성되어 식각 방지층(155)에 부착된다. 함께 지지층(170)을 지지하는 제1 앵커(171) 및 제2 앵커들(172a, 172b)은 지지층(170) 중 지지라인(174)에 인접한 부분의 하부에 형성된다.The support layer 170 has a rectangular annular shape, preferably a rectangular annular shape, and is integrally formed with the supporting line 174. In this state, when the first sacrificial layer 160 is removed later, a supporting element 175 having a shape as shown in FIG. 6 is formed. That is, the support layer 170 has a shape of a rectangular ring and is integrally formed with the support line 174 on one side of the support line 174 along a direction perpendicular to the support plane 174 in the same plane orthogonal to that of the rectangular ring. A first anchor 171 is integrally formed with the two arms in the lower portion between the two arms horizontally extending in a direction orthogonal to the support line 174 of the supporting layer 170 having a shape, thereby preventing the etch stop layer 155. The second anchors 172a and 172b may be integrally formed with the arms, respectively, and attached to the etch stop layer 155 at the outer lower portion of the two arms. The first anchor 171 and the second anchors 172a and 172b which together support the support layer 170 are formed at a lower portion of the support layer 170 adjacent to the support line 174.

제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)는 상기 지지층(170) 중 지지라인(174)과 직교하는 방향으로 수평하게 전기적으로 연결된 2 개의 암들의 상부에 서로 나란하게 형성된다. 따라서, 제1 앵커(171)는 제1 액츄에이팅부(210)와 제2 액츄에이팅부(211) 사이에 형성되며, 제2 앵커들(172a, 172b)은 각각 제1 액츄에이팅부(210)의 외측 및 제2 액츄에이팅부(211)의 외측에 형성된다.The first actuating part 210 and the second actuating part 211 are formed parallel to each other on top of two arms horizontally electrically connected in a direction orthogonal to the support line 174 of the support layer 170. . Accordingly, the first anchor 171 is formed between the first actuating part 210 and the second actuating part 211, and the second anchors 172a and 172b are respectively the first actuating part 210. It is formed on the outer side of the and the second actuating portion 211.

도 8d를 참조하면, 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)를 형성하는 동안 발생한 식각 잔류물 및 포토레지스트 잔류물을 제거하기 위하여 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)의 측부, 즉 제1 상부전극(200)부터 제1 하부전극(180)까지 및 제2 상부전극(201)부터 제2 하부전극(181)까지 블랭킷 식각을 수행한다.Referring to FIG. 8D, the first actuating part 210 and the first actuating part 210 and the first resist part 210 to remove the etching residue and the photoresist residue generated during the formation of the first actuating part 210 and the second actuating part 211 are formed. The blanket is etched from the side of the second actuator 211, that is, from the first upper electrode 200 to the first lower electrode 180 and from the second upper electrode 201 to the second lower electrode 181.

이어서, 상기 지지층(170) 및 지지라인(174)을 포함하는 지지요소(175)의 상부 및 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)의 상부에 제3 포토레지스트 층(도시되지 않음)을 도포하고 이를 패터닝한 후, 제1 액츄에이팅부(210)의 측부, 제2 액츄에이팅부(211)의 축부, 그리고 지지라인(174) 상에 형성된 공통전극선(240)으로부터 제1 상부전극(200) 및 제2 상부전극(201)까지를 노출시킨다. 이 때, 제1 앵커(171)로부터 제1 하부 전극(180)의 돌출부 및 제2 하부 전극(181)의 돌출부까지도 함께 노출된다. 계속하여, 공통전극선(240)으로부터 제1 상부전극(200) 및 제2 상부전극(201)까지의 노출된 부분에 저온산화물인 이산화규소 또는 오산화인(P2O5) 등을 증착하고 이를 패터닝함으로써, 제1 상부전극(200)의 일부로부터 제1 변형층(190) 및 제1 하부 전극(180)을 통하여 지지층(170)의 일부까지 제1 절연층(220)을 형성하고, 동시에 제2 상부전극(201)의 일부로부터 제2 변형층(191) 및 제2 하부 전극(181)을 통하여 지지층(170)의 일부까지 제2 절연층(221)을 형성한다. 제1 절연층(220) 및 제2 절연층(221)은 플라즈마 증대 화학기상증착 방법을 사용하여 각기 약 500Å 이상의 두께를 갖도록 형성한다. 제1 절연층(220) 및 제2 절연층(221)은 각기 제1 상부전극(200)과 제1 하부 전극(180) 및 제2 상부전극(201)과 제2 하부 전극(181)간의 전기적인 단락을 방지할 뿐만 아니라 후속하는 식각 공정동안, 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)를 보호하는 기능도 함께 수행한다.Subsequently, a third photoresist layer may be disposed on the support element 175 including the support layer 170 and the support line 174, and on the first actuating part 210 and the second actuating part 211. (Not shown) and after patterning it, the first side of the first actuating part 210, the axis of the second actuating part 211, and the common electrode line 240 formed on the support line 174. The first upper electrode 200 and the second upper electrode 201 are exposed. At this time, the protrusion of the first lower electrode 180 and the protrusion of the second lower electrode 181 are also exposed together from the first anchor 171. Subsequently, silicon dioxide or phosphorus pentoxide (P 2 O 5 ), which is a low temperature oxide, is deposited on the exposed portion from the common electrode line 240 to the first upper electrode 200 and the second upper electrode 201 and patterned. As a result, the first insulating layer 220 is formed from a part of the first upper electrode 200 to a part of the support layer 170 through the first strained layer 190 and the first lower electrode 180, and at the same time, the second insulating layer 220 is formed. The second insulating layer 221 is formed from a portion of the upper electrode 201 to a portion of the support layer 170 through the second strained layer 191 and the second lower electrode 181. The first insulating layer 220 and the second insulating layer 221 are formed to have a thickness of about 500 kPa or more using a plasma enhanced chemical vapor deposition method. The first insulating layer 220 and the second insulating layer 221 are electrically connected between the first upper electrode 200 and the first lower electrode 180, and the second upper electrode 201 and the second lower electrode 181, respectively. In addition to preventing a short circuit, a function of protecting the first actuator 210 and the second actuator 211 is also performed during the subsequent etching process.

아래에 제2 금속층(145)의 홀 및 제1 금속층(135)의 드레인패드가 형성된 부분인 제1 앵커(171)의 중앙 상부로부터 제1 앵커(171), 식각 방지층(155), 제2 보호층(150) 및 제1 보호층(140)을 식각하여 상기 드레인패드까지 비어홀(270)을 형성한 후, 비어홀(270)의 내부에 비어 컨택(도시되지 않음)을 형성하고, 상기 비어컨택으로부터 제1 하부전극(180)의 돌출부 및 제2 하부전극(181)의 돌출부까지 각기 제1 하부전극연결부재(290) 및 제2 하부전극연결부재(291)를 형성한다. 이와 동시에, 제1 상부전극(200)으로부터 제1 절연층(220) 및 지지층(170)의 일부를 통하여 공통전극선(240)까지 제1 상부전극연결부재(230)와 제2 상부전극(201)으로부터 제2 절연층(221) 및 지지층(170)의 일부를 통하여 공통전극선(240)까지 제2 상부전극연결부재(231)가 형성된다.The first anchor 171, the etch stop layer 155, and the second protection from the center upper portion of the first anchor 171, which is a portion where the hole of the second metal layer 145 and the drain pad of the first metal layer 135 are formed below. After etching the layer 150 and the first protective layer 140 to form a via hole 270 to the drain pad, a via contact (not shown) is formed inside the via hole 270, and from the via contact The first lower electrode connecting member 290 and the second lower electrode connecting member 291 are formed to the protrusion of the first lower electrode 180 and the protrusion of the second lower electrode 181, respectively. At the same time, the first upper electrode connecting member 230 and the second upper electrode 201 extend from the first upper electrode 200 to the common electrode line 240 through a part of the first insulating layer 220 and the support layer 170. The second upper electrode connecting member 231 is formed from the second insulating layer 221 and the support layer 170 to the common electrode line 240.

상기 비어 컨택, 제1 하부전극연결부재(290), 제2 하부전극연결부재(291), 제1 상부전극연결부재(230) 및 제2 상부전극연결부재(231)는 각각 백금 또는 백금-탄탈륨을 스퍼터링 방법 또는 화학기상증착 방법을 사용하여 약 0.1∼0.2㎛ 정도의 두께를 갖도록 증착시킨 후, 상기 증착된 금속을 패터닝하여 형성한다. 제1 상부전극 연결 부재(230) 및 제2 상부전극 연결 부재(231)는 각각 제1 상부전극(200) 및 제2 상부전극(201)과 공통전극선(240)을 연결한다. 제1 하부전극(180)는 제1 하부전극연결부재(290) 및 비어컨택을 통하여 제1 금속층(135)의 드레인패드와 연결되며, 제2 하부전극(181)는 제2 하부전극연결부재(291) 및 비어컨택을 통하여 상기 드레인패드와 연결된다.The via contact, the first lower electrode connecting member 290, the second lower electrode connecting member 291, the first upper electrode connecting member 230, and the second upper electrode connecting member 231 are platinum or platinum-tantalum, respectively. After the deposition by using a sputtering method or a chemical vapor deposition method having a thickness of about 0.1 ~ 0.2㎛, and formed by patterning the deposited metal. The first upper electrode connecting member 230 and the second upper electrode connecting member 231 connect the first upper electrode 200, the second upper electrode 201, and the common electrode line 240, respectively. The first lower electrode 180 is connected to the drain pad of the first metal layer 135 through the first lower electrode connecting member 290 and the via contact, and the second lower electrode 181 is connected to the second lower electrode connecting member ( 291) and a via contact to the drain pad.

도 8e를 참조하면, 제1 액츄에이팅부(210), 제2 액츄에이팅부(211) 및 지지요소(175)의 상부에 제4 포토레지스트를 스핀 코팅 방법으로 도포하여 제1 액츄에이팅부(210)와 제2 액츄에이팅부(211)를 완전히 덮을 수 있도록 충분한 높이를 갖는 제2 희생층(300)을 형성한다. 이어서, 거울(260) 및 포스트(250)를 형성하기 위하여 제2 희생층(300)을 패터닝함으로써, 상기 사각 고리의 형상을 갖는 지지층(170) 중 지지라인(174)과 인접하지 않고 평행하게 형성된 부분의 일부를 노출시킨다. 다음에, 상기 노출된 지지층(170)의 일부 및 제2 희생층(300)의 상부에 반사성이 우수한 알루미늄(Al)과 같은 금속을 스퍼터링 방법 또는 화학기상증착 방법을 사용하여 증착하고 상기 증착된 금속을 패터닝하여 사각 평판의 형상을 갖는 거울(260)과 거울(260)을 지지하는 포스트(250)를 동시에 형성한다.Referring to FIG. 8E, the first actuating part 210 is applied by spin coating a fourth photoresist on the first actuating part 210, the second actuating part 211, and the support element 175. ) And the second sacrificial layer 300 having a sufficient height to completely cover the second actuating part 211. Subsequently, by patterning the second sacrificial layer 300 to form the mirror 260 and the post 250, the second sacrificial layer 300 is formed to be parallel to the support line 174 of the support layer 170 having the shape of the square ring. Expose part of the part. Next, a metal such as aluminum (Al) having excellent reflectivity is deposited on a part of the exposed support layer 170 and on the second sacrificial layer 300 by using a sputtering method or a chemical vapor deposition method, and depositing the deposited metal. By patterning to form a mirror 260 having a shape of a square plate and a post 250 for supporting the mirror 260 at the same time.

이어서, 플루오르화 크세논(XeF2) 또는 플루오르화 브롬(BrF2)을 사용하여 상기 제1 희생층(160) 및 제2 희생층(300)을 제거한다. 상기와 같이 제2 희생층(300)이 제거되면 제2 희생층(300)의 위치에 제2 에어갭(310)이 형성되고 제1 희생층(160)이 제거되면 제1 희생층(160)의 위치에 제1 에어갭(165)이 형성된다. 그리고, 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)가 형성된 액티브 매트릭스(100)를 세정 및 건조하여 도 6에 도시한 바와 같은 TMA 소자를 완성한다.Subsequently, the first sacrificial layer 160 and the second sacrificial layer 300 are removed using xenon fluoride (XeF 2 ) or bromine fluoride (BrF 2 ). As described above, when the second sacrificial layer 300 is removed, the second air gap 310 is formed at the position of the second sacrificial layer 300, and when the first sacrificial layer 160 is removed, the first sacrificial layer 160 is removed. The first air gap 165 is formed at the position of. Then, the active matrix 100 formed with the first actuator 210 and the second actuator 211 is cleaned and dried to complete the TMA device as shown in FIG. 6.

상술한 본 발명에 따른 박막형 광로조절 장치에 있어서, 외부로부터 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 MOS 트랜지스터(120), 제1 금속층(135)의 드레인패드, 비어컨택(280) 및 제1 하부전극연결부재(290)를 통해 제1 하부전극(180)에 인가되며, MOS 트랜지스터(120), 제1 금속층(135)의 드레인패드, 비어컨택(280) 및 제2 하부전극연결부재(291)를 통해 제2 하부전극(181)에도 상기 제1 신호가 인가된다. 동시에, 제1 상부전극(200)에는 외부로부터 공통전극선(240) 및 제1 상부전극 연결 부재(230)를 통하여 제2 신호가 인가되고 제2 상부전극(201)에도 공통전극선(240) 및 제2 상부전극 연결 부재(231)를 통해 제2 신호가 인가된다. 따라서, 제1 상부전극(200)과 제1 하부전극(180) 사이에 전위차에 따른 제1 전기장이 발생하며, 제2 상부전극(201)과 제2 하부전극(181) 사이에 전위차에 따른 제2 전기장이 발생하게 된다. 상기 제1 전기장에 의하여 제1 상부전극(200)과 제1 하부전극(180) 사이에 형성된 제1 변형층(190)이 변형을 일으키며, 동시에 상기 제2 전기장에 의하여 제2 상부전극(201)과 제2 하부전극(181) 사이에 형성된 제2 변형층(191)이 변형을 일으킨다.In the above-described thin film type optical path control device according to the present invention, the first signal transmitted from the outside is the MOS transistor 120 embedded in the active matrix 100, the drain pad of the first metal layer 135, and the via contact 280. And a first lower electrode 180 applied through the first lower electrode connection member 290 and connected to the drain pad of the MOS transistor 120, the first metal layer 135, the via contact 280, and the second lower electrode connection. The first signal is also applied to the second lower electrode 181 through the member 291. At the same time, a second signal is applied to the first upper electrode 200 through the common electrode line 240 and the first upper electrode connecting member 230 from the outside, and the common electrode line 240 and the second upper electrode 201 are also applied to the first upper electrode 200. The second signal is applied through the upper electrode connecting member 231. Accordingly, a first electric field is generated between the first upper electrode 200 and the first lower electrode 180 according to the potential difference, and the first electric field is generated between the second upper electrode 201 and the second lower electrode 181. 2 An electric field is generated. The first strained layer 190 formed between the first upper electrode 200 and the first lower electrode 180 causes deformation by the first electric field, and simultaneously the second upper electrode 201 by the second electric field. The second strained layer 191 formed between the second lower electrode 181 causes deformation.

제1 변형층(190) 및 제2 변형층(191)이 각각 제1 전기장 및 제2 전기장에 대하여 직교하는 방향으로 수축함에 따라 제1 변형층(190)을 포함하는 제1 액츄에이팅부(210)와 제2 변형층(191)을 포함하는 제2 액츄에이팅부(211)는 각각 소정의 각도로 휘게 된다. 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)가 소정의 각도로 휘어짐에 따라 그 하부의 지지층(170)도 함께 소정의 각도로 상방으로 휘어진다.The first actuating part 210 including the first strained layer 190 as the first strained layer 190 and the second strained layer 191 contract in a direction orthogonal to the first electric field and the second electric field, respectively. ) And the second actuating part 211 including the second deformable layer 191 are each bent at a predetermined angle. As the first actuating part 210 and the second actuating part 211 are bent at a predetermined angle, the lower support layer 170 is also bent upward at a predetermined angle.

광원으로부터 입사되는 빛을 반사하는 거울(260)은 포스트(250)에 의해 지지되어 제1 액츄에이팅부(210) 및 제2 액츄에이팅부(211)의 상부에 형성되어 있으므로 지지층(170)과 함께 경사진다. 따라서, 거울(260)은 입사광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺게 된다.The mirror 260 reflecting the light incident from the light source is supported by the post 250 and is formed on the first actuator 210 and the second actuator 211, and thus, together with the support layer 170. Incline Accordingly, the mirror 260 reflects incident light at a predetermined angle, and the reflected light passes through the slit to form an image on the screen.

상술한 바와 같이 본 발명에 의하면, 제1 액츄에이팅부 및 제2 액츄에이팅부를 형성한 후, 상기 제1 액츄에이팅부 및 제2 액츄에이팅부를 형성하는 동안 발생한 식각 잔유물 또는 포토레지스트 잔유물 등을 블랭킷 식각하여 완전히 제거하고, 지지라인과 인접한 부분의 제1 및 제2 상부전극의 일측으로부터 지지층의 일부까지 제1 절연층 및 제2 절연층을 형성한다. 따라서, 제1 상부전극과 제1 하부전극 및 제2 상부전극과 제2 하부전극이 각기 연결되어 제1 상부전극과 제1 하부전극 및 제2 상부전극과 제2 하부전극간에 전기적인 단락이 일어나는 것을 방지하여 화소에 포인트 결함이 발생하는 것을 최소화할 수 있다.As described above, according to the present invention, after forming the first actuating part and the second actuating part, the etching residue or the photoresist residue generated during the formation of the first actuating part and the second actuating part, etc. The blanket is etched and completely removed to form a first insulating layer and a second insulating layer from one side of the first and second upper electrodes adjacent to the supporting line to a part of the supporting layer. Accordingly, the first upper electrode, the first lower electrode, the second upper electrode, and the second lower electrode are connected to each other so that an electrical short circuit occurs between the first upper electrode, the first lower electrode, the second upper electrode, and the second lower electrode. It is possible to prevent the occurrence of point defects in the pixel by preventing it.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (3)

M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인패드를 갖는 액티브 매트릭스를 제공하는 단계;Providing an active matrix with M × N (M, N is an integer) embedded therein and having a drain pad extending from the drain of the transistor; 상기 액티브 매트릭스의 상부에 희생층을 형성하고 패터닝한 후, 상기 희생층의 상부에 제1층을 형성하는 단계;After forming and patterning a sacrificial layer on the active matrix, forming a first layer on the sacrificial layer; 상기 제1층의 상부에 포토레지스트를 도포하고 상기 포토레지스트를 마스크로 사용하여 제1 상부전극, 제1 변형층 및 제1 하부전극을 포함하는 제1 액츄에이팅부와 제2 상부전극, 제2 변형층 및 제2 하부전극을 포함하는 제2 액츄에이팅부를 형성하는 단계;Applying a photoresist on top of the first layer and using the photoresist as a mask, the first actuating part including the first upper electrode, the first deformable layer and the first lower electrode, the second upper electrode, the second Forming a second actuator including a strained layer and a second lower electrode; 상기 제1층을 패터닝하여 상기 액티브 매트릭스 상에 형성된 지지라인, 상기 지지라인과 일체로 형성된 지지층, 그리고 제1 및 제2 앵커들을 포함하는 지지수단을 형성하는 단계;Patterning the first layer to form support means formed on the active matrix, a support layer integrally formed with the support line, and first and second anchors; 상기 제1 액츄에이팅부 및 제2 액츄에이팅부를 형성하는 동안 발생한 식각 잔류물 및 포토레지스트 잔류물을 블랭킷 식각하여 제거하는 단계;Blanket etching and removing the etch residue and the photoresist residue generated during the formation of the first and second actuating portions; 상기 지지라인과 인접한 부분의 제1 상부전극의 일측으로부터 제1 변형층 및 제1 하부전극을 통하여 지지층의 일부까지 제1 절연층을 형성하고, 상기 지지라인과 인접한 부분의 제2 상부전극의 일측으로부터 제1 변형층 및 제2 하부전극을 통하여 지지층의 일부까지 제2 절연층을 형성하는 단계; 그리고A first insulating layer is formed from one side of the first upper electrode in the portion adjacent to the support line to a part of the support layer through the first strained layer and the first lower electrode, and one side of the second upper electrode in the portion adjacent to the support line. Forming a second insulating layer from a portion of the support layer through to the first strained layer and the second lower electrode; And 상기 제1 액츄에이팅부 및 제2 액츄에이팅부의 상부에 거울을 형성하는 단계를 포함하는 박막형 광로조절 장치의 제조 방법.And forming a mirror on top of the first actuating part and the second actuating part. 제1항에 있어서, 상기 제1 절연층 및 제2 절연층을 형성하는 단계는, 플라즈마증대화학기상증착(PECVD) 방법을 사용하여 약 500Å 이상의 두께를 갖도록 수행되는 것을 특징으로 하는 박막형 광로조절 장치의 제조 방법.The apparatus of claim 1, wherein the forming of the first insulating layer and the second insulating layer is performed using a plasma enhanced chemical vapor deposition (PECVD) method to have a thickness of about 500 GPa or more. Method of preparation. 제1항에 있어서, 상기 제1 절연층 및 제2 절연층을 형성하는 단계는 실란(SiH4)과 산소(O2)를 반응시켜 생성된 저온 산화물인 이산화규소(SiO2) 또는 인화수소(PH3)와 산소(02)를 반응시켜 생성된 저온 산화물인 오산화인(P2O5)을 사용하는 것을 특징으로 하는 박막형 광로조절 장치의 제조 방법.The method of claim 1, wherein the forming of the first insulating layer and the second insulating layer comprises silicon dioxide (SiO 2 ) or hydrogen phosphide, which is a low-temperature oxide produced by reacting silane (SiH 4 ) with oxygen (O 2 ). A method of manufacturing a thin film type optical path control device, comprising phosphorus pentoxide (P 2 O 5 ), which is a low-temperature oxide produced by reacting PH 3 ) with oxygen (0 2 ).
KR1019980060672A 1998-12-30 1998-12-30 Manufacturing method for thin film micromirror array-actuated device KR20000044181A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980060672A KR20000044181A (en) 1998-12-30 1998-12-30 Manufacturing method for thin film micromirror array-actuated device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980060672A KR20000044181A (en) 1998-12-30 1998-12-30 Manufacturing method for thin film micromirror array-actuated device

Publications (1)

Publication Number Publication Date
KR20000044181A true KR20000044181A (en) 2000-07-15

Family

ID=19567436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060672A KR20000044181A (en) 1998-12-30 1998-12-30 Manufacturing method for thin film micromirror array-actuated device

Country Status (1)

Country Link
KR (1) KR20000044181A (en)

Similar Documents

Publication Publication Date Title
KR100270990B1 (en) Thin film actuated mirror array and method for manufacturing the same
KR100276663B1 (en) Manufacturing method of thin film type optical path control device
KR100265943B1 (en) Manufacturing method of tma
KR100256796B1 (en) Method for manufacturing thin flim actuated mirror array
KR100270991B1 (en) Thin film actuated mirror array and method for manufacturing the same
KR100270992B1 (en) Thin film actuated mirror array and method for manufacturing the same
KR100276664B1 (en) Thin film type optical path control device and its manufacturing method
KR100256791B1 (en) Method for manufacturing thin flim actuated mirror array
KR20000044181A (en) Manufacturing method for thin film micromirror array-actuated device
KR100276662B1 (en) Manufacturing method of thin film type optical path control device
KR100265951B1 (en) Tma and manufacturing method of the same
KR100257605B1 (en) Method for manufacturing thin film actuated mirror array
KR100271002B1 (en) Method for manufacturing thin flim actuatred mirror array
KR100276666B1 (en) Thin film type optical path control device
KR100257603B1 (en) Thin film actuated mirror array and method for manufacturing the same
KR20000004787A (en) Method for manufacturing a thin film actuated mirror array
KR20000003886A (en) Method for manufacturing a thin film actuated mirror array
KR20000004799A (en) Thin film actuated mirror array
KR19990034640A (en) Manufacturing method of thin film type optical path control device
KR20000031508A (en) Method for producing thin film type optical path controller
KR20000004784A (en) Method for manufacturing a thin film actuated mirror array
KR20000032303A (en) Fabrication method of thin film actuated mirror array
KR20000031952A (en) Method for producing thin film type optical path controller
KR20000044206A (en) Thin film micromirror array-actuated device and manufacturing method thereof
KR20000032306A (en) Fabrication method of thin film actuated mirror array

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination