KR20000002253A - 전면노광 공정을 이용한 이중 게이트 산화막 형성방법 - Google Patents
전면노광 공정을 이용한 이중 게이트 산화막 형성방법 Download PDFInfo
- Publication number
- KR20000002253A KR20000002253A KR1019980022914A KR19980022914A KR20000002253A KR 20000002253 A KR20000002253 A KR 20000002253A KR 1019980022914 A KR1019980022914 A KR 1019980022914A KR 19980022914 A KR19980022914 A KR 19980022914A KR 20000002253 A KR20000002253 A KR 20000002253A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- double gate
- gate oxide
- forming
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 3
- 150000001242 acetic acid derivatives Chemical class 0.000 claims description 2
- 150000001412 amines Chemical class 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 238000001039 wet etching Methods 0.000 abstract description 2
- 230000001590 oxidative effect Effects 0.000 abstract 5
- 238000005530 etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- JHIVVAPYMSGYDF-UHFFFAOYSA-N cyclohexanone Chemical compound O=C1CCCCC1 JHIVVAPYMSGYDF-UHFFFAOYSA-N 0.000 description 2
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- LLHKCFNBLRBOGN-UHFFFAOYSA-N propylene glycol methyl ether acetate Chemical compound COCC(C)OC(C)=O LLHKCFNBLRBOGN-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
전면노광 공정을 이용한 이중 게이트 산화막 형성방법이 개시된다. 그러한 방법은, 산화막을 성장시킨 후 포토공정으로 패턴을 형성하고 그 형성된 패턴을 마스크로 하여 노출된 산화막을 습식식각한 다음, 전면노광 공정 및 현상공정으로써 남아있는 포토레지스트 막을 스트립하고 다시 산화막을 형성하는 것에 의해 이중 게이트 산화막을 형성하는 것을 특징으로 한다.
Description
본 발명은 기능 병합 반도체 소자의 제조방법에 관한 것으로, 특히 이중 게이트 산화막의 형성방법에 관한 것이다.
반도체 디바이스가 고집적화 고성능화 됨에 따라 새로운 형태의 칩이 개발 및 제조되고 있다. 예컨대 최근에 개발되고 있는 칩들중의 하나로서 디램(DRAM)과 로직(Logic)이 하나로 합쳐진 엠디엘(MDL:Merged DRAM Logic)디바이스가 그것이다.그러나, 기존에 분리되어 인쇄회로기판에 각기 장착됨에 따라 발생되던 문제점을 해소하고 두 소자의 장점만을 한데 모은 상기 엠디엘 디바이스를 제조하는 제조공정은 더욱 복잡해지고 어려워지고 있는 실정이다. 즉, 동일한 회로소자라 하더라도 디램에 사용되는 제조 사이즈와 로직에 사용되는 제조 사이즈가 다르기 때문에 디램만을 만드는 공정에 비해 복잡하고 어려운 것이다.
그러므로, 회로소자중 트랜지스터의 경우에 있어서도 사용하는 구동전압이 디램과 로직이 다르므로 게이트 산화막의 두께도 각기 다르게 형성해야한다. 하나의 칩내에서 서로 다른 두께의 게이트 산화막을 한꺼번에 칭하는 경우에 이중 게이트 산화막이라 불려진다. 그런데, 한칩내에서 이중 게이트 산화막을 형성하는 종래의 제조방법은 공정의 스텝수를 복잡화 하고 어렵게 하였으므로 이를 해결할 수 있는 기술이 강력히 요망된다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해소할 수 있는 개선된 방법을 제공함에 있다.
본 발명의 다른 목적은 공정의 스텝수를 간소화하고 제조를 쉽게 할 수 있는 이중 게이트 산화막 형성방법을 제공함에 있다.
상기한 목적을 달성하기 위하여, 본 발명에서는 게이트 산화막이 될 산화막을 성장시킨 후 포토공정으로 패턴을 형성하고 그 형성된 패턴을 마스크로 하여 노출된 산화막을 습식식각한 다음, 전면노광 공정 및 현상공정으로 남아있는 포토레지스트 막을 스트립하고 다시 산화막을 형성하는 것에 의해 이중 게이트 산화막을 형성하는 것이다. 이에 따라, 막질 특성에 따라 산화막은 그 성장속도가 다르기 때문에 서로 다른 두께를 가지는 산화막이 패턴에 대응하여 얻어진다.
본 발명의 타의 목적 및 이점은 첨부도면과 함께 설명되는 하기 설명에 의해 명확하게 나타날 것이다.
도 1 내지 도 5는 본 발명의 일실시예에 따른 이중 게이트 산화막 형성의 제조수순을 보인 단면도들
이하에서, 제조공정의 스텝수를 간소화하고 제조를 쉽게 할 수 있는 이중 게이트 산화막 형성방법에 대한 본 발명의 바람직한 실시예가 상세히 설명된다.
먼저, 실리콘 기판 10상에 산화막 20을 약 50Å정도의 두께로 통상의 산화공정으로 도 1과 같이 형성한다. 상기 산화막 20상에 약 1.28㎛의 포토레지스트 막을 도포하고 사진 현상공정으로 포토레지스트 패턴 막 30을 도 2와 같이 형성한다. 상기 패턴 막 30이 덮여져 있지 아니한 부분은 후술될 설명에 의해 명백해질 것이지만 엠디엘 디바이스 제조의 경우에 로직이 형성되는 부분이 된다. 왜냐하면, 디램에서 트랜지스터의 게이트 산화막의 두께는 로직의 그 것에 비해 상대적으로 두껍기 때문이다. 그러나, 물론 사안이 다른 경우에 그 반대일 수도 있다. 상기 패턴 막 30의 형성은 노광용 마스크를 사용하여 노광을 행한 후, 선 노광(post exposure) 베이크 공정 및 현상공정을 수행하여 얻은 결과이다. 도 2의 결과물에 대하여 상기 막 30을 식각용 마스크로 하여 이방성식각을 행하면 도 3과 같은 단면구조가 얻어진다. 여기서, 에칭의 조건은 NH4F + HF에 1분정도로 행한 것이다. 도 3의 구조를 얻은 후, 전면노광을 실시하고, 현상액으로서 아세테이트류(예를들어 ECA,EL,PGMEA,시클로헥사논)의 신너와 여기에 아민류 또는 알콜류를 첨가한 신너를 사용하여 현상을 행하면 상기 막 30이 제거되어 도 4와 같은 결과물이 얻어진다. 상기 도 4의 구조물을 얻은 후에 약 40~50℃ NH4OH + H2O2+ D2O의 조건으로 저온 SCI처리를 한다. 이 경우에 전면노광이 완전히 이루어졌는 지의 확인은 FT-IR 또는 AES(Auger Electron Spectrometry)로 할 수있다.
그리고 나서, 다시 산화막을 약 50Å정도의 두께로 성장시키면 도 5의 결과가 얻어진다. 이는 이미 있던 산화막에 산화막을 형성하는 경우와 산화막이 제거되 고 없는 실리콘 기판에 산화막을 형성하는 경우에 반응속도의 차이에 기인하여 두께가 서로 다르게 된 것이다. 본 실시예에서 이미 존재하는 산화막 20상에는 산화막이 약 20Å의 두께로 성장되었다. 따라서, 하나의 칩내에 각기 약 50Å 과 70Å의 두께를 가지는 이중 게이트 산화막 20A이 제조됨을 알 수 있다. 결국, 본 발명에서는 상기 포토레지스트가 통상적으로 산화막을 습식식각하는데 사용되는 산용액에는 안정하여 녹지않고, 포토레지스트용 용매 또는 신너에는 잘 녹는 특성을 가지고 있는 특성을 이용하여 상기 이중 게이트 산화막을 용이하게 제조하는 것임을 알 수 있다.
전술된 바와 같이 본 발명의 실시예는 도면을 참조하여 예를들어 설명되었지만, 사안이 허용하는 범위에서 다양한 변화와 변경이 가능함은 물론이다.
상기한 본 발명에 따르면, 이중 게이트 산화막 형성에서 공정의 스텝수를 간소화하고 제조를 쉽게 할 수 있는 효과가 얻어진다.
Claims (3)
- 기능소자들이 동일칩내에 병합된 구조를 가지는 반도체 소자의 제조를 위한 이중 게이트 산화막 형성방법에 있어서,산화막을 일차적으로 형성한 후 전면노광 공정 및 현상공정으로써 남아있는포토레지스트 막을 제거하여 이중 게이트 산화막을 이차적으로 형성되어지게 하는 것을 특징으로 하는 방법.
- 엠디엘 소자 제조용 이중 게이트 산화막 형성방법에 있어서,산화막을 성장시킨 후 포토공정으로 패턴을 형성하고 그 형성된 패턴을 마스크로 하여 노출된 산화막을 습식식각한 다음, 전면노광 및 현상공정으로써 남아있는 포토레지스트 막을 스트립하고 다시 산화막을 형성하는 것에 의해 이중 게이트 산화막을 형성하는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 현상공정에 사용된 물질은, 아세테이트류의 신너 또는 아민류를 첨가한 신너 또는 그들의 혼합물임을 특징으로 하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980022914A KR20000002253A (ko) | 1998-06-18 | 1998-06-18 | 전면노광 공정을 이용한 이중 게이트 산화막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980022914A KR20000002253A (ko) | 1998-06-18 | 1998-06-18 | 전면노광 공정을 이용한 이중 게이트 산화막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000002253A true KR20000002253A (ko) | 2000-01-15 |
Family
ID=19539912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980022914A KR20000002253A (ko) | 1998-06-18 | 1998-06-18 | 전면노광 공정을 이용한 이중 게이트 산화막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000002253A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9343782B2 (en) | 2013-06-07 | 2016-05-17 | Lg Chem, Ltd. | Apparatus for battery safety |
-
1998
- 1998-06-18 KR KR1019980022914A patent/KR20000002253A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9343782B2 (en) | 2013-06-07 | 2016-05-17 | Lg Chem, Ltd. | Apparatus for battery safety |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106324998A (zh) | 光刻图形的形成方法 | |
| KR100785107B1 (ko) | 디스컴 유도 결함들을 감소시킴으로써 고품질의 다양한 두께를 갖는 산화물층들을 형성하는 방법 | |
| KR20000002253A (ko) | 전면노광 공정을 이용한 이중 게이트 산화막 형성방법 | |
| KR20000002252A (ko) | 포토레지스트 스트립 공정을 이용한 이중 게이트산화막형성방법 | |
| JP2859332B2 (ja) | 半導体装置の製造方法 | |
| US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
| US6479411B1 (en) | Method for forming high quality multiple thickness oxide using high temperature descum | |
| US20020164543A1 (en) | Bi-layer photolithographic process | |
| KR100357193B1 (ko) | 반도체 소자의 이온주입 방법 | |
| KR0123842B1 (ko) | 반도체 집적회로의 분리영역 제조방법 | |
| US20040157168A1 (en) | Method of improving pattern profile of thin photoresist layer | |
| KR920001879B1 (ko) | 고압, 저압병용 시모스 트랜지스터의 제조방법 | |
| US20050142764A1 (en) | Method for manufacturing semiconductor device | |
| JPS6331097B2 (ko) | ||
| JPH08241889A (ja) | 不純物導入マスクの作製方法 | |
| JP2903594B2 (ja) | 半導体装置の製造方法 | |
| JPS60240131A (ja) | 半導体装置の製造方法 | |
| KR100281038B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR100333370B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100303914B1 (ko) | 반도체장치의제조방법 | |
| JPH04365374A (ja) | 半導体装置の製造方法 | |
| JPS61107731A (ja) | 半導体装置の製造方法 | |
| KR20080060549A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| JPH0282527A (ja) | 半導体装置の製造方法 | |
| KR20000061288A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |