KR20000001597A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20000001597A
KR20000001597A KR1019980021938A KR19980021938A KR20000001597A KR 20000001597 A KR20000001597 A KR 20000001597A KR 1019980021938 A KR1019980021938 A KR 1019980021938A KR 19980021938 A KR19980021938 A KR 19980021938A KR 20000001597 A KR20000001597 A KR 20000001597A
Authority
KR
South Korea
Prior art keywords
chip
web frame
frame
semiconductor package
package
Prior art date
Application number
KR1019980021938A
Other languages
English (en)
Inventor
조용진
손덕수
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980021938A priority Critical patent/KR20000001597A/ko
Publication of KR20000001597A publication Critical patent/KR20000001597A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 격자형태의 웹 프레임(13)을 이용하여 간단히 패키지를 제조하고, 외부단자로서 솔더볼(17)을 채용함으로서 패키지를 경박단소화시키는 효과가 있다.

Description

반도체 패키지
본 발명은 반도체 패키지에 관한 것으로, 특히 패키지의 크기를 감소시킴과 동시에 외부의 충격으로 부터 아웃단자가 쉽게 손상되는 것을 방지하도록 하는데 적합한 반도체 패키지에 관한 것이다.
일반적인 QFP형태의 반도체 패키지가 도 1에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다. 도 1에 도시된 바와 같이, 종래 반도체 패키지는 리드프레임(1)의 패들(1a) 상면에 접착제(2)로 반도체 칩(3)이 고정부착되어 있고, 그 칩(3)의 주변에는 다수개의 인너리드(1b)들이 나열설치되어 있으며, 그 인너리드(1b)들과 칩(3)의 상면에 형성된 칩패드(3a)들은 각각 금속와이어(4)로 연결되어 있고, 상기 칩(3), 금속와이어(4), 패들(1a)의 일정부분을 감싸도록 에폭시로 봉지체(5)가 형성되어 있으며, 상기 인너리드(1b)들에 각각 연결됨과 아울러 봉지체(5)의 외측으로 돌출되도록 아웃리드(1c)들이 돌출형성되어 있다.
상기와 같이 구성되어 있는 종래 반도체 패키지는 리드프레임(1)의 패들(1a) 상면에 접착제(2)로 반도체 칩(3)을 고정부착하고, 그 칩(3)의 칩패드(3a)들과 리드프레임(1)의 인너리드(1b)들을 각각 금속와이어(4)로 연결하며, 상기 칩(3), 금속와이어(4), 패들(1a)의 일정부분을 감싸도록 에폭시로 몰딩하여 봉지체(5)를 형성하고, 트리밍/포밍작업을 실시하여 패키지를 완성한다.
그러나, 상기와 같은 종래 일반적인 형태의 반도체 패키지는 아웃리드(1c)들이 봉지체(5)의 외부로 돌출되기 때문에 패키지의 크기를 감소시키는데 한계가 있으며, 또한 복잡한 구조의 리드프레임(1)을 사용하여야 하기 때문에 구조를 단순화시키는 것이 한계가 있는 문제점이 있었다.
본 발명의 주목적은 상기와 같은 여러 문제점을 갖지 않는 반도체 패키지를 제공함에 있다.
본 발명의 다른 목적은 패키지의 크기를 감소시켜서 경박단소화를 실현하도록 하는데 적합한 반도체 패키지를 제공함에 있다.
본 발명의 또다른 목적은 패키지의 구조를 단순화시키도록 하는데 적합한 반도체 패키지를 제공함에 있다.
도 1은 종래 반도체 패키지의 구성을 보인 종단면도.
도 2는 본 발명 반도체 패키지의 구성을 보인 종단면도.
도 3은 본 발명 웹 프레임의 구성을 보인 평면도.
도 4는 도 3의 A-A'를 절취하여 보인 단면도.
도 5는 본 발명 도전단자를 보인 사시도.
도 6a 내지 도 6f는 본 발명 반도체 패키지의 제조순서를 보인 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 칩 11a : 칩패드
12 : 양면테이프 13 : 웹 프레임
13a : 외측프레임 13b : 가로 프레임
13c : 세로 프레임 13d : 단자삽입공
14 : 도전단자 15 : 금속와이어
16 : 봉지체 17 : 솔더볼
상기와 같은 본 발명의 목적을 달성하기 위하여 반도체 칩과, 그 칩의 하면에 양면테이프로 부착되는 격자형태의 웹 프레임과, 그 웹 프레임의 교차부에 각각 삽입설치되는 다수개의 도전단자와, 상기 칩의 칩패드들과 칩의 외측에 설치된 도면단자들을 각각 전기적으로 연결하는 금속와이어들과, 상기 칩, 금속와이어들을 감싸도록 웹 프레임의 상면에 몰딩되는 봉지체와, 상기 웹 프레임에 설치된 도전단자들중 금속와이어가 연결된 도전단자들의 하면에 각각 부착되는 솔더볼들을 구비하여서 구성되는 것을 특징으로 하는 반도체 패키지가 제공된다.
이하, 상기와 같이 구성되는 본 발명 반도체 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명 반도체 패키지의 구성을 보인 종단면도이고, 도 3은 본 발명 웹 프레임의 구성을 보인 평면도이며, 도 4는 도 3의 A-A'를 절취하여 보인 단면도이고,
도 5는 본 발명 도전단자를 보인 사시도이다.
도시된 바와 같이, 본 발명 반도체 패키지는 반도체 칩(11)의 하면에 양면테이프(12)로 부착되는 격자형태의 웹 프레임(WEB FRAME)(13)이 부착되어 있고, 그 웹 프레임(13)의 교차부에는 각각 도전단자(14)가 삽입설치되어 있으며, 상기 칩(11)의 칩패드(11a)들과 웹 프레임(13)에 설치된 도면단자(14)들의 상면이 각각 금속와이어(15)로 연결되어 있고, 상기 칩(11), 금속와이어(15)들을 감싸도록 웹 프레임(13)의 상면에 봉지체(16)가 포팅되어 있으며, 상기 웹 프레임(13)에 설치된 도전단자(14)들중 금속와이어(15)가 연결된 도전단자(14)들의 하면에 각각 솔더볼(17)이 부착되어 있다.
상기 웹 프레임(13)은 도 3에 도시된 바와 같이, 사각틀체상의 외측프레임(13a)의 내측에 십자형태의 가로/세로 프레임(13b)(13c)이 교차되도록 다수개가 연속적으로 형성되어 있고, 그 가로/세로 프레임(13b)(13c)의 교차부에는 각각 상기 도전단자(14)가 삽입될 수 있도록 단차지게 단자삽입공(13d)이 형성되어 있다.
상기 도전단자(14)는 도 5에 도시된 바와 같이, 상기 웹 프레임(13)의 단자삽입공(13d)에 삽입될 수 있도록 상단부가 단차지도록 형성되어 있다.
그리고, 상기 칩(11)의 하측에 위치되는 도전단자(14)들은 패키지의 사용할 때 열방출기구로 사용되어지고, 상기 금속와이어(15)들이 연결되는 도전단자(14)의 상면에는 은(Ag)도금을 하는 것이 바람직하다
상기와 같이 구성되어 있는 본 발명 반도체 패키지의 제조순서를 설명하면 다음과 같다.
먼저, 도 6a와 같이 상기 단자삽입공(13d)에 도전단자(14)가 각각 삽입되어 있고, 하면에 커버 테이프(COVER TAPE)(21)가 부착되어 있는 시트 형태의 웹 프레임(13)의 상측에 양면테이프(12)를 이용하여 반도체 칩(11)을 고정부착한다.
그런 다음, 도 6b와 같이 칩(11)의 칩패드(11a)들과 웹 프레임(13)에 설치된 도전단자(14)들중 선택된 도전단자(14)들의 상면을 금속와이어(15)로 각각 연결한다.
그런 다음, 도 6c와 같이 상기 칩(11), 금속와이어(15)를 감싸도록 웹 프레임(13)의 상면에 에폭시로 포팅하여 봉지체(16)를 형성한다.
그런 다음, 도 6d와 같이 상기 웹 프레임(13)의 하면에 부착되어 있는 커버 테이프(21)를 제거한다.
그런 다음, 도 6e와 같이 웹 프레임(13)에 설치된 도전단자(14)들중 금속와이어(15)가 연결된 도전단자(14)들의 하면에 각각 솔더볼(17)을 부착한다.
그런 다음, 도 6f와 같이 봉지체(16)가 형성된 웹 프레임(13)의 외측 일정부분을 절단하여 유니트 단위의 패키지(23)로 완성하게 된다.
이상에서 상세히 설명한 바와 같이, 본 발명 반도체 패키지는 격자형태의 웹 프레임을 이용하여 간단히 패키지를 제조하고, 외부단자로서 솔더볼을 채용함으로서 패키지를 경박단소화시키는 효과가 있다.

Claims (3)

  1. 반도체 칩과, 그 칩의 하면에 양면테이프로 부착되는 격자형태의 웹 프레임과, 그 웹 프레임의 교차부에 각각 삽입설치되는 다수개의 도전단자와, 상기 칩의 칩패드들과 칩의 외측에 설치된 도면단자들을 각각 전기적으로 연결하는 금속와이어들과, 상기 칩, 금속와이어들을 감싸도록 웹 프레임의 상면에 몰딩되는 봉지체와, 상기 웹 프레임에 설치된 도전단자들중 금속와이어가 연결된 도전단자들의 하면에 각각 부착되는 솔더볼들을 구비하여서 구성되는 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서, 상기 웹 프레임은 사각틀체상의 외측프레임의 내측에 십자형태의 가로/세로 프레임이 교차되도록 다수개가 연속적으로 형성되어 있고, 그 가로/세로 프레임의 교차부에는 각각 상기 도전단자가 삽입될 수 있도록 단차지게 단자삽입공이 형성되어 있는 것을 특징으로 하는 반도체 패키지.
  3. 제 1항에 있어서, 상기 도전단자는 상기 웹 프레임의 단자삽입공에 삽입될 수 있도록 상단부가 단차지도록 형성되어 있는 것을 특징으로 하는 반도체 패키지.
KR1019980021938A 1998-06-12 1998-06-12 반도체 패키지 KR20000001597A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980021938A KR20000001597A (ko) 1998-06-12 1998-06-12 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980021938A KR20000001597A (ko) 1998-06-12 1998-06-12 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20000001597A true KR20000001597A (ko) 2000-01-15

Family

ID=19539193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980021938A KR20000001597A (ko) 1998-06-12 1998-06-12 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20000001597A (ko)

Similar Documents

Publication Publication Date Title
KR100302593B1 (ko) 반도체패키지및그제조방법
US5065281A (en) Molded integrated circuit package incorporating heat sink
US5800958A (en) Electrically enhanced power quad flat pack arrangement
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
JP2001156251A (ja) 半導体装置
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
WO2006074312A2 (en) Dual flat non-leaded semiconductor package
US7102208B1 (en) Leadframe and semiconductor package with improved solder joint strength
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
KR20000001597A (ko) 반도체 패키지
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR0119757Y1 (ko) 반도체 패키지
JP2018190875A (ja) 半導体装置
KR0173930B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR100379560B1 (ko) 칩 스케일 반도체 패키지
KR100559640B1 (ko) 리드프레임 구조 및 이를 이용한 반도체 패키지
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR20010037381A (ko) 반도체 칩 사이즈 패키지 및 그 제조방법
KR0145769B1 (ko) 반도체 패키지 및 그 제조방법
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
KR100250148B1 (ko) 비지에이 반도체 패키지
KR100206975B1 (ko) 반도체 패키지
KR20010056617A (ko) 반도체패키지
KR20010036182A (ko) 적층형 비엘피 패키지 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application