KR19990086494A - 로킹 시간이 줄어든 위상 동기 루프 및 그의 동작방법 - Google Patents

Abstract

로킹 시간이 줄어든 위상 동기 루프 및 그의 동작 방법이 개시된다. 이 위상 동기 루프는, 기준 신호를 제1 소정수로 분주하고, 분주된 신호를 제1 신호로서 출력하는 제1 분주 수단과, 로컬 신호를 제2 소정수로 분주하고, 분주된 신호를 제2 신호로서 출력하는 제2 분주 수단과, 제1 신호와 제2 신호간의 위상차를 추출하는 위상차 추출 수단과, 대역폭 제어 신호에 응답하여 대역폭을 가변하고, 위상차에 상응하는 제어 전압을 발생하는 루프 필터와, 제어 전압에 응답하여 발진되는 주파수를 갖는 로컬 신호를 출력하는 전압 제어 발진 수단 및 로컬 신호를 제3 소정수로 분주한 제3 신호, 제1 신호, 제2 신호들을 이용하여 위상 동기 루프가 로킹되었는가를 검사하고, 검사된 결과에 상응하여 대역폭 제어 신호를 출력하는 대역폭 제어 수단을 구비하는 것을 특징으로 한다.

Description

로킹 시간이 줄어든 위상 동기 루프 및 그의 동작 방법

본 발명은 위상 동기 루프(PLL:Phase Locked Loop)에 관한 것으로서, 특히, 로킹(locking) 시간이 줄어든 위상 동기 루프 및 그의 동작 방법에 관한 것이다.

위상 동기 루프의 특성에서 가중 중요한 것은, 기준 스퍼(reference spur)와 같은 잡음 및 로킹 시간이라고 할 수 있다. 여기서, 기준 스퍼란, 위상 동기 루프에 포함되는 위상차 추출부(미도시)로부터 출력되는 신호에 포함될 수 있는 원하지 않는 에너지 성분을 의미한다.

종래의 위상 동기 루프는 로킹 시간을 빠르게 하기 위한 방법들중 하나로서, 그 위상 동기 루프에 포함되는 루프 필터(미도시)의 대역폭을 증가시켰다. 그러나, 이러한 방법으로, 로킹 시간을 빠르게 할 경우, 기준 스퍼가 커지게 되는 문제점이 있었다.

한편, 전술한 바와는 반대로, 종래의 다른 위상 동기 루프는 기준 스퍼를 줄이기 위해, 루프 필터(미도시)의 대역폭을 감소시켰다. 그러나, 이러한 방법으로 기준 스퍼를 줄일 경우, 로킹 시간이 느려지는 문제점이 있었다.

결론적으로, 종래의 위상 동기 루프는 로킹 시간을 빠르게 할 수록 기준 스퍼를 증가시키고, 기준 스퍼를 줄일수록 로킹 시간을 느리게 하는 문제점을 갖는다.

본 발명이 이루고자 하는 기술적 과제는, 빠른 시간내에 로킹되면서도 기준 스퍼가 적은 로킹 시간이 줄어든 위상 동기 루프를 제공하는 데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는, 상기 로킹 시간이 줄어든 위상 동기 루프의 동작 방법을 제공하는 데 있다.

도 1은 본 발명에 의한 로킹 시간이 줄어든 위상 동기 루프의 일실시예의 블럭도이다.

도 2는 도 1에 도시된 대역폭 제어부의 본 발명에 의한 일실시예의 회로도이다.

도 3 (a) ∼ (h)들은 도 2에 도시된 대역폭 제어부의 각 부의 파형도들이다.

도 4는 도 1에 도시된 루프 필터의 본 발명에 의한 바람직한 일실시예의 회로도이다.

도 5는 본 발명에 의한 로킹 시간이 줄어든 위상 동기 루프의 다른 실시예의 블럭도이다.

도 6은 도 1 또는 도 5에 도시된 위상 동기 루프의 본 발명에 의한 동작 방법을 설명하기 위한 플로우차트이다.

상기 과제를 이루기 위한 본 발명에 의한 로킹 시간이 줄어든 위상 동기 루프는, 기준 신호를 제1 소정수로 분주하고, 분주된 신호를 제1 신호로서 출력하는 제1 분주 수단과, 로컬 신호를 제2 소정수로 분주하고, 분주된 신호를 제2 신호로서 출력하는 제2 분주 수단과, 상기 제1 신호와 상기 제2 신호간의 위상차를 추출하는 위상차 추출 수단과, 대역폭 제어 신호에 응답하여 대역폭을 가변하고, 상기 위상차에 상응하는 제어 전압을 발생하는 루프 필터와, 상기 제어 전압에 응답하여 발진되는 주파수를 갖는 상기 로컬 신호를 출력하는 전압 제어 발진 수단 및 상기 로컬 신호를 제3 소정수로 분주한 제3 신호, 상기 제1 신호, 상기 제2 신호들을 이용하여 상기 위상 동기 루프가 로킹되었는가를 검사하고, 검사된 결과에 상응하여 상기 대역폭 제어 신호를 출력하는 대역폭 제어 수단으로 구성되는 것이 바람직하다.

또는, 본 발명에 의한 로킹 시간이 줄어든 위상 동기 루프는, 기준 신호를 제1 소정수로 분주하고, 분주된 신호를 제1 신호로서 출력하는 제1 분주 수단과, 로컬 신호를 제2 소정수로 분주하고, 분주된 신호를 제2 신호로서 출력하는 제2 분주 수단과, 상기 로컬 신호를 제3 소정수로 분주한 제3 신호, 상기 제1 신호, 상기 제2 신호들을 이용하여 상기 위상 동기 루프가 로킹되었는가를 검사하고, 검사된 결과에 상응하여 대역폭 제어 신호를 출력하며, 상기 제1 신호와 상기 제2 신호간의 위상차를 추출하는 위상차 추출 및 로킹 검사 수단과, 상기 대역폭 제어 신호에 응답하여 대역폭을 가변하고, 상기 위상차에 상응하는 제어 전압을 발생하는 루프 필터 및 상기 제어 전압에 응답하여 발진되는 주파수를 갖는 상기 로컬 신호를 출력하는 전압 제어 발진기로 구성되는 것이 바람직하다.

상기 다른 과제를 이루기 위해, 기준 신호를 분주하여 제1 신호를 출력하는 제1 분주기, 로컬 신호를 분주하여 제2 신호를 출력하는 제2 분주기, 상기 제1 신호와 상기 제2 신호간의 위상차를 추출하는 위상차 추출기, 상기 위상차에 상응하는 제어 전압을 발생하는 루프 필터 및 상기 제어 전압에 응답하여 발진되는 주파수를 갖는 상기 로컬 신호를 출력하는 전압 제어 발진기를 갖는 위상 동기 루프의 본 발명에 의한 동작 방법은, 상기 위상 동기 루프가 로킹되었는가를 판단하는 단계와, 상기 위상 동기 루프가 로킹되지 않았으면, 상기 루프 필터의 대역폭을 증가시키는 단계와, 상기 위상 동기 루프를 포착 모드에서 동작시키는 단계와, 상기 위상 동기 루프가 로킹되었으면, 상기 루프 필터의 대역폭을 감소시키는 단계 및 상기 위상 동기 루프를 트랙킹 모드에서 동작시키는 단계로 이루어지는 것이 바람직하다.

이하, 본 발명에 의한 로킹 시간이 줄어든 위상 동기 루프의 구성 및 동작을 첨부한 도면들을 참조하여 다음과 같이 설명한다.

도 1은 본 발명에 의한 로킹 시간이 줄어든 위상 동기 루프의 일실시예의 블럭도로서, 제1 및 제2 분주부들(10 및 12), 위상차 추출부(14), 제1 루프 필터(loop filter)(16), 제1 전압 제어 발진부(18) 및 대역폭 제어부(20)로 구성된다.

도 1에 도시된 제1 분주부(10)는 입력단자 IN을 통해 외부로부터 입력한 기준 신호를 제1 소정수로 분주하고, 분주된 신호를 제1 신호(FR)로서 위상차 추출부(14) 및 대역폭 제어부(20)로 각각 출력한다. 여기서, 기준 신호는 수정 발진기(미도시) 따위로부터 발생될 수 있다. 제2 분주부(12)는 제1 전압 제어 발진부(18)로부터 출력되는 로컬(local) 신호(FIN)를 제2 소정수로 분주하고, 분주된 신호를 제2 신호(FN)로서 위상차 추출부(14) 및 대역폭 제어부(20)로 각각 출력한다.

이 때, 위상차 추출부(14)는 제1 분주부(10)로부터 출력되는 제1 신호(FR)와 제2 분주부(12)로부터 출력되는 제2 신호(FN)간의 위상차(PD)를 추출하고, 추출된 위상차(PD)를 제1 루프 필터(16)로 출력한다. 제1 루프 필터(16)는 대역폭 제어부(20)로부터 발생되는 대역폭 제어 신호(DB)에 응답하여 그의 대역폭을 가변하고, 위상차 추출부(14)로부터 입력한 위상차(PD)에 상응하는 제어 전압(VC)을 제1 전압 제어 발진부(18)로 출력한다. 제1 전압 제어 발진부(18)는 제1 루프 필터(16)로부터 출력되는 제어 전압(VC)에 응답하여 발진되는 주파수를 갖는 로컬 신호(FIN)를 출력단자 OUT를 통해 외부로 출력하는 한편, 제2 분주부(12)로도 출력한다.

한편, 대역폭 제어부(20)는 제1 전압 제어 발진부(18)로부터 출력되는 로컬 신호(FIN)을 제3 소정수(DIV)로 분주한 제3 신호(FIN/DIV), 제1 신호(FR), 제2 신호(FN)들을 이용하여 도 1에 도시된 위상 동기 루프가 로킹되었는가를 검사하고, 검사된 결과에 상응하여 대역폭 제어 신호(DB)를 제1 루프 필터(16)로 출력한다. 여기서, 제3 소정수(DIV)는 위상 동기 루프가 로킹되었는가 로킹되지 않았는가를 결정하는 인자로서, 사용자에 의해 후술되는 바와 같이 해상도(resolution)를 조절하기 위해 임의의 값으로 설정될 수 있다.

도 2는 도 1에 도시된 대역폭 제어부(20)의 본 발명에 의한 일실시예의 회로도로서, XNOR 게이트(40), 제1, 제2 및 제3 D 플립플롭들(42, 44 및 46), 트랜지스터들(48 및 52) 및 인버터(50)로 구성된다.

도 3 (a) ∼ (h)들은 도 2에 도시된 대역폭 제어부(20)의 각 부의 파형도들로서, 도 3 (a)는 제3 신호(FIN/DIV)의 파형도를 나타내고, 도 3 (b)는 제2 신호(FN)의 파형도를 나타내고, 도 3 (c)는 제1 신호(FR)의 파형도를 나타내고, 도 3 (d)는 XNOR 게이트(40)로부터 출력되는 신호(LD)의 파형도를 나타내고, 도 3 (e)는 제1 D플립플롭(42)으로부터 출력되는 신호의 파형도를 나타내고, 도 3 (f)는 제2 D플립플롭(44)으로부터 출력되는 신호의 파형도를 나타내고, 도 3 (g)는 제3 D플립플롭(46)으로부터 출력되는 신호의 파형도를 나타내고, 도 3 (h)는 트랜지스터(52)의 드레인 전압인 대역폭 제어 전압(DB)의 파형도를 각각 나타낸다.

도 2에 도시된 XNOR 게이트(40)는 도 3 (c)에 도시된 제1 신호(FR)와 도 3 (b)에 도시된 제2 신호(FN)를 배타적 반전 논리합하고, 도 3 (d)에 도시된 배타적 반전 논리합한 결과(LD)를 제1 D 플립플롭(42)의 데이타 입력단자(D)로 출력한다.

제1 D 플립플롭(42)은 도 3 (a)에 도시된 제3 신호(FIN/DIV)를 클럭단자(CK)로 입력하고, 도 3 (d)에 도시된 배타적 반전 논리합한 결과(LD)를 데이타 입력단자(D)로 입력하고, 도 3 (e)에 도시된 정 출력(Q)을 제2 및 제3 D 플립플롭들(44 및 46)의 데이타 입력단자(D)로 각각 출력한다. 이 때, 제2 D 플립플롭(44)은 도 3 (b)에 도시된 제2 신호(FN)를 클럭 단자(CK)로 입력하고, 도 3 (e)에 도시된 제1 D플립플롭(42)의 정 출력(Q)을 데이타 입력 단자(D)로 입력하며, 도 3 (f)에 도시된 정 출력(Q)을 트랜지스터(48)의 게이트로 출력한다. 제3 D 플립플롭(46)은 도 3 (c)에 도시된 제1 신호(FR)를 클럭 단자(CK)로 입력하고, 도 3 (e)에 도시된 제1 D플립플롭(42)의 정 출력(Q)을 데이타 입력단자(D)로 입력하고, 정 출력(Q)을 인버터(50)를 통해 트랜지스터(52)의 게이트로 출력한다. 이 때, 인버터(50)는 제3 D플립플롭(46)의 정 출력(Q)를 반전하고, 도 3 (g)에 도시된 반전된 결과를 트랜지스터(52)의 게이트로 출력한다.

한편, 트랜지스터(48)는 제2 D 플립플롭(44)의 정 출력(Q)과 연결되는 게이트, 공급 전원(Vss)과 도 3 (h)에 도시된 대역폭 제어 신호(DB) 사이에 연결되는 소스 및 드레인을 갖고, 트랜지스터(52)는 인버터(50)의 출력과 연결되는 게이트, 도 3 (h)에 도시된 대역폭 제어 신호(DB)와 기준 전위 사이에 연결되는 드레인 및 소스를 갖는다. 도 2에 도시된 각 플립플롭(42, 44 또는 46)은 외부로부터 리셋 단자(R)를 통해 입력되는 리셋 신호(BS)에 응답하여 리셋되어, 사용전력을 줄일 수 있도록 한다.

도 3 (d)에 도시된 바와 같이, 제1 신호(FR)와 제2 신호(FN)의 위상이 일치하면, 소정 시간(66) 후에, 도 3 (h)에 도시된 바와 같이, 대역폭 제어 신호(DB)가 "고" 논리 레벨(60)에서 고 임피던스 상태(62)로 진입하게 된다. 따라서, 도 1에 도시된 위상 동기 루프가 로킹이 되었을 때는 도 3 (h)에 도시된 대역폭 제어 신호(DB)는 루프 필터의 대역폭에 영향을 주기 않게 된다. 이 때, 시간(66)을 줄이기 위해, 도 3 (a)에 도시된 제3 신호(FIN/DIV)를 고주파 신호로 바꿀 수 있다. 이를 위해, 즉, 해상도(resolution)을 증가시키기 위해 제3 소정수(DIV)를 조정한다.

또한, 제1 신호(FR)가 제2 신호(FN)보다 위상이 앞서면, 도 3 (h)에 도시된 바와 같이 대역폭 제어 신호(DB)는 "고" 논리 레벨(60)로 전이하고, 제1 신호(FR)가 제2 신호(FN)보다 위상이 뒤지면, 도 3 (h)에 도시된 바와 같이 대역폭 제어 신호(DB)는 "저" 논리 레벨(64)로 전이된다.

도 4는 도 1에 도시된 루프 필터(16)의 본 발명에 의한 바람직한 일실시예의 회로도로서, 저항들(R1 및 R2) 및 커패시터들(C1 및 C2)로 구성된다.

도 4에 도시된 루프 필터(16)는 위상차(PD)와 제어 전압(VC) 사이에 연결되는 제1 저항(R1), 제어 전압(VC)과 기준 전위 사이에 연결되는 제1 커패시터(C1), 제어 전압(VC)과 대역폭 제어 신호(DB) 사이에 연결되는 제2 저항(R2) 및 대역폭 제어 신호(DB)와 기준 전위 사이에 연결되는 제2 커패시터(C2)로 구성된다.

도 4에 도시된 루프 필터의 대역폭은 대역폭 제어 신호(DB)가 "고" 논리 레벨일 때 증가되고, 대역폭 제어 신호(DB)가 고 임피던스 상태일 때, 원래의 대역폭으로 회복된다.

도 5는 본 발명에 의한 로킹 시간이 줄어든 위상 동기 루프의 다른 실시예의 블럭도로서, 제3 및 제4 분주부들(80 및 82), 위상차 추출 및 로킹 검사부(84), 제2 루프 필터(86) 및 제2 전압 제어 발진부(88)로 구성된다. 도 5에 도시된 제3 및 제3 분주부들(80 및 82), 제2 루프 필터(86) 및 제2 전압 제어 발진부(88)들은 도 1에 도시된 제1 및 제2 분주부들(10 및 16), 제1 루프 필터(16) 및 제1 전압 제어 발진부(18)과 각각 동일한 기능을 수행한다.

도 5에 도시된 제3 분주부(80)는 외부의 수정 발진기(미도시) 따위로부터 입력단자 IN을 통해 입력되는 기준 신호를 제1 소정수로 분주하고, 분주된 신호를 제1 신호(FR)로서 위상차 추출 및 로킹 검사부(84)로 출력한다. 제4 분주부(82)는 로컬 신호(FIN)를 제2 소정수로 분주하고, 분주된 신호를 제2 신호(FN)로서 위상차 추출 및 로킹 검사부(84)로 출력한다.

위상차 추출 및 로킹 검사부(84)는 로컬 신호(FIN)를 분주한 제3 신호(FIN/DIV), 제1 신호(FR), 제2 신호(FN)들을 이용하여 위상 동기 루프가 로킹되었는가를 검사하고, 검사된 결과에 상응하여 대역폭 제어 신호(DB)를 제2 루프 필터(86)로 출력하며, 제1 신호(FR)와 제2 신호(FN)간의 위상차(PD)를 추출하고, 추출된 위상차(PD)를 제2 루프 필터(86)로 출력한다. 한편, 제2 루프 필터(86)는 대역폭 제어 신호(DB)에 응답하여 대역폭을 가변하고, 위상차(PD)에 상응하는 제어 전압(VC)을 제2 전압 제어 발진부(88)로 출력한다. 제2 전압 제어 발진부(88)는 제어 전압(VC)에 응답하여 발진되는 주파수를 갖는 로컬 신호(FIN)를 제4 분주부(82)로 출력한다.

도 5에 도시된 위상 동기 루프의 위상차 추출 및 로킹 검사부(84)는 도 1에 도시된 대역폭 제어부(20)와 위상차 추출부(14)의 역할을 모두 수행한다. 결국, 도 5에 도시된 위상 동기 루프는, 도 1에 도시된 위상차 추출부(14)가 대역폭 제어부(20)를 포함하고 있는 구조라 할 수 있다.

이하, 본 발명에 의한 로킹 시간이 줄어든 위상 동기 루프의 동작 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.

도 6은 도 1 또는 도 5에 도시된 위상 동기 루프의 본 발명에 의한 동작 방법을 설명하기 위한 플로우차트로서, 위상 동기 루프가 로킹되었는가에 따라 대역폭을 증/감하는 단계(제100, 제102 및 제106 단계) 및 대역폭을 증감한 후에 해당하는 모드로 동작하는 단계(제104 및 제108 단계)로 이루어진다.

도 1 또는 도 5에 도시된 본 발명에 의한 위상 동기 루프의 대역폭 제어부(20) 또는 위상차 추출 및 로킹 검사부(84)는 도 2에 도시된 회로에 의해 전술한 바와 같이 위상 동기 루프가 로킹되었는가를 판단한다(제100 단계). 만일, 위상 동기 루프가 로킹되지 않았으면, 대역폭 제어부(20) 또는 위상차 추출 및 로킹 검사부(84)는 제1 또는 제2 루프 필터(16 또는 86)의 대역폭을 증가시킨다(제102 단계). 제102 단계후에, 도 1 또는 도 5에 도시된 위상 동기 루프는 포착 모드(acquisition mode)에서 동작한다(제104 단계). 여기서, 포착 모드란, 위상 동기 루프가 로킹되지 않았을 때의 동작 모드를 의미한다.

한편, 도 1 또는 도 5에 도시된 위상 동기 루프가 로킹되었으면, 대역폭 제어부(20) 또는 위상차 추출 및 로킹 검사부(84)는 제1 또는 제2 루프 필터(16 또는 86)의 증가된 대역폭을 감소시킨다(제106 단계). 제106 단계후에, 도 1 또는 도 5에 도시된 위상 동기 루프는 트랙킹 모드(tracking mode)에서 동작한다. 여기서, 트랙킹 모드란, 위상 동기 루프가 로킹되었을 때의 동작 모드를 의미한다.

결국, 도 1 또는 도 5에 도시된 본 발명에 의한 위상 동기 루프는 로킹이 되기 전의 포착 모드에서는 루프 필터의 대역폭이 증가하게 되므로 로킹 시간이 빨라지고, 로킹이 이미 된 트랙킹 모드에서는 루프 필터의 대역폭을 원래의 상태로 회복시켜 기준 스퍼를 줄일 수 있다.

이상에서 설명한 바와 같이, 본 발명에 의한 로킹 시간이 줄어든 위상 동기 루프 및 그의 동작 방법은 기준 스퍼를 줄이면서도 빠른 시간내에 로킹될 수 있는 효과가 있다.

Claims (7)

1. 로킹 시간이 줄어든 위상 동기 루프에 있어서,

   기준 신호를 제1 소정수로 분주하고, 분주된 신호를 제1 신호로서 출력하는 제1 분주 수단;

   로컬 신호를 제2 소정수로 분주하고, 분주된 신호를 제2 신호로서 출력하는 제2 분주 수단;

   상기 제1 신호와 상기 제2 신호간의 위상차를 추출하는 위상차 추출 수단;

   대역폭 제어 신호에 응답하여 대역폭을 가변하고, 상기 위상차에 상응하는 제어 전압을 발생하는 루프 필터;

   상기 제어 전압에 응답하여 발진되는 주파수를 갖는 상기 로컬 신호를 출력하는 전압 제어 발진 수단; 및

   상기 로컬 신호를 제3 소정수로 분주한 제3 신호, 상기 제1 신호, 상기 제2 신호들을 이용하여 상기 위상 동기 루프가 로킹되었는가를 검사하고, 검사된 결과에 상응하여 상기 대역폭 제어 신호를 출력하는 대역폭 제어 수단을 구비하는 것을 특징으로 하는 로킹 시간이 줄어든 위상 동기 루프.
2. 제1 항에 있어서, 상기 대역폭 제어 수단은

   상기 제1 신호와 상기 제2 신호를 배타적 반전 논리합하는 배타적 반전 논리합 수단;

   상기 제3 신호를 클럭 입력하고, 상기 배타적 반전 논리합한 결과를 데이타 입력하는 제1 플립플롭;

   상기 제2 신호를 클럭 입력하고, 상기 제1 플립플롭의 정 출력을 데이타 입력하는 제2 플립플롭;

   상기 제1 신호를 클럭 입력하고, 상기 제1 플립플롭의 상기 정 출력을 데이타 입력하는 제3 플립플롭;

   상기 제2 플립플롭의 정 출력과 연결되는 게이트, 공급 전원과 상기 대역폭 제어 신호 사이에 연결되는 소스 및 드레인을 갖는 제1 트랜지스터; 및

   상기 제3 플립플롭의 부 출력과 연결되는 게이트, 상기 대역폭 제어 신호와 기준 전위 사이에 연결되는 드레인 및 소스를 갖는 제2 트랜지스터를 구비하는 것을 특징으로 하는 로킹 시간이 줄어든 위상 동기 루프.
3. 제2 항에 있어서, 상기 제1, 상기 제2 및 상기 제3 플립플롭들은 리셋 신호에 응답하여 리셋되는 것을 특징으로 하는 로킹 시간이 줄어든 위상 동기 루프.
4. 제2 항에 있어서, 상기 루프 필터는

   상기 위상차와 상기 제어 전압 사이에 연결되는 제1 저항;

   상기 제어 전압과 상기 기준 전위 사이에 연결되는 제1 커패시터;

   상기 제어 전압과 상기 대역폭 제어 신호 사이에 연결되는 제2 저항; 및

   상기 대역폭 제어 신호와 상기 기준 전위 사이에 연결되는 제2 커패시터를 구비하는 것을 특징으로 하는 로킹 시간이 줄어든 위상 동기 루프.
5. 로킹 시간이 줄어든 위상 동기 루프에 있어서,

   기준 신호를 제1 소정수로 분주하고, 분주된 신호를 제1 신호로서 출력하는 제1 분주 수단;

   로컬 신호를 제2 소정수로 분주하고, 분주된 신호를 제2 신호로서 출력하는 제2 분주 수단;

   상기 로컬 신호를 제3 소정수로 분주한 제3 신호, 상기 제1 신호, 상기 제2 신호들을 이용하여 상기 위상 동기 루프가 로킹되었는가를 검사하고, 검사된 결과에 상응하여 대역폭 제어 신호를 출력하며, 상기 제1 신호와 상기 제2 신호간의 위상차를 추출하는 위상차 추출 및 로킹 검사 수단;

   상기 대역폭 제어 신호에 응답하여 대역폭을 가변하고, 상기 위상차에 상응하는 제어 전압을 발생하는 루프 필터; 및

   상기 제어 전압에 응답하여 발진되는 주파수를 갖는 상기 로컬 신호를 출력하는 전압 제어 발진기를 구비하는 것을 특징으로 하는 로킹 시간이 줄어든 위상 동기 루프.
6. 제5 항에 있어서, 상기 위상차 추출 및 로킹 검사 수단은

   상기 제1 신호와 상기 제2 신호를 배타적 반전 논리합하는 배타적 반전 논리합 수단;

   상기 제3 신호를 클럭 입력하고, 상기 배타적 반전 논리합한 결과를 데이타 입력하는 제1 플립플롭;

   상기 제2 신호를 클럭 입력하고, 상기 제1 플립플롭의 정 출력을 데이타 입력하는 제2 플립플롭;

   상기 제1 신호를 클럭 입력하고, 상기 제1 플립플롭의 상기 정 출력을 데이타 입력하는 제3 플립플롭;

   상기 제2 플립플롭의 정 출력과 연결되는 게이트, 공급 전원과 상기 대역폭 제어 신호 사이에 연결되는 소스 및 드레인을 갖는 제1 트랜지스터;

   상기 제3 플립플롭의 부 출력과 연결되는 게이트, 상기 대역폭 제어 신호와 기준 전위 사이에 연결되는 드레인 및 소스를 갖는 제2 트랜지스터; 및

   상기 제1 신호와 상기 제2 신호를 비교하고, 비교된 결과를 상기 위상차로서 출력하는 비교 수단을 구비하는 것을 특징으로 하는 로킹 시간이 줄어든 위상 동기 루프.
7. 기준 신호를 분주하여 제1 신호를 출력하는 제1 분주기, 로컬 신호를 분주하여 제2 신호를 출력하는 제2 분주기, 상기 제1 신호와 상기 제2 신호간의 위상차를 추출하는 위상차 추출기, 상기 위상차에 상응하는 제어 전압을 발생하는 루프 필터 및 상기 제어 전압에 응답하여 발진되는 주파수를 갖는 상기 로컬 신호를 출력하는 전압 제어 발진기를 갖는 위상 동기 루프의 동작 방법에 있어서,

   상기 위상 동기 루프가 로킹되었는가를 판단하는 단계;

   상기 위상 동기 루프가 로킹되지 않았으면, 상기 루프 필터의 대역폭을 증가시키는 단계;

   상기 위상 동기 루프를 포착 모드에서 동작시키는 단계;

   상기 위상 동기 루프가 로킹되었으면, 상기 루프 필터의 대역폭을 감소시키는 단계; 및

   상기 위상 동기 루프를 트랙킹 모드에서 동작시키는 단계를 구비하는 것을 특징으로 하는 로킹 시간이 줄어든 위상 동기 루프의 동작 방법.