KR19990083133A - 제어신호 발생회로 - Google Patents

제어신호 발생회로 Download PDF

Info

Publication number
KR19990083133A
KR19990083133A KR1019990012808A KR19990012808A KR19990083133A KR 19990083133 A KR19990083133 A KR 19990083133A KR 1019990012808 A KR1019990012808 A KR 1019990012808A KR 19990012808 A KR19990012808 A KR 19990012808A KR 19990083133 A KR19990083133 A KR 19990083133A
Authority
KR
South Korea
Prior art keywords
signal
marker
pattern
blanking
control signal
Prior art date
Application number
KR1019990012808A
Other languages
English (en)
Other versions
KR100542637B1 (ko
Inventor
시미즈가츠히로
우메무라순지
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR19990083133A publication Critical patent/KR19990083133A/ko
Application granted granted Critical
Publication of KR100542637B1 publication Critical patent/KR100542637B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/002—Intensity circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

소정 레벨의 원색신호를 조합하여 임의패턴이 되도록 하고 스크린의 지정영역을 지정하여 얻어지는 마커(marker)신호가 검출되는 표시장치에서, 스크린이 다수의 영역으로 분할되고, 다수 영역의 각 영역에 화질이 다른 화상으로 이루어진 표시가 행해지며, 마커신호의 루미넌스를 억제하기 위한 제어신호가 발생됨으로써, 그 결과, 마커신호가 눈에 띄게 되는 현상을 개선할 수 있다.

Description

제어신호 발생회로{Control signal generating circuit}
본 발명은, 예를 들어 화면이 다수의 영역으로 분할되고, 이들 영역에 다른 화질의 화상이 표시되는 표시장치 등에 사용하기 적합한 제어신호 발생회로에 관한 것이다. 특히, 본 발명은 마커신호를 이용하여 각 영역의 화질을 개선할때, 마커신호가 눈에 띄지 않게 될 수 있는 그러한 제어신호 발생회로에 관한 것이다.
예를 들어, 텔레비젼 방송에 기초한 영상신호와 비디오 테이프 등에서 재생된 영상신호를 표시하는 텔레비젼 수상기 등의 표시장치에서, 사진화상으로 대표되는 정지화상과 영화로 대표되는 이동화상 등의 표시 화질을 개선하기 위해서, 예를 들어, 영상신호의 증폭률을 증가시킴으로써 표시화상의 백색레벨과 흑색레벨 사이의 휘도차(이하, 콘트라스트비(contrast ratio)라 칭함)를 확대하거나, 또는 화상의 윤곽강조(이하 샤프니스(sharpness)라 칭함)를 증가시키는 등의 화질 개선기술이 실시되었다.
그와 같은 화질개선기능을 적어도 하나 이상 가지고, 예를 들어 외부로부터의 직류전압(이하, DC전압이라 칭함) 또는 소위 버스통신 등과 같은 정보송신수단을 이용한 제어수단에 의해, 이들 화질개선기능을 개선하도록 한 다양한 반도체집적회로가 실현된다. 그러한 반도체 집적회로의 예로써는, 예를 들어 영상 증폭회로에 이용되는 전치 증폭기 IC나, 휘도/색차신호를 복호화하여 적색/녹색/청색신호 등을 제공하도록 하는 RGB 디코드 IC 등이 알려져 있다.
한편, 예를 들어 컴퓨터의 출력을 표시하기 위한 모니터 디스플레이장치에 있어서는, 컴퓨터로부터 출력되는 문서와 스프레드쉬트(spreadsheet) 등의 문자와 숫자 등의 정보를 표시하는 것이 주 목적이었다. 따라서, 모니터 디스플레이장치는 컴퓨터로부터 예를 들면 "1/0"의 2치 신호의 형태로 공급되는 화상신호를 적당한 휘도레벨에서 표시하기 위해 일반적으로 이용된다.
반면, 최근 멀티미디어에 대응하는 컴퓨터에 있어서, 상기 설명된 문자 및 숫자 정보 뿐만 아니라, 디스크장치와 비디오 카드로부터의 사진과 이동화상 등의 화상이 윈도우라 불리는 임의의 범위에 표시되었다. 그 경우, 이렇게 컴퓨터에 취입되는 사진, 이동화상 등의 화상은 문자, 숫자 등의 정보와 비교할때 콘트라스트와 샤프니스가 낮기 때문에, 이들 화상은 그러한 정보와 함께 표시될 경우, 사진과 이동화상의 화질이 상당히 저하된다.
따라서, 그러한 모니터 표시장치에서는, 사진과 이동화상 등과 같은 화상의 화질을 개선하기 위해서, 상기 설명된 콘트라스트비와 샤프니스를 개선하는 것이 고려되고 있다.
그러나, 종래의 모니터 디스플레이장치의 경우에는, 상기 휘도차의 확대와 윤곽강조 등과 같은 화질개선이 화면전체에 일률적으로 행해지게 된다. 따라서, 화면이 문자, 숫자 등의 표시영역을 갖는 경우, 이들 표시된 문자와 숫자 등이 판독하기 어렵게 될 위험이 있다. 특히, 표시된 문자, 숫자 등의 휘도가 너무 높을 경우, 결과적으로 사용자의 눈이 쉽게 피로하게 된다.
또한, 최근, 소위 인터넷이 발달되고, 문자방송이 보급되기 때문에, 일반적인 텔레비젼 수상기가 사진과 이동화상 등의 화상과, 문자, 숫자 등을 한 화면 상에 표시할 기회가 늘어난다. 따라서, 그러한 텔레비전 수상기의 경우, 상기 휘도차의 확대와 윤곽강조 등과 같은 화질개선이 화면 전체에 대해 일률적으로 행해질 경우, 화면에 표시되는 이들 문자, 숫자들을 읽기 어렵게 될 위험이 있다.
반면, 본 발명의 발명자는, 이미 영상신호 중에, 소정레벨의 원색의 임의 패턴의 조합으로 이루어진 마커신호를 형성함과 동시에, 이 마커신호를 검출하고, 검출된 영역 마다에 다른 화상처리를 행하는 표시장치를 제안했었다(PCT 출원번호 JP98/04747).
즉, 도 9에 도시된 바와 같이, 입력단자(1R, 1G, 1B)에 입력되는 적색/녹색/청색 영상신호(R/G/B)는 각각 콘덴서(2R, 2G, 2B)를 거쳐 전치 증폭기 IC(3)에 공급된다. 이 전치 증폭기 IC(3)에서, 공급된 영상신호(R/G/B)는 각각 클램프회로(31R, 31G, 31B)를 거쳐 후술하는 샤프니스 개선회로(32R, 32G, 32B)로 공급된 후, 이하에 설명될 증폭기(33R, 33G, 33B)를 거쳐 출력된다.
이 전치 증폭기 IC(3)로부터 출력되는 영상신호(R/G/B)는 출력 증폭기(4)에 의해 증폭된 후, 콘덴서(5R, 5G, 5B)를 거쳐 출력된다. 그후, 이렇게 출력된 이들 영상신호(R/G/B)는 컷오프 조정증폭기(6)에 의해 DC전압변환된 후, 예를 들어 표시수단으로 기능하는 음극선관(이하, CRT라 칭함)(7)으로 공급되고, 그 결과 이하에 설명될 화질개선된 영상신호(R/G/B)에 기초해서 영상이 CRT(7)의 스크린 상에 표시된다.
이 장치 내에 존재하며 각종 기능을 제어하는 마이크로컴퓨터(이하, 마이크로컴퓨터라 칭함: 도시생략)는, 예를 들어 상기 샤프니스를 제어하기 위한 제 1 및 제 2DC전압의 데이터와, 콘트라스트비를 제어하는 제 1 및 제 2DC전압의 데이터를 발생하기에 적합하다. 더욱이, 이렇게 발생된 데이터는 D/A변환(이하, DAC라 칭함)회로(34A, 34B 및 35A, 35B)에 공급되고, 여기서 이들 데이터는 각각 제어 DC 전압으로 변환된다.
이들 DAC회로(34A, 34B 및 35A, 35B)에 의해 변환된 제어DC전압은 스위치회로(36, 37)에 의해 선택된 후, 상기 전치 증폭기 IC(3)에 공급된다. 따라서 전치 증폭기 IC(3)는 공급된 제어 DC전압에 의거해서, 상기 샤프니스 개선회로(32R, 32G, 32B)와 상기 증폭기(33R, 33G, 33B)를 제어게 되고, 그 결과 샤프니스와 콘트라스트비가 개선된다.
더욱이, 이 장치에서, 입력단자(1R, 1G, 1B)에는, 예를 들면 외부 컴퓨터(도시생략)로부터의 화면의 임의 영역을 지정하는 마커신호가 중첩되는 영상신호(R/G/B)가 공급된다. 여기서, 마커신호는 각각 임의의 신호패턴으로 구성되고, 이들 임의의 마커신호를 구성하는 신호패턴(101a, 101b, 102a, 102b)이, 예를 들면 도 10에 도시한 바와 같이 검출되는 영역(100)의 4개 코너에 각각 설치된다.
따라서, 도 9에 도시된 장치에서, 상술한 입력단자(1R, 1G)로부터의 영상신호는 증폭기(8R, 8G)를 거쳐 시프트 레지스터(9R, 9G)의 입력단자로 공급되고, 입력단자(1B)로부터의 영상신호는 비교기(8B)를 거쳐서 시프트 레지스터(9R, 9G)의 클럭단자에 공급된다. 이들 시프트레지스터(9R, 9G)내에 이렇게 축적된 신호는 비교기(10C)에 공급되고, 여기서 이들 신호는 예를 들어 메모리(10M)내에 저장되어 있는 신호패턴(101, 102)과 비교된다.
따라서, 상술한 신호패턴(101a, 101b, 102a, 102b)이 검출된다. 즉, 이들 신호패턴의 경우, 도 11에 도시된 바와 같이, 예를 들어 영상신호 중 청색 (B)신호를 클럭신호로 이용하여, 적색(R), 청색(B)신호가 마커신호를 구성한다. 청색(B)의 신호의 선단부(반전신호의 말단부)의 타이밍에서, 적색(R)과 녹색(G)신호의 패턴이 예를 들면 상술의 시프트 레지스터(9R, 9G)에 래치된다.
도시된 예에서, 예를 들면, 시프트레지스터(9G)에는 (1011)의 패턴이 래치되고, 시프트레지스터(9G)에는 (0111)의 패턴이 래치된다. 그후, 이들 패턴이 메모리(10M)에 저장되어 있는 패턴과 비교됨으로써, 임의의 마커신호가 되는 신호패턴(101, 102)이 검출된다. 또 도시된 신호의 구성은 일례로 설명되는 것으로, 상기 패턴을 변화시키거나 비트수를 증감시키는 등에 의해 여러 종류의 신호패턴이 발생될 수 있음은 물론이다.
또한, 입력단자(11H)로부터의 수평동기신호는 PLL(위상동기루프) 회로(12)에 공급된다. 발진기(13)로부터의 발진신호는 PLL회로(12)에 공급된 후, 여기서 수평동기신호와 동기인 임의의 클럭신호를 발생한다. 이 클럭신호는 수평카운터(14H)의 계수단자에 공급되고, 수평동기신호나 수평동기신호와 동기화된 신호가 리셋단자에 공급된다. 따라서, 이 수평 카운터(14H)는 표시화면상의 수평위치에 상당하는 계수치를 출력한다.
더욱이, 수평동기신호는 수직 카운터(14V)의 계수단자에 공급되고, 입력단자(11V)로부터의 수직동기신호나 그 수직동기신호와 동기화된 신호가 리셋단자에 공급된다. 따라서, 이 수직 카운터(14V)는 표시화면상의 수직위치(주사선)에 상당하는 계수치를 출력한다. 이들 수평 카운터(14H)와 수직 카운터(14V)의 계수치는 각각 래치회로(15A, 15G 및 16A, 16B)에 공급된다.
상기 비교기(19C)에 의해 검출된 신호패턴(101, 102)의 검출신호가 각각 래치회로(15A, 15B 및 16A, 16B)의 트리거 단자에 공급된다. 따라서, 래치회로(15A)는 예를 들어 표시화면 상의 신호패턴(101a 또는 101b)의 수평위치에 상당하는 계수치를 래치한다. 또한, 래치회로(15B)는 예를 들어 표시화면 상의 신호패턴(102a 또는 102b)의 수평위치에 상당하는 계수치를 래치한다.
더욱이, 래치회로(16A)는 예를들어 표시화면 상의 신호패턴(101a 또는 102a)의 수직위치에 상당하는 계수치를 래치한다. 또한, 래치회로(16B)는 예를 들어 표시화면 상의 신호패턴(101b 또는 102b)의 수직위치에 상당하는 계수치를 래치한다.
따라서, 이들 래치회로(15A, 15B 및 16A, 16B)에 래치된 신호는 각각 비교기(17A, 17B 및 18A, 18B)로 공급되고, 상기 수평 카운터(14H)와 수직 카운터(14V)의 계수치는 각각 비교기(17A, 17B 및 18A, 18B)에 공급된다.
따라서, 비교기(17A)는, 수평 카운터(14H)의 계수치가 래치회로(15A)에 래치된 신호패턴(101a 또는 101b)의 수평위치의 계수치와 일치할 경우 신호를 출력한다. 또한, 비교기(17B)는, 수평 카운터(14H)의 계수치가 래치회로(15B)에 래치된 신호패턴(102a 또는 102b)의 수평위치의 계수치와 일치할 경우 신호를 출력한다.
더욱이, 비교기(18A)는, 수직 카운터(14V)의 계수치가 래치회로(16A)에 래치되어 있는 신호패턴(101a 또는 102a)의 수직위치의 계수치와 일치할 때 신호를 출력한다. 또한, 비교기(18B)는, 수직 카운터(14V)의 계수치가 래치회로(16B)에 래치되어 있는 신호패턴(101b 또는 102b)의 수직위치의 계수치와 일치할 때 신호를 출력한다.
그후, 이들 비교기(17A, 17B)는 플립플롭(19H)의 세트 및 리셋단자에 공급되며, 그 결과 10의 b로 표시된 영역(100)의 수평방향의 폭에 상당하는 펄스신호가 출력된다. 또한, 비교기(18A, 18B)로부터의 신호는 플립플롭(19V)의 세트 및 리셋단자에 공급되고, 그 결과 도 10의 c로 표시된 영역(100)의 수직방향의 폭에 상당하는 펄스신호가 출력된다.
더욱이, 이들 플립플롭(19H, 19V)으로부터의 신호는 곱셈기(20)에 의해 합성되고, 그로 인해 도 10의 d로 표시된 제어시호가 발생된다. 그후, 이 제어신호는 상기 설명된 스위치회로(36, 37)에 공급됨으로써, DAC회로(34A 또는 34B, 35A 또는 35B)에 의해 변환된 제어 DC전압이 선택된다.
따라서, 상기 설명된 CRT(7) 상에 표시되는 화상 중에, 상술한 제어신호에 의해 지정된 임의의 영역에서의 화상의 샤프니스와 콘트라스트비가 변화된다. 즉, 표시화면에 취입되는 사진 및 이동화상 등의 화상의 영역(100) 만의 샤프니스와 콘트라스트비를 높게 할 수 있다. 따라서, 취입된 사진 및 이동화상 등의 화상의 화질이 향상될 수 있다. 또, 이들 화질은, 감마보정, 칼라보정 등의 또 다른 적절한 방법에 의해서도 향상될 수 있는 것이다.
그러나, 이 장치에 있어서, 상기 마커신호를 구성하고 있는 신호패턴(101a, 101b, 102a, 102b)은, 중첩된 원래의 영상신호와 무관하게 결정된다. 그 결과, 만일 신호패턴이 그들 자신과 원래의 영상신호 사이에 휘도 및 색상에 차이가 있으면, 표시된 화면 상에서 신호패턴(101a, 101b, 102a, 102b)이 눈에 띄게 될 위험이 있다.
즉, 마커신호를 구성하는 신호패턴(101a, 101b, 102a, 102b)은, 마커신호의 검출을 확실하게 하기 위해서 매우 높은 레벨에서 원래의 영상신호 상에 중첩된다. 더욱이, 이들 신호패턴은 원색의 조합으로 형성되기 때문에, 예를 들면, 이들 신호패턴은 영역(100)에 표시되는 사진 및 이동화상 등의 화상에서 눈에 띄게 된다. 그 결과, 이들 신호패턴이 눈에 거슬리게 되고, 그러한 처리가 행해진 제품의 상품성을 현저하게 저하시키는 요인이 된다.
상기의 관점에서, 본 출원이 행해진 것이며, 해결하고자 하는 문제점은, 종래의 장치의 경우, 마커신호를 구성하는 신호패턴이 표시되는 화면 상에서 눈에 뜨게 되고, 중첩된 신호패턴이 눈에 거슬리게 됨으로써, 그러한 처리가 행해진 제품의 상품성이 저하된다는 것이다.
도 1은 본 발명의 제 1실시예에 따른 제어신호 발생회로가 적용되는 표시장치의 일례를 나타내는 블록도이다.
도 2는 신호패턴을 설명하기 위한 도면이다.
도 3은 마커신호 검출을 설명하기 위한 도면이다.
도 4a 및 도 4b는 각각 마커신호를 포함하는 블랭킹범위를 설명하기 위한 도면이다.
도 5a 및 도 5b는 각각 블랭킹을 어떻게 적용하는지를 설명하기 위한 도면이다.
도 6은 본 발명의 제 1실시예에 따른 제어신호 발생회로의 다른 예의 주요부를 나타내는 블록도이다.
도 7은 본 발명의 제 2실시예에 따른 제어신호 발생회로를 설명하기 위한 도면이다.
도 8은 본 발명의 제 2실시예에 따른 제어신호 발생회로의 일례의 주요부의 블록도이다.
도 9는 종래 제어신호 발생회로가 적용되는 표시장치를 나타내는 블록도이다.
도 10은 신호패턴을 설명하기 위한 도면이다.
도 11은 마커신호를 설명하기 위한 블록도이다.
* 도면의 주요부분에 대한 부호설명
3. 전치 증폭기 IC 4. 출력 증폭기
5R,5G,5B. 콘덴서 6. 컷오프조정 증폭기
7. CRT 9R,9G,9B. 시프트 레지스터
10C.비교기 10M. 메모리
11H,11V. 입력단자 12. PLL
13. 발진기 14H. 수평 카운터
14V. 수직 카운터 15A,15B. 래치
17A,17B,18A,18B. 비교기 19H,19V. 플립플롭
20. 곱셈기 23. 카운터
24. 가산기 40. 마이크로컴퓨터
200. 마커검출/블랭킹신호 발생회로
본 발명에 의하면, 표시되는 화면의 임의의 영역을 지정하는 마커신호가 중첩되는 영상신호에 대해서, 마커신호와 그 시간길이(time duration)를 검출하고, 이 마커신호를 포함하는 범위를 지정함으로써 영상신호의 루미넌스를 변화시키는 제어신호를 생성한다. 본 발명의 목적은, 중첩되는 신호패턴이 눈에 띄지 않게 함으로써, 그러한 처리가 행해진 제품의 상품성을 향상시키는 장치를 제공하는 것이다.
즉, 본 발명의 제 1모드에서, 영상신호가 소정 레벨의 원색신호를 임의의 패턴에 의해 조합함으로써 생성되는 신호를 갖추고, 하나의 원색신호의 패턴을 클럭으로써 이용하여 다른 원색신호의 패턴에 의해 마커코드가 생성되고, 적어도 영상신호에 의해 표시되는 화면의 임의의 영역을 지정하는 마커신호를 이용하는 제어신호 발생회로가 제공되며, 이 제어신호 발생회로는 마커신호를 검출하는 검출수단과, 영상신호의 수평 및 수직의 동기신호주파수를 측정하는 측정수단과, 측정된 수평 및 수직의 동기신호주파수로부터 마커신호의 시간길이를 계산하는 처리수단과, 계산된 시간길이를 이용하여 마커신호를 포함하는 영역을 지정함으로써 영상신호를 블랭킹(blanking)하는 블랭킹신호를 생성하는 생성수단과를 갖추어 구성된다.
또 본 발명의 다른 모드에 있어서, 영상신호는 소정 레벨의 원색신호를 임의의 패턴에 의해 조합시킴으로써 생성된 신호를 갖추고, 하나의 원색신호의 패턴을 클록으로 이용하여 다른 원색신호의 패턴에 의해 마커코드가 생성되고, 적어도 영상신호에 의해 표시되는 화면의 임의의 영역을 지정하는 마커신호가 적어도 영역의 수평방향의 시작단부에 부가되는 마커신호에 마커신호의 시간길이를 측정할 수 있는 코드를 갖추고 있는 마커신호에 대해, 이 마커신호를 이용하는 제어신호 발생회로를 제공하며, 이 제어신호 발생회로는, 마커신호를 검출하는 검출수단과, 길이를 측정할 수 있는 코드를 이용하여 마커신호의 시간길이를 계산하는 처리수단과, 계산된 시간길이를 이용하여 마커신호를 포함하는 영역을 지정함으로써 영상신호를 블랭킹하는 블랭킹신호를 생성하는 생성수단과를 갖추어 구성된다.
도 1은 본 발명의 제 1실시예에 따른 제어신호 발생회로가 적용되는 표시장치의 일례의 구성을 나타내는 블록도이다. 또한, 도 1은 도 9의 구성에 기초한 것이다. 따라서 이하의 설명에서는, 도 9와 대응하는 요소 및 부분에는 동일한 부호로 표시되며, 그 중복 설명은 생략한다.
도 1에서, 상술의 입력단자(11H, 11V)에 공급되는 수평 및 수직의 동기신호가 마이크로컴퓨터(40)에 내장된 타이머(401)에 공급됨으로써, 따라서 수평 및 수직 동기신호주파수가 측정된다. 이렇게 측정된 수평 및 수직동기신호주파수는 중앙처리부(이하에서는 CPU라 칭함)(402)에 공급된 후, 메모리(403)에 저장되어 있는 데이터로부터 상기 마커신호를 구성하는 신호패턴의 시간길이를 계산한다.
또한, 이렇게 계산된 시간길이에 대응하는 수평 클록신호의 계수치의 값이 CPU(402)에서 계산된다. 그후, 이렇게 계산된 값은 마이크로컴퓨터(40)로부터, 예를 들어 래치회로(15A)의 출력측에 설치된 감산기(22)에 공급된다. 그후, 감산기(22)는 예를 들어 래치회로(15A)에 기억된 마커신호의 위치를, 수평방향의 앞쪽으로, 상기의 계산된 시간길이 양만큼 시프트한다.
따라서, 예를 들면 도 2에 도시한 바와 같이, 수평방향의 앞쪽에서 마커신호를 구성하는 신호패턴(101a, 101b)은 마커신호에 의해 검출된 영역(100)의 내측에 설치된다. 따라서, 수평방향의 앞쪽에 있는 신호패턴(101a, 101b)이 영역(100) 내에 형성되므로, 영역(100)이 용이하게 설정될 수 있다.
구체적으로, 이 장치에 있어서, 비교기(17A)는, 예를 들면, 도 3의 (1)로 표시된 바와 같이 본래 신호패턴의 종단부 근처에서 검출되는 신호를, (2)로 표시된 바와 같이 신호패턴(101a)의 시작단부의 시점에 보정하여 출력한다. 따라서, (2)의 신호와 비교기(17B)로부터 공급되는 예를 들면 (3)으로 표시된 바와 같은 신호패턴(102a)의 종단부 근처에서 검출되는 신호에 기초해서, 플립플롭(19H)은, 예를 들어 (4)에 표시된 바와 같은 수평방향 영역의 전 폭에 상당하는 신호를 출력한다.
또, 상기 도 2의 화면구성에서, 신호패턴(101a, 102a, 101b, 102b)은 각각 동일한 주사선 내에 설치된다. 또, 신호패턴(101a, 101b 및 102a, 102b)은 각각 수직방향의 동일위치에 배치된다.
더욱이, 이 장치에서, 비교기(18A, 18B)로부터의 신호가 각각 곱셈기(51, 52)에 공급된다. 또한, 플립플롭(19H)으로부터의 상술한 (4)의 신호가 곱셈기(51, 52)로 공급된다. 따라서, 곱셈기(51, 52)는, 예를 들면 도 4a에 도시한 바와 같이 각 신호패턴(101a, 102a, 101b, 102b)의 위치를 포함하는 수평방향의 영역(100)의 전폭에 상당하는 신호(103a, 103b)를 생성한다.
즉, 이들의 곱셈기(51, 52)에서 생성된 신호는, 각 마커신호를 포함하는 범위를 지정하기 위한 신호이다. 따라서, 이들 신호는 OR회로(53)에 의해 합성된다. 따라서, 이 합성신호는, 예를 들면 전치 증폭기 IC(3) 내의 증폭기(33R, 33G, 33B)에 공급되며, 그로 인해 이 전치 증폭기 IC(3)으로부터 CRT(7)로 공급되는 영상신호를 차단함으로써, 표시 상에 블랭킹이 행해진다. 따라서, 표시화면 상의 신호패턴의 표시를 소거하는 것이 가능하다.
따라서 이 장치에서는, 표시되는 화면의 임의의 영역을 지정하는 마커신호가 중첩되는 영상신호에 대해서, 마커신호와 그 시간길이가 검출되고, 그 마커신호를 포함하는 범위를 지정함으로써 영상신호를 블랭킹하는 블랭킹신호가 생성된다. 이러한 구성에 의해, 중첩된 신호패턴이 눈에 띄지 않게 됨으로써, 그러한 처리가 행해지는 제품의 상품성을 향상시킬 수 있게 된다.
따라서, 본 발명에 의하면, 종래의 장치의 경우, 마커신호를 구성하는 신호패턴이 표시되는 화면 상에서 눈에 띄게 되고, 중첩된 신호패턴이 눈에 거슬리게 되고, 따라서 그러한 처리가 행해진 제품의 상품성이 저하된다는 문제점을 쉽게 해결할 수 있다.
즉, 이 장치에 의하면, 예를 들어, 취입된 사진 및 이동화상 등의 화상의 도 4의 영역(100)의 상하의 1주사선 만이 블랭킹된다. 따라서, 마커신호를 구성하는 신호패턴이 블랭킹되므로, 중첩된 신호패턴을 눈에 띄지 않게 할 수 있게 된다.
또, 영역(100)의 크기와 위치 등이 변경되더라도, 그들 변경에 따라서 일정한 최적의 타이밍에서 블랭킹신호가 자동적으로 형성되므로, 부주의하게 신호패턴이 화면에 표시되는 것을 방지할 수 있게 된다. 더욱이, 표시된 화상의 해상도와 편향주파수 등을 마이크로컴퓨터(40)를 이용하여 판별하여 보정함으로써, 항상 최적의 타이밍에서 블랭킹신호를 생성할 수 있다.
또한, 상기 장치에 있어서, 마이크로컴퓨터(40)에 의해, 마커신호를 구성하는 신호패턴의 시간길이가 계산된다. 따라서, 이 시간길이의 정보를 이용함으로써, 예를 들면 도 4b에 도시된 바와 같이 신호패턴(101a, 102a, 101b, 102b)의 부분에만 블랭킹신호(103a, 104a, 103b, 104b)가 생성되고, 이 부분만이 소거되도록 하는 회로를 구성할 수도 있다.
또한 상기 장치에 있어서, 생성된 블랭킹신호를, 예를 들면 전치 증폭기 IC(3)내의 증폭기(33R, 33G, 33B)에 공급함으로써 신호패턴을 소거하도록 하였지만, 예를 들면 도 5A에 도시된 바와 같이, 상기의 마커검출/블랭킹신호 발생회로(200)의 출력(OR회로(53)의 출력단자(54))과 편향회로(도시생략)로부터의 블랭킹신호를 OR회로(201)에 의해 함께 합성하여 전치 증폭기 IC(3)의 블랭킹 입력단자(301)에 공급하는 경우에도, 상기의 것이 실현될 수 있다.
또는, 소위 온스크린 디스플레이(OSD) 수단이 탑재되어 있는 표시장치에는, 이 OSD에 표시되는 구간 동안에, 배경의 영상신호에 대해서 OSD신호가 우선하기 때문에, 영상신호를 블랭킹하는 수단이 설치되어 있다. 따라서, 상기 회로(200)로부터의 출력이, OSD IC(202)로부터의 블랭킹신호와 함께 OR회로(201)에 의해 합성되고, 전치 증폭기 IC(3)의 OSD블랭킹 입력단자(302)에 공급되면, 상기의 처리를 실현할 수 있다.
더욱이, 예를 들면 CRT를 이용하는 표시장치에는, 각종의 전극세트 내의, 예를 들면 G1전극이라 불리는 전극에 소정의 컷오프 전압 보다 낮은 전압이 인가되면, 영상신호가 캐소드로 인가되더라도 영상이 표시되지 않는 (흑색의) 상태를 제공하는 수단이 설치되어 있다. 따라서, 상기 회로(200)의 출력을 예를 들어 G1블랭킹 증폭기(203)에 공급함으로써, 상기의 처리를 실현할 수 있다.
더욱이, 도 6은 상기의 본 발명의 제 1실시예로써의 제어신호 발생회로의 다른 구성의 일례를 나타내는 도면이다. 또 이 도 6에는, 요부만이 표시되고, 구성의 나머지 부분은 도 1과 동일한 것이다.
도 6에 있어서, 예를 들어, 상기 수평 카운터(14H)를 동시에 계수하는 카운터(23)가 설치된다. 이 카운터(23)에는, 상기 마이크로컴퓨터(40)(도시생략)로부터 시간길이에 상당하는 위치보정데이터가 프리로드(pre-load)되고, 이 카운터(23)의 계수치가 비교기(17A, 17B)에 공급된다. 이와 함께, 가산기(24)는 래치회로(15B)의 출력에 접속되고, 이 가산기(24)는 상기 위치보정데이터를 가산한다.
즉, 이 경우, 표시된 화상의 위치가 상대적으로 후방으로 시프트되고, 위치보정데이터가 래치회로(15B)의 출력에 가산됨으로써, 영역(100)의 내측에 제공된 신호패턴(101a, 101b, 102a, 102b)에 의해 영역(100)이 검출될 수 있다. 따라서 이 경우, 감산기 대신에 가산기를 이용함으로써, 전체 회로규모를 감소시킬 수 있다.
더욱이, 상기 제어신호 발생회로에 있어서, 본 발명의 제 2의 실시예로써, 상기 신호패턴의 시간길이를 측정할 수 있는 코드를 마커신호에 가산함으로써, 신호패턴의 위치를 더욱 간단히 수정할 수 있다. 즉, 예를 들면 도 7에 도시한 바와 같이, 패턴의 종료를 나타내는 임의의 신호패턴(코드)(105a, 105b)이 마커신호를 구성하는 신호패턴(101a, 101b)에 가산된다.
따라서, 신호패턴(105a, 105b)을 이용하여 시간길이가 측정될때, 예를 들어 도 8에 도시된 바와 같이 시간길이가 측정될 수 있다. 즉, 도 8에 도시된 바와 같이, 예를 들면 상기 수평카운터(14H)와 동시에 계수를 행하는 카운터(25)가 설치된다. 따라서, 그와 함께, 예를 들면 신호패턴(101a, 101b 및 105a, 105b)의 검출신호에 의해서 세트/리셋되는 플립플롭(26)이 설치된다. 카운터(25)의 계수는 이 플립플롭(26)의 출력에 의해 제어된다.
따라서, 카운터(25)는, 예를 들면 신호패턴(101a, 101b)의 종단부로부터 신호패턴(105a, 105b)의 종단부까지의 시간에 상당하는 계수치를 출력한다. 따라서, 이 시간이 신호패턴(101a, 101b)의 시간길이와 일치하도록 신호패턴(105a, 105b)의 위치를 결정함으로써, 상기의 신호패턴의 시간길이를 측정할 수 있다. 그후, 이 계수치를 래치회로(27)에서 세트되고, 그로 인해, 신호패턴의 위치가 상기와 유사하게 보정될 수 있다.
즉, 이 경우, 마커신호의 길이를 측정할 수 있는 코드가 마커신호에 부가되며, 그로 인해, 내장된 마이크로컴퓨터(40) 등을 이용하지 않고도 신호패턴의 위치와 시간길이를 측정함으로써, 블랭킹신호가 생성될 수 있다. 따라서, 단순한 구성에 의해 신호패턴이 블랭킹될 수 있다.
더욱이, 이러한 신호패턴을 제공하는 이러한 처리에 있어서, 입력단자(1R, 1G, 1B)에 공급되는 영상신호가 외부 컴퓨터(도시생략) 등으로부터 발생되는 경우에는, 마스터 장치의 컴퓨터(도시생략) 등에 소프트웨어를 추가하면 되고, 하드웨어적으로는 외부 컴퓨터가 수정될 필요는 없다. 따라서 본 발명이 적용되는 장치를 임의의 범용 컴퓨터 등에 접속하여 사용할 수 있다.
더욱이, 상기 본 발명은, 이러한 신호패턴을 갖춘 영상신호가, 비디오 테이프 및 비디오 디스크 등의 기록매체에 기록되고, 이러한 기록매체를 재생함으로써 화상이 표시되는 경우에도 적용될 수 있다.
또한, 상기 장치에 의하면, 상기 처리가 실행될 때, 사용자는 어떠한 조작도 행할 필요 없으며, 자동적으로 처리가 행해질 수 있다. 예를 들어, 영역(100)이 이동하거나 영역의 크기가 상당히 변화한 경우에도, 이 처리는 이동된 영역의 위치와 변경된 영역의 크기에 추종할 수 있다.
상기와 같이, 상기 제어신호 발생회로에 의하면, 영상신호가 소정 레벨의 원색신호를 임의의 패턴에 의해 조합하여 얻은 신호를 갖추고, 하나의 원색신호의 패턴을 클록으로 이용하여 다른 원색신호의 패턴에 의해 마커코드가 형성되고, 적어도 영상신호에 의해 표시되는 화면의 임의의 영역을 지정하는 마커신호에 대해서, 이 마커신호를 이용하는 상기 제어시호 발생회로는, 마커신호를 검출하는 검출수단과, 영상신호의 수평 및 수직의 동기신호 주파수를 측정하는 측정수단과, 측정된 수평 및 수직의 동기신호 주파수로부터 마커신호의 시간길이와 마커신호의 길이를 계산하는 처리수단과, 계산된 시간길이를 이용하여 마커신호를 포함하는 범위를 지정함으로써 영상신호를 블랭킹하는 블래킹신호를 생성하는 생성수단과를 갖추어 구성되기 때문에, 중첩된 신호패턴을 눈에 띄지 않게 함으로써, 결과 제품의 상품성을 향상시킬 수 있게 된다.
또한, 영상신호가 소정 레벨의 원색신호를 임의의 패턴에 의해 조합한 신호를 갖추어 구성되고, 하나의 원색신호의 패턴을 클록으로써 이용하여 다른 원색신호의 패턴에 의해 마커코드를 형성하고, 적어도 영상신호에 의해 표시되는 화면의 임의의 영역을 지정할 수 있으며 적어도 영역의 수평방향의 시작단부에 부가되는 마커신호에 마커신호의 길이를 측정할 수 있는 코드를 갖추어 구성되는 마커신호에 대해서, 이 마커신호를 이용하는 제어신호 발생회로가, 마커신호를 검출하는 검출수단과, 길이를 측정할 수 있는 코드를 이용하여 마커신호의 시간길이를 계산하는 처리수단과, 계산된 시간길이를 이용하여 마커신호를 포함하는 범위를 지정하여 영상신호를 블랭킹하는 블랭킹신호를 생성하는 생성수단과를 갖추어 구성되므로, 내장된 마이크로컴퓨터 등을 이용하지 않고도 신호패턴의 위치와 시간길이를 측정함으로써, 블랭킹신호를 생성할 수 있다. 따라서, 간단한 구성에 의해, 신호패턴의 블랭킹을 만족스럽제 행할 수 있다.
또한, 본 발명은 상기 실시예에만 한정되는 것이 아니며, 본 발명의 진의로부터 벗어나지 않는 한 다양하게 변형될 수 있다.
따라서, 본 발명에 의하면, 표시되는 화면의 임의의 영역을 지정하는 마커신호가 중첩되는 영상신호에 대해서, 마커신호와 그 시간길이가 검출되고, 그러한 마커신호를 포함하는 범위를 지정함으로써, 영상신호를 블랭킹하는 블랭킹신호가 생성된다. 이러한 구성에 의해서, 중첩된 신호패턴을 눈에 띄지 않게 하여 그러한 처리가 행해진 제품의 상품성을 향상시킬 수 있다.
따라서, 종래의 장치에서는, 마커신호를 구성하는 신호패턴이 표시된 화면 상에서 눈에 띄게 되고, 중첩된 신호패턴이 눈에 거슬리게 되는 문제점이 있었으며, 따라서 결과의 제품의 상품성이 현저하게 저하되었다. 본 발명에 의하면, 이러한 문제점을 쉽게 해결할 수 있다.
즉, 이 장치에 의하면, 취입된 사진과 이동화상 등의 화상의 영역의 상하의 1주사선만이 블랭킹된다. 따라서, 마커신호를 구성하는 신호패턴이 블랭킹되므로, 중첩된 신호패턴을 눈에 띄지 않게 할 수 있다.
또한, 영역의 크기와 위치 등을 변경되더라도, 자동적으로 그러한 변경에 따라서, 항상 최적의 타이밍에서 블랭킹신호가 생성되기 때문에, 부주의하게 신호패턴이 화면에 표시되는 것을 방지할 수 있다. 더욱이, 표시된 화상의 해상도와 편향 주파수 등을 내장된 마이크로컴퓨터에서 판별하여 보정함으로써, 항상 최적의 타이밍에서 블랭킹신호를 생성할 수 있다.
더욱이, 일반적으로, 영상신호를 증폭하는 전치 증폭기 IC는 영상신호를 블랭킹하는 제어단자를 포함하여 구성된다.
더욱이, 또 다른 발명에 의하면, 마커신호 길이를 측정할 수 있는 코드가 마커신호에 부가되며, 따라서 상기의 내장된 마이크로컴퓨터 등을 이용하지 않고도 신호패턴의 위치와 시간길이를 측정함으로써, 블랭킹신호를 형성할 수 있다. 따라서, 간단한 구성에 의해 신호패턴의 블랭킹을 만족스럽게 행할 수 있다.
본 발명의 바람직한 실시예를 첨부도면을 참고하여 설명하였지만, 본 발명은 상기 설명된 실시예에 한정되지 않고, 첨부된 청구범위에 한정된 본 발명의 진의 또는 범위로부터 벗어나지 않는 한, 본 기술분야에서의 기술자에 의해 다양한 변경 및 수정이 행해질 수 있음은 물론이다.

Claims (4)

  1. (a) 영상신호는 소정 레벨의 원색신호를 임의의 패턴에 의해 조합하므로써 생성된 신호를 갖고, 마커코드는 상기 하나의 원색신호의 패턴을 클럭으로 사용하여 상기 다른 원색신호의 패턴에 의해 발생되며, 적어도 상기 영상신호를 표시하는 화상의 임의의 영역을 지정하는 마커신호에 대해, 상기 마커신호를 검출하는 검출수단이 제공되며,
    (b) 상기 영상신호의 수평 및 수직 동기신호주파수를 측정하는 측정수단과,
    (c) 상기 측정된 수평 및 수직 동기신호주파수로부터 상기 마커신호의 시간길이와 상기 마커신호의 길이를 산출하는 처리수단과,
    (d) 상기 산출된 시간길이를 이용하여 상기 마커신호를 포함하는 영역을 지정하고 상기 영역을 눈에 띄지 않게하는 제어신호를 발생시키는 제어신호 발생수단과,
    를 포함하여 구성된 것을 특징으로 하는 제어신호발생회로.
  2. 제 1항에 있어서,
    상기 제어신호는 상기 마커신호를 포함하는 영역을 지정하고 상기 영역을 블랭킹시키는 블랭킹(blanking)신호인 것을 특징으로 하는 제어신호발생회로.
  3. (a) 영상신호는 소정 레벨의 원색신호를 임의의 패턴에 의해 조합하므로써 생성된 신호를 갖고, 마커코드는 상기 하나의 원색신호의 패턴을 클럭으로 사용하여 상기 다른 원색신호의 패턴에 의해 발생되며, 적어도 상기 영상신호에 의해 표시되는 화상의 임의의 영역을 지정할 수 있고 수평방향으로 상기 영역의 시작단부에 위치한 상기 마커신호의 시간길이를 측정할 수 있는 코드가 부가된 마커신호에 대해, 상기 마커신호를 검출하는 검출수단이 제공되며,
    (b) 상기 시간길이를 측정할 수 있는 상기 코드를 사용하므로써 상기 마커신호의 시간길이를 산출하는 처리수단과,
    (c) 상기 산출된 시간길이를 이용하여 상기 마커신호를 포함하는 영역을 지정하고 상기 영역을 눈에 띄지 않게 하는 제어신호를 발생시키는 제어신호발생수단과,
    를 포함하여 구성된 것을 특징으로 하는 제어신호발생회로.
  4. 제 3항에 있어서,
    상기 제어신호는 상기 마커신호를 포함하는 영역을 지정하고 상기 영역을 블랭킹시키는 블랭킹신호인 것을 특징으로 하는 제어신호발생회로.
KR1019990012808A 1998-04-14 1999-04-12 제어신호 발생회로 KR100542637B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10102942A JPH11298795A (ja) 1998-04-14 1998-04-14 制御信号発生回路
JP98-102942 1998-04-14

Publications (2)

Publication Number Publication Date
KR19990083133A true KR19990083133A (ko) 1999-11-25
KR100542637B1 KR100542637B1 (ko) 2006-01-12

Family

ID=14340893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990012808A KR100542637B1 (ko) 1998-04-14 1999-04-12 제어신호 발생회로

Country Status (5)

Country Link
US (1) US6292216B1 (ko)
EP (1) EP0951179B1 (ko)
JP (1) JPH11298795A (ko)
KR (1) KR100542637B1 (ko)
DE (1) DE69933163T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11190987A (ja) * 1997-10-20 1999-07-13 Sony Corp 表示装置、マーカー信号構成方法、マーカー信号検出回路、及び制御信号発生回路
US6606100B1 (en) * 1999-12-02 2003-08-12 Koninklijke Philips Electronics N.V. Device for indicating the position of a window in a display and for enhancing an image in the window
JP2001312265A (ja) * 2000-05-02 2001-11-09 Sony Corp 画像表示装置
GB2370743B (en) * 2000-09-07 2004-04-07 Thomson Licensing Sa Sensor signal processing for automatic convergence
WO2002075707A1 (fr) * 2001-03-19 2002-09-26 Fujitsu Limited Procede de commande de circuit signal video, dispositif d'affichage et ordinateur
JP4877707B2 (ja) * 2005-05-25 2012-02-15 株式会社 日立ディスプレイズ 表示装置
JP5215733B2 (ja) * 2008-05-28 2013-06-19 キヤノン株式会社 表示制御装置およびオーバードライブ駆動用パラメータの決定方法
US20150262552A1 (en) * 2012-10-18 2015-09-17 Nec Display Solutions, Ltd. Display device and image display method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE452386B (sv) * 1985-10-07 1987-11-23 Hasselblad Ab Victor Anordning vid apparater for astadkommande av en elektrisk signal representerande en bild
GB8723599D0 (en) * 1987-10-08 1987-11-11 Osborne Moss D M External pressure vessel framing
JP2731443B2 (ja) * 1990-02-05 1998-03-25 コニカ株式会社 カラー画像処理装置
JPH04139970A (ja) * 1990-09-29 1992-05-13 Sony Corp 画像表示装置
JPH04220691A (ja) * 1990-12-21 1992-08-11 Nec Software Ltd 情報処理装置
GB9201837D0 (en) * 1992-01-27 1992-03-11 Philips Electronic Associated Television receiver
US5436653A (en) * 1992-04-30 1995-07-25 The Arbitron Company Method and system for recognition of broadcast segments
US5557334A (en) * 1993-01-12 1996-09-17 Visual Automation Systems, Inc. Apparatus for tracking the flow of video signals by incorporating patterns of machine readable signals which will appear at predetermined locations of a television picture
US5450134A (en) * 1993-01-12 1995-09-12 Visual Automation Systems, Inc. Video facility management system for encoding and decoding video signals to facilitate identification of the video signals
JP3378601B2 (ja) * 1993-01-14 2003-02-17 三洋電機株式会社 画像処理装置
US5790169A (en) * 1994-11-03 1998-08-04 Hohenacker; Thomas Device for storing picture or code information displayed on a screen, carrier cards for such devices and method for the transmission of a code
KR970050078A (ko) * 1995-12-07 1997-07-29 배순훈 모니터의 부분적인 콘트라스트와 브라이트니스 조정방법
US5872593A (en) * 1997-06-04 1999-02-16 Sony Corporation Apparatus and method for calibrating video displays about points within the viewable area
US5923366A (en) * 1997-06-04 1999-07-13 Sony Corporation Apparatus and method for calibrating video displays

Also Published As

Publication number Publication date
EP0951179A3 (en) 2000-06-28
US6292216B1 (en) 2001-09-18
EP0951179B1 (en) 2006-09-13
DE69933163D1 (de) 2006-10-26
EP0951179A2 (en) 1999-10-20
KR100542637B1 (ko) 2006-01-12
JPH11298795A (ja) 1999-10-29
DE69933163T2 (de) 2007-08-30

Similar Documents

Publication Publication Date Title
JPH11190987A (ja) 表示装置、マーカー信号構成方法、マーカー信号検出回路、及び制御信号発生回路
US6362816B1 (en) Display control method and display control apparatus
JPH06141351A (ja) 信号発生装置
KR100542637B1 (ko) 제어신호 발생회로
JPS6096081A (ja) 画像再生装置の電流変更装置
JP3847826B2 (ja) 字幕データ表示制御装置
JP2002351442A (ja) 映像表示装置における焼付け防止装置
JP2001231053A (ja) 画像表示装置の補正データ作成方法
JP3994519B2 (ja) 表示装置及び画像処理方法
JP2969408B2 (ja) 映像表示装置
JP2910883B2 (ja) 映像信号処理装置
JPH07131734A (ja) テレビジョン受像機及びオンスクリーン信号発生装置
JP2002152769A (ja) 色むら補正装置、その方法及びそのプログラムを記録した記録媒体
US5517210A (en) Multi-scan type display system with pointer function
JP3016664B2 (ja) 映像表示装置の同期信号処理回路
JPS613576A (ja) テレビジヨン受像機
JP3263849B2 (ja) 表示装置
KR100216916B1 (ko) 의사 수평/수직동기신호 발생회로
JPH11122562A (ja) 画像補正装置
JPH0253391A (ja) テレビジョン表示装置
JPH10161580A (ja) Ｃｒｔ表示装置及びその焼き付き防止方法
JPS5831596B2 (ja) カラ−陰極線管ディスプレイ装置
JPH11119759A (ja) 表示装置
JPS60117982A (ja) テレビジヨン受像機
JPS63155192A (ja) フラツトパネル表示用信号作成回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee