KR19990080811A

KR19990080811A - 플래쉬 이이피롬의 소거회로

Info

Publication number: KR19990080811A
Application number: KR1019980014331A
Authority: KR
Inventors: 박규하
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1998-04-22
Filing date: 1998-04-22
Publication date: 1999-11-15

Abstract

본 발명은 플래쉬 이이피롬의 소거회로에 관한 것으로, 종래 플래쉬 이이피롬의 소거회로는 인에이블신호에 따라 어드레스 신호가 인가되는 주기에서는 항상 고전위의 소거전압을 생성하고, 그 소거전압을 선택적으로 소거라인을 통해 출력하기 위한 소거 디코더의 내부에 두 개의 엔모스 트랜지스터를 구비하여 집적도가 저하되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 어드레스 신호의 인가주기에서 고전위 값과 저전위 값으로 인가되는 인에이블신호에 따라 소거전압 및 접지전압을 순차적으로 출력하는 소거전압 발생부와; 각각에 인가되는 전송게이트 인에이블신호에 따라 상기 소거전압 발생부의 소거전압을 다수의 소거라인에 순차적으로 소정시간 동안 인가한 후, 다시 방전시키는 소거 디코더로 구성하여 어드레스신호의 주기 안에서, 소거전압 발생부의 출력이 소거전압과 접지전압을 갖도록 출력하고, 하나의 엔모스 트랜지스터를 이용하여 특정 소거라인을 소거전압으로 충전하여 그 소거라인에 연결된 모든 메모리셀의 데이터를 소거시키고, 다시 그 소거라인에 충전된 소거전압을 방전시킴으로써, 엔모스 트랜지스터의 수를 줄여 집적도를 향상시키는 효과가 있다.

Description

플래쉬 이이피롬의 소거회로

본 발명은 플래쉬 이이피롬의 소거회로에 관한 것으로, 특히 소거전압을 생성하는 소거전압 발생부를 어드레스신호의 한 주기에서 동작제어하여 소거전압을 충전 및 방전시켜 소거 디코더의 구성을 간략화 함으로써, 집적도를 향상시키는데 적당하도록 한 플래쉬 이이피롬의 소거회로에 관한 것이다.

일반적으로, 플래쉬 이이피롬(FLASH EEPROM)은 전기적으로 데이터를 쓰고, 그 데이터를 소거시킬 수 있으며, 이때 다른 메모리소자와 동일하게 데이터를 읽고, 쓰고, 소거시키기 위해 특정 메모리셀을 선택하는 디코더가 요구된다. 종래 플래쉬 이이피롬의 소거회로는 소거전압을 발생하는 소거전압 발생부와, 각각 특정 소거라인에 연결되어 어드레스 신호를 디코딩한 신호에 따라 상기 소거전압을 소거라인을 통해 출력하는 디코더를 포함하여 구성되며, 이와 같은 종래 플래쉬 이이피롬의 소거회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 종래 플래쉬 이이피롬의 소거회로의 일실시예도로서, 이에 도시한 바와 같이 인에이블신호(EN)에 따라 소거전압(VER)을 생성하는 소거전압 발생부(1)와; 전송게이트 인에이블신호(EG0~EGn)와 이를 반전한 반전 전송게이트 인에이블신호(EGB0~EGBn)를 각각 입력받아 각 소거라인(EL0~ELn)을 통해 상기 소거전압(VER) 또는 접지전압을 출력하는 소거 디코더(DCDR0~DCDRn)로 구성된다.

상기 각 소거 디코더(DCDR0~DCDRn)는 상기 소거전압 발생부(1)의 소거전압(VER)을 드레인에 인가받으며, 상기 전송게이트 인에이블신호(EG0~EGn)에 따라 도통제어되는 엔모스 트랜지스터(NM1)와; 상기 엔모스 트랜지스터(NM1)의 소스에 그 드레인이 접속되어, 상기 반전 전송게이트 인에이블신호(EGB0~EGBn)에 따라 상기 각 소거라인(EL0~ELn)에 접지전압을 인가제어하는 엔모스 트랜지스터(NM2)로 구성된다.

이하, 상기와 같은 종래 플래쉬 이이피롬의 소거회로의 동작을 설명한다.

먼저, 도2에 도시한 바와 같이 외부의 어드레스 신호(ADD0~ADDn)가 인가되는 동안 인에이블신호(EN)를 고전위로 인가한다.

이에 따라 상기 고전위의 인에이블신호(EN)를 인가받은 소거전압 발생부(1)는 소거전압(VER)을 발생하여 인가한다.

그 다음, 상기 어드레스 신호(ADD0~ADDn)를 디코딩한 어드레스 디코더(도면 미도시)의 출력인 전송게이트 인에이블신호(EG0~EGn)와 상기 전송게이트 인에이블신호(EG0~EGn)를 반전한 반전 전송게이트 인에이블신호(EGB0~EGBn)를 각각 입력받은 소거 디코더(DCDR0~DCDRn)는 각각 상기 전송게이트 인에이블신호(EG0~EGn)의 값이 고전위일 때 상기 소거전압(VER)을 각각에 연결된 소거라인(EL0~ELn)을 통해 출력함으로써, 그 소거라인(EL0~ELn)에 연결된 메모리셀의 데이터를 소거시킨다.

이때, 상기 전송게이트 인에이블신호(EG0)가 저전위로 인가되면, 이를 게이트에 인가받은 엔모스 트랜지스터(NM1)는 턴오프 되어 소거전압(VER)이 인가되는 것을 차단하고, 상기 저전위의 전송게이트 인에이블신호(EG0)를 반전한 고전위의 반전 전송게이트 인에이블신호(EGB0)를 게이트에 인가받은 엔모스 트랜지스터(NM2)는 도통되어 접지전압을 소거라인(EL0)을 통해 인가하여 그 소거라인(EL0)에 연결된 메모리셀의 데이터를 소거하지 않게 한다.

상기한 바와 같이 종래 플래쉬 이이피롬의 소거회로는 인에이블신호에 따라 어드레스 신호가 인가되는 주기에서는 항상 고전위의 소거전압을 생성하고, 그 소거전압을 선택적으로 소거라인을 통해 출력하기 위한 소거 디코더의 내부에 두 개의 엔모스 트랜지스터를 구비하여 집적도가 저하되는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 어드레스 신호가 인가되는 주기에서 상기 소거전압이 고전위 및 저전위 값을 갖도록 하여, 소거디코더의 내부구성이 하나의 모스 트랜지스터로 이루어지는 플래쉬 이이피롬의 소거회로를 제공함에 그 목적이 있다.

도1은 종래 플래쉬 이이피롬의 소거회로도.

도2는 도1의 동작 파형도.

도3은 본 발명 플래쉬 이이피롬의 소거회로도.

도4는 도3의 동작 파형도.

***도면의 주요 부분에 대한 부호의 설명***

1:소거전압 발생부 2:소거 디코더

상기와 같은 목적은 어드레스 신호의 인가주기에서 고전위 값과 저전위 값으로 인가되는 인에이블신호에 따라 소거전압 및 접지전압을 순차적으로 출력하는 소거전압 발생부와; 각각에 인가되는 전송게이트 인에이블신호에 따라 상기 소거전압 발생부의 소거전압을 다수의 소거라인에 순차적으로 소정시간 동안 인가한 후, 다시 방전시키는 소거 디코더로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도3은 본 발명 플래쉬 이이피롬의 소거회로도로서, 이에 도시한 바와 같이 어드레스 신호의 인가주기에서 고전위 값과 저전위 값으로 인가되는 인에이블신호(EN)에 따라 소거전압(VER) 또는 접지전압을 출력하는 소거전압 발생부(1)와; 각각에 인가되는 전송게이트 인에이블신호(EG0~EGn)에 따라 상기 소거전압 발생부(1)의 출력을 소거라인(EL0~ELn)을 통해 출력하는 소거 디코더(2)로 구성된다.

상기 소거 디코더(2)는 상기 전송게이트 인에이블신호(EG0~EGn)에 따라 도통제어되어 상기 소거전압 발생부(1)의 출력을 소거라인(EL0~ELn)을 통해 출력하는 다수의 엔모스 트랜지스터(NM0~NMn)로 구성된다.

이하, 상기와 같은 구성의 본 발명 플래쉬 이이피롬의 소거회로의 동작을 설명한다.

먼저, 도4에 도시한 바와 같이 어드레스 신호(ADD)가 인가되는 주기에서 인에이블신호(EN)를 고전위와 저전위 값으로 반복적으로 천이 하도록 입력한다.

이에 따라 상기 소거전압 발생부(1)는 상기 인에이블신호(EN)가 고전위일 때 소거전압(VER)을 발생하며, 인에이블신호(EN)가 저전위일 때 접지전압을 출력한다.

그 다음, 상기 어드레스 신호(ADD)를 디코딩한 어드레스 디코더(도면 미도시)의 출력인 전송게이트 인에이블신호(EG0~EG1)를 인가받은 엔모스 트랜지스터(NM0~NM1)는 상기 전송게이트 인에이블신호(EG0~EGn)에 따라 순차적으로 도통제어되어 상기 특정 어드레스 신호(ADD)에서의 소거전압 발생부(1)의 출력인 고전위 소거전압(VER)과 접지전압이 인가되는 주기에서 도통되어, 특정 소거라인(EL0~ELn)에 고전위 소거전압(VER)을 인가한 후, 다시 이를 방전시키는 동작을 수행하게 된다.

즉, 어드레스 신호(ADD0)가 인가되는 주기에서, 상기 인에이블신호(EN)가 고전위에서 저전위로 천이 하는 상태로 입력되면, 소거전압 발생부(1)는 소정 시간동안 소거전압(VER)을 발생시킨 후, 접지전압을 출력하게 된다. 이와 같이 어드레스 신호(ADD0)가 인가되는 시점에서 상기 전송게이트 인에이블신호(EG0)는 고전위로 인가되어 엔모스 트랜지스터(NM0)를 도통시키며, 이에 따라 소거라인(EL0)에는 상기 소거전압 발생부(1)의 소거전압(VER)이 인가되어 그 소거라인(EL0)에 연결된 메모리셀의 데이터를 소거시킨다. 이때, 소거라인(EL0)에 소거전압(VER)이 인가된 상태에서 상기 엔모스 트랜지스터(NM0)가 턴오프 된다면, 상기 소거라인(EL0)은 소거전압(VER)으로 충전된 상태가 되므로, 이후에 데이터를 쓰는 동작에서 오류가 발생할 수 있다.

이와 같은 오류를 방지하기 위해 상기 인에이블신호(EN)가 저전위로 천이 되어 상기 소거전압 발생부(1)의 출력이 접지전압으로 출력되는 일정시간동안 엔모스 트랜지스터(NM0)를 계속 턴온 상태로 둠으로써 상기 소거라인(EL0)에 인가된 소거전압(VER)을 방전시키는 동작을 수행하며, 이와 같은 과정을 각 엔모스 트랜지스터(NM1~NMn)가 순차적으로 수행하여 모든 소거라인(EL0~ELn)에 연결된 모든 메모리셀의 데이터를 소거시키게 된다.

상기한 바와 같이 본 발명은 어드레스신호의 주기 안에서, 소거전압 발생부의 출력이 소거전압과 접지전압을 갖도록 출력하고, 하나의 엔모스 트랜지스터를 이용하여 특정 소거라인을 소거전압으로 충전하여 그 소거라인에 연결된 모든 메모리셀의 데이터를 소거시키고, 다시 그 소거라인에 충전된 소거전압을 방전시킴으로써, 엔모스 트랜지스터의 수를 줄여 집적도를 향상시키는 효과가 있다.

Claims

어드레스 신호의 인가주기에서 고전위 값과 저전위 값으로 인가되는 인에이블신호에 따라 소거전압 및 접지전압을 순차적으로 출력하는 소거전압 발생부와; 각각에 인가되는 전송게이트 인에이블신호에 따라 상기 소거전압 발생부의 소거전압을 다수의 소거라인에 순차적으로 소정시간 동안 인가한 후, 다시 방전시키는 소거 디코더로 구성하여 된 것을 특징으로 하는 플래쉬 이이피롬의 소거회로.
제 1항에 있어서, 상기 소거 디코더는 각 게이트에 전송게이트 인에이블신호에 따라 상기 어드레스 신호의 주기에서 도통상태를 유지하여 상기 특정 소거라인에 소거전압을 충전 및 방전시키는 다수의 엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 플래쉬 이이피롬의 소거회로.