KR19990077909A - 데이터 기록 장치 - Google Patents

데이터 기록 장치 Download PDF

Info

Publication number
KR19990077909A
KR19990077909A KR1019990008734A KR19990008734A KR19990077909A KR 19990077909 A KR19990077909 A KR 19990077909A KR 1019990008734 A KR1019990008734 A KR 1019990008734A KR 19990008734 A KR19990008734 A KR 19990008734A KR 19990077909 A KR19990077909 A KR 19990077909A
Authority
KR
South Korea
Prior art keywords
current
recording
data
write
timing signal
Prior art date
Application number
KR1019990008734A
Other languages
English (en)
Inventor
마키세테츠로
요시다테루유키
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR19990077909A publication Critical patent/KR19990077909A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10194—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using predistortion during writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/008—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires
    • G11B5/00813—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes
    • G11B5/00847—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes on transverse tracks
    • G11B5/0086—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes on transverse tracks using cyclically driven heads providing segmented tracks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/027—Analogue recording
    • G11B5/035—Equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

데이터 기록 장치에서, 기록 데이터에 대응하는 제 1 클럭 신호의 주기는 클럭 신호 형성 수단에 의해 전송 속도에 대응하는 지정된 수치로 곱하여져, 제 2 클럭 신호가 형성된다. 그리고, 기록 데이터 및 제 2 클럭 신호에 기초하여, 전송 속도에 따라 고주파 성분을 강화하고 전송 속도에 따라 대역을 제한함으로써 형성된 전송 속도에 대응하는 기록 전류는 기록 전류 발생 수단에 의해 발생된다. 이어서, 기록 데이터는 기록 전류에 기초하여 기록 수단에 의해 기록 매체에 기록되므로, 전송 속도가 달라져도, 주파수 특성을 거의 일정하게 유지하기 위해서 기록 전류의 고주파수 성분의 강화 동작을 균등하게 할 수 있고 대역 제한을 균등하게 할 수 있다. 이러한 식으로, 전송 속도가 다른 경우에도 기록 매체에 거의 동일한 자화 패턴을 형성할 수 있다.

Description

데이터 기록 장치{Data recording apparatus}
본 발명은 데이터 기록 장치에 관한 것으로, 특히 회전 드럼을 사용하는 나선형 주사 시스템으로 자기 테이프에 디지털 기록 데이터를 기록하기 위한 데이터 레코더에 적합하게 적용할 수 있다.
데이터 레코더로서, 미국 국제 표준 기구(ANSI)에 의해 표준화된 ID-1 형식이 적용되는 것이 있다.
이러한 ID-1 형식에서, 예를 들면, 자기 테이프의 트랙, 트랙폭 및 트랙 각도와 기록 파장과 같은 기록 데이터 및 풋프린트에 대한 기록 형식만 규정하고 있을뿐, 회전 드럼의 회전 속도(기록 헤드의 속도), 자기 테이프의 주행 속도, 기록 헤드수, 및 다른 것들은 특별히 규정하고 있지 않다.
그러므로, 이러한 종류의 데이터 레코더에서, 자기 테이프의 기록 트랙 방향에 대한 기록 헤드의 다중 플레이 상대 속도의 가변속 제어를 1/1, 1/2, 1/4, 1/8, 1/16, 1/24 등으로 수행할 수 있으므로, 예를 들면 약 100Mbps/채널 내지 약 4.2Mbps/채널 범위 내에서 원하는 전송 속도로 기록 데이터를 기록/재생할 수 있다.
그러므로, 이러한 종류의 데이터 레코더는 예로서, 인공 위성으로부터 얻어지며, 비교적 고속의 전송 속도를 갖고 있는 관측 데이터가 실시간으로 기록되며, 한편 이 기록된 관측 데이터가 기록 전송 속도보다 느린 전송 속도로 재생되며, 또 다른 예로서, 천문학 관측 도로 상태(교통 사고 발생, 교통 백업 및 기타)를 모니터하여 얻어지며, 비교적 느린 전송 속도를 갖고 있는 관측 데이터가 원래의 전송 속도로 기록되며, 한편으로 이 기록된 관측 데이터가 기록 전송 속도보다 빠른 전송 속도로 재생되는 이러한 관측 데이터를 분석장치의 전송 속도와 보조를 맞추면서, 기록 및 재생하는 용도에 광범위하게 이용된다.
한편, 이러한 종류의 데이터 레코더에서, 최대한 자기 테이프의 짧은 파장 기록 능력을 이용하기 위해서 회전 헤드를 비교적 고속으로 회전되게 하고 기록 헤드와 자기 테이프간 상대 속도를 유지하게 할 수 있으므로 고밀도 기록 및 높은 전송 속도를 실현할 수 있고, 이러한 식으로 1 채널에 대한 기록속도를 언급한 약 100Mbps로 향상시킬 수 있다.
그러나, 이러한 식으로 기록 데이터가 약 100Mbps로 기록된 경우, 기록 헤드의 투자율(고전송 속도 때문에 주파수가 높게 되면 투자율은 낮다) 및 기록 증폭기의 주파수 특성 및 데이터 레코드 내에 장치된 다른 것들은 그들의 한계에 이를 것이다.
이러한 종류의 데이터 레코더에서, 회전 헤드를 비교적 저속으로 회전시킴으로써 예를 들면 4.2Mbps 또는 그와 같게 회전 속도를 낮출 수 있고, 이 경우 기록 헤드의 투자율 및 기록 증폭기의 주파수 특성 및 다른 것들은 충분한 여유를 갖는 영역 내에서, 이상적인 상태가 된다.
이러한 종류의 데이터 레코더에서, 기록 헤드의 투자율과 기록 증폭기의 주파수 특성 및 다른 것들의 영향하에서 전송 속도가 비교적 높으면, 기록 데이터에 대응하는 기록 전류의 파형 패턴의 엣지 부분은 단조로워지고, 즉 고주파 성분이 저하하는 현상이 발생하며, 기록 헤드를 포함하는 기록 증폭기의 출력측 회로에서 공진에 기인하여 기록 전류의 최대 주파수 근처에서 진폭 상승이 발생하여, 이 기록 전류의 주파수 특성이 변하는 문제가 있었다. 이 결과로서, 전송 속도가 달라지면, 긴 파장의 위상에 대한 짧은 파장의 위상의 지연량은 기록 전류에 기초하여 자기 테이프에 기록된 자화 패턴이 달라진다. 즉, 소위 피크 시프트량이 다르고 전송 속도가 다르면 자화 패턴이 일치하지 않는다.
한편, 이러한 문제를 해결하는 데이터 레코더로서, 지금까지는 전송 속도에 따라 주파수 특성이 설정된 복수의 필터로 구성된 주파수 성분 강화(highlight) 동작을 규등하게 하는 선형 제 1 기록 증폭기(일본 특허 공개번호 07800/92에 본 출원인에 의해 개시된), 및 전송 속도에 따라 주파수 특성이 설정된 복수의 필터로 구성된 대역 제한을 균등하게 하는 선형 제 2 기록 증폭기(일본 특허 공개번호 067359/92)에 본 출원인에 의해 개시된)을 사용하여 구성된 것이 있다.
이 경우, 이 데이터 레코더는 기록 신호를 그 전송 속도에 대응하는 제 1 기록 증폭기의 필터를 통과시켜, 이에 의해 미리 엣지 부분의 고주파 성분을 강화시킴으로써 전송 속도가 다른 경우 고주파 성분 강화 동작을 균등하게 할 수 있으며, 또한 기록 신호를 그 전송 속도에 대응하는 제 2 기록 증폭기의 필터를 통과시켜, 이에 의해 최대 주파수 근처의 대역에서 고주파 성분의 진폭이 상승하는 것을 억제시킴으로써 전송 속도가 다른 경우 진폭을 제한하여 대역의 제한을 균등하게 할 수 있다.
그러나, 이러한 데이터 레코더는 제 1 및 제 2 기록 증폭기로서 효율이 약 50%인 A급 증폭기를 사용하므로, 소비전력이 비교적 크게 되고, A 급 증폭기에서 발생된 열을 방사시키는 방열판이 필요하고, 그래서 전체 데이터 레코더의 구성이 복잡하고 크게 되어 문제가 되었다.
그래서, 이러한 선형 제 1 및 제 2 기록 증폭기를 사용하여 일어나는 문제를 해결하고 전송 속도에 따라 기록 전류의 주파수 특성을 변경하는 데이터 레코더로서, 도 1에 도시한 바와 같이 구성된 것(일본 특허 공개 287804/95에서 본 출원인에 의해 개시된)이 있다.
즉, 도 1에 도시한 데이터 레코더(1)에서, 외부로부터 지정된 전송 속도 및 디지털 데이터(D1)에 대응하는 입력 클럭 신호(CK1)로 공급된 디지털 데이터(D1)는 신호 처리 회로(2)에 입력된다.
이 신호 처리 회로(2)는 기록 데이터(D1)를 지정된 기록 신호처리 하여 도 2의 (a)에 도시한 기록 데이터(D2)를 생성한 후 이 데이터를 스위칭 증폭기로 구성된 기록 증폭기(3)의 엣지 추출 회로(4)로 보내고, 더욱이 입력된 클럭 신호(CK1)을 도 2의 (b)에 도시한 지정된 주기(T)를 갖는 제 1 클럭 신호(CK2)로 변환한 후 이를 엣지 추출 회로(4)로 보낸다.
엣지 추출 회로(4)는 상기 제 1 클럭 신호(CK2)에 기초하여 동작하는 것으로 기록 데이터(D2)가 논리 레벨 [1]로 상승하는 시간 및 논리 레벨 [0]으로 떨어지는 시간을 검출하고, 이어서 이 검출결과에 기초하여, 엣지 부분의 고주파 성분을 낮출 것을 기대하고 미리 고주파 성분을 강화하는 위치를 나타내는 타이밍 신호(ES)를 발생한다. 그후, 엣지 추출 회로(4)는 기록 데이터(D2)를 제 1 스위칭부(5)로 보내고 타이밍 신호(ES)를 제 2 스위칭부(6)로 보낸다.
더욱이, 타이밍 신호(ES)는 제 1 클럭 신호(CK2)에 동기되며, 도 2의 (c)에 도시한 바와 같이 각각 기록 데이터(D2)가 논리 레벨 [1]로 상승하는 시간과 논리 레벨 [0]으로 떨어지는 시간에서 제 1 클럭 신호(CK2)의 주기(T)동안만 논리 레벨 [1]로 상승하여, 고주파 성분 강화 위치는 논리 레벨 [1]로 나타난다.
제 1 스위칭부(5)의 제 1 접점(a1)은 중간탭(7A)으로 서로 결합되며 트랜스듀서(7)의 1차측에 있는 2개의 코일 중 하나에 접속되며, 제 2 접점(b1)은 다른 코일에 접속되며, 기록 데이터(D2)이 논리 레벨 [0]로 낮을 때, 출력 단자(c1)에 장치된 전환 스위치는 제 1 접점(a1)에 접속되며, 기록 데이터(D2)가 논리 레벨 [1]로 상승할 때 전송 스위치는 제 2 접점(b1)에 접속되어, 이러한 식으로 전송 스위치의 접속은 기록 데이터(D2)에 기초하여 순차적으로 전환된다.
제 2 스위칭부(6)에 대해서, 제 1 접점(a2)은 접지에 접속되며, 제 2 접점(b2)은 제 1 스위칭부(5)의 전환 스위치에 접속되며, 타이밍 신호(ES)가 논리 레벨 [0]으로 낮아질 때 출력 단자(c2)에 장치된 전환 스위치는 제 1 접점(a2)에 접속되며, 타이밍 신호(ES)가 논리 레벨 [1]로 상승할 때, 전환 스위치는 제 2 접점(b2)에 접속되며, 이러한 식으로 전환 스위치의 접속은 타이밍 신호(ES)에 기초하여 순차적으로 전환된다.
여기에서, 외부로부터 디지털 데이터(D1)에 대한 전송 속도 정보가 제공되는 제어 회로(8)는 이 전송 속도에 따라 제 1 제어 신호(S1)를 제 1 가변 전류원(9)으로 보내고, 더욱이 전송 속도에 따라 고주파 성분 강화량에 기초하여(전송 속도가 비교적 높을 때, 강화량은 커진다) 제 2 제어 신호(S2)를 제 2 가변 전류원(10)으로 보낸다.
이에 의해서, 제 1 가변 전류원(9)은 제 1 제어 신호(S1)에 기초하여 기록 전류의 기원(origin)인 제 1 전류(I0)를 발생하며, 제 2 가변 전류원(10)은 제 2 제어 신호(S2)에 기초하여, 전송 속도에 따라 고주파 성분 강화량을 나타내는 제 2 전류(IE0)를 발생한다.
그리고, 이 경우, 지정된 정(positive) 전압(VCC)을 발생하는 제 1 전압원(도시 없음)은 트랜스듀서(7)의 중간탭(7A)에 접속되며, 지정된 부(negative) 전압(VEE)을 발생하는 제 2 전압원(도시없음)은 제 1 및 제 2 가변 전류원(9 및 10)의 출력 단자들이 접속된 단자(11)에 접속된다.
그러므로, 제 1 스위칭부(5)의 전환 스위치가 제 1 접점(a1)에 접속될 때, 제 1 가변 전류원(9)에 접속된 제 1 전류(I0)는 트랜스듀서(7)의 중간탭(7A)으로부터 제 1 접점(a1) 및 제 1 스위칭부(5)의 출력 단자(c1)와 제 1 가변 전류원(9)을 통해 단자(11)로 순차적으로 흐르며, 제 1 스위칭부(5)의 전환 스위치가 제 2 접점(b1)에 접속되면, 트랜스듀서(7)의 중간탭(7A)으로부터 제 2 접점(b1), 출력 단자(c1) 및 제 1 가변 전류원(9)을 통해 단자(11)로 순차적으로 흐른다.
제 2 스위칭부(6)의 전환 스위치가 제 1 접점(a1)에 접속될 때, 제 2 가변 전류원(10)으로부터 발생된 제 2 전류(IE0)는 접지에 접속된 제 1 접점(a2)으로부터 출력 단자(c) 및 제 2 가변 전류원(10)을 통해 접지로 순차적으로 흐르며, 제 2 스위칭부(6)의 전환 스위치가 제 2 접점(b2)에 접속될 때, 트랜스듀서(7)의 중간탭(7A)으로부터 제 1 스위칭부(5)의 제 1 혹은 제 2 접점(a1혹은 b1), 제 2 스위칭부(6)의 제 2 접점(b2) 및 출력 단자(c), 및 제 2 가변 전류원(10)을 통해 단자(11)로 순차적으로 흐른다. 이러한 접속에서, 제 2 스위칭부(6)의 제 2 접점(b2)에 대해서, 제 2 전류(IE0)는 도 2의 (d)에 도시한 바와 같이 제 2 스위칭부(6)의 스위칭 동작에 따라 간헐적으로 흐른다.
이 결과로서, 도 2의 (e)에 도시한 바와 같이, 제 1 스위칭부(5), 제 2 스위칭부(6) 및 제 1 가변 전류원(9)이 접속된 접속점(12)을 통해, 제 1 전류(I0)는 제 2 스위칭부(6)의 전환 스위치가 제 1 접점(a2)에 접속될 때 그 자체가 원 기록 전류(I1)로서 흐르며, 반면, 제 2 스위칭부(6)의 전환 스위치가 제 2 접점(b2)에 접속될 때, 제 1 전류(I0)는 제 2 전류(IE0)만큼 증가하며(즉, 전류값은 I0+ IE0가 된다), 이것이 원 기록 전류(I1)로서 흐른다.
그리고, 트랜스듀서(7)는 1차측을 통해 흐르는 원 기록 전류(I1)의 방향을, 제 1 스위칭부(5)의 스위칭 동작에 응답하여, 바꾸어, 한 코일 또는 다른 코일과 2차 코일간에 미리 설정된 지정된 변환비에 따라, 도 2의 (f)에 도시한 바와 같이 기록 데이터(D2)의 논리 레벨 [1]로 상승 및 논리 레벨 [0]으로 하강하는 것에 응답하여 원 기록 전류(I1)의 극성을 바꿈으로써, 이를 엣지 부분의 고주파 성분을 강화하여 형성된 기록 전류(I2)로 변경한 후 이것을 2차측으로부터 회전 트랜스포머(13)를 통해 기록 헤드(14)에 제공한다.
이때, 기록 트랙 방향으로 자기 테이프 및 기록 헤드(14)의 상대 속도는 디지털 데이터(D1)에 관계된 전송 속도에 응답하여 가변적으로 제어되어, 기록 헤드(14)는 최대 주파수가 전송 속도에 대응하며 엣지 부분의 고주파 성분이 강화된 기록 전류(I2)에 기초하여 자기 테이프에 자화 패턴을 형성한다.
이러한 식으로, 이 데이터 레코더(1)는 전송 속도가 변하는 경우에도 전송 속도에 따라 기록 전류의 고주파수 성분을 미리 강화할 수 있고, 이에 따라 고주파 성분 강화 동작을 균등하게 할 수 있다.
한편, 이 데이터 레코더(1)는 스위칭 증폭기로 구성된 기록 증폭기(3)를 사용하기 때문에 상기 언급된 선형 제 1 및 제 2 기록 증폭기가 사용될 때 발생하는 문제를 해결할 수 있으나, 기록 전류의 고주파 성분을 강화하는 동작만을 균등하게 하므로, 기록 전류의 대역 제한을 균등하게 하기가 어렵다는 문제가 남아 있다.
전술한 바에 비추어, 본 발명의 목적은 전송 속도가 변하는 경우에도 스위칭 증폭기로 구성된 기록 증폭기를 사용함으로써 기록 매체에 거의 이상적인 자화 패턴을 형성할 수 있는 데이터 기록 장치를 제공하는 것이다.
도 1은 종래 데이터 레코더의 구성을 도시한 블록도.
도 2의 (a) 내지 (f)는 종래의 데이터 레코더의 기록 전류를 발생하는 과정을 설명하는 파형도.
도 3은 본 발명에 따라 데이터 레코더의 실시예의 구성을 도시한 블록도.
도 4는 제 1 스위칭부의 구성을 도시한 접속도.
도 5의 (a) 내지 (g)는 1/1로 곱할 때 기록 전류를 발생하는 과정을 예시한 파형도.
도 6의 (a) 내지 (g)는 1/2로 곱할 때 기록 전류를 발생하는 과정을 예시한 파형도.
도 7의 (a) 내지 (g)는 1/4로 곱할 때 기록 전류를 발생하는 과정을 예시한 파형도.
도 8은 또 다른 실시예에 따른 데이터 레코더의 기록 증폭기의 구성을 도시한 블록도.
도 9의 (a) 내지 (h)는 또 다른 실시예에 따라 1/8로 곱할 때 기록 전류를 발생하는 과정을 예시한 파형도.
<도면의 주요 부분에 대한 부호의 설명>
2 : 신호 처리 회로 5 : 제 1 스위칭부
6 : 제 2 스위칭부 7 : 트랜스듀서
9 : 제 1 가변 전류원 10 : 제 2 가변 전류원
13 : 회전 트랜스포머 20 : 데이터 레코더
21 : 기록 증폭기 22, 42 : 파형 균등화 정보 발생 회로
23, 41 : 클럭 멀티플라이어 25 : 제 3 스위칭부
26 : 제 3 가변 전류원 31 : 레벨 변환기
본 발명의 전술한 목적 및 다른 목적은 기록 매체에 임의의 전송 속도로 공급되는 기록 데이터를 기록하기 위한 데이터 기록 장치를 제공함으로서 달성되었다. 데이터 기록 장치는 기록 데이터에 대응하는 제 1 클럭 신호가 공급되며 상기 공급된 제 1 클럭 신호의 주기를 상기 전송 속도에 대응하는 지정된 수치로 곱함으로써 제 2 클럭 신호를 발생하는 클럭 신호 발생 수단; 기록 데이터 및 제 2 클럭 신호에 기초하여, 상기 전송 속도에 대응하는 상기 기록 데이터의 고주파 성분을 강화하는 위치를 나타내는 제 1 타이밍 신호 중 적어도 한 종(species) 및 상기 전송 속도에 따라 상기 기록 데이터의 대역 제한이 수행되는 위치를 나타내는 제 2 타이밍 신호 중 적어도 한 종을 형성하는 타이밍 신호 형성 수단; 상기 기록 데이터, 상기 제 1 타이밍 신호 및 상기 제 2 타이밍 신호에 기초하여, 상기 고주파 성분을 강화하며 상기 대역 제한된 상기 기록 데이터에 대응하는 기록 전류를 발생하는 기록 전류 발생 수단; 및 상기 기록 전류에 따라 상기 기록 매체에 상기 기록 데이터를 기록하는 기록 수단을 포함한다.
이 결과로, 스위칭 증폭기로 구성된 기록 증폭기를 사용함으로써, 전송 속도가 달라진 경우에도 기록 전류의 고주파 성분을 강화하는 동작을 균등하게 할 수 있고 대역 제한을 균등하게 할 수 있어 기록할 때 기록 전류의 주파수 특성을 거의 일정하게 유지할 수 있다.
본 발명의 본질, 원리 및 용도는 동일 참조부호 혹은 기호로 동일부분을 표시한 첨부한 도면과 함께 숙독할 때 다음의 상세한 설명으로부터 더욱 명백하게 될 것이다.
본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
(1) 실시예에 따른 데이터 레코더의 구성
동일 참조부호를 도 1에 대응하는 부분에 적용한 도 3에서, 전체를 참조부호 20로 표시한 참조부호 20은 실시예의 데이터 레코더이다. 신호 처리 회로(2)에서, 외부로부터 지정된 전송 속도로 공급되는 디지털 데이터(D1) 및 디지털 데이터(D1)에 대응하는 입력 클럭 신호(CK1)가 입력된다.
신호 처리 회로(2)는 디지털 데이터(D1)에 병렬 처리, 에러 정정 신호 발생 및 부가처리, 및 NRZ(non return to zero) 변조와 같은 기록 신호 처리를 행하여, 기록 데이터(D1)를 생성한 후 이 데이터를 스위칭 증폭기로 구성된 기록 증폭기(21)의 파형 균등화 정보 발생 회로(22), 또한 입력 클럭 신호(CK1)을 기록 데이터(D2)에 대응하는 제 1 클럭 신호(CK2)로 변환하고, 이어서 이 신호(CK2)를 클럭 멀티플라이어(23)로 보낸다.
이 경우, 디지털 데이터(D1)에 관계된 전송 속도에 관한 정보(이것을 이하 전송 속도 정보라 함)는 제어 회로(24)로부터 클럭 멀티플라이어(23)에 제공되어, 클럭 멀티플라이어(23)는 제 1 클럭 신호(CK2)의 주기를 상기 전송 속도 정보에 따라 미리 설정된 지정된 수치로(1/1, 1/2, 혹은 1/4) 곱하여, 결과적인 제 2 클럭 신호(CKn)을 파형 균등화 정보 발생 회로(22)로 보낸다.
제 2 클럭 신호(CKn)에 기초하여 동작하는 파형 균등화 정보 발생 회로(22)는 제 2 클럭 신호(CKn)에 동기하여 논리 레벨 [0]에서 논리 레벨 [1]로 상승하여, 고주파 성분 강화 위치를 보이는 제 1 타이밍 신호(HS0)를 발생하며, 대역 제한을 수행하기 위한 제 2 타이밍 신호(HS1)을 발생한다.
이어서, 파형 균등화 정보 발생 회로(22)는 기록 데이터(D2)를 제 1 스위칭부(5)로 보내고, 제 1 타이밍 신호(HS0)를 제 2 스위칭부(6)로 보내며 제 2 타이밍 신호(HS1)를 제 3 스위칭부(25)로 보낸다.
제 1 스위칭부(5)의 제 1 접점(a1)은 트랜스듀서(7)의 1차측에 장치되어 있고 중간탭(7A)으로 함께 결합된 2개의 코일 중 하나에 접속되며, 제 2 접점(b1)은 다른 코일에 접속되며, 기록 데이터(D2)가 논리 레벨 [0]으로 낮아 질 때, 출력 단자(c1)에 장치된 전환 스위치는 제 1 접점(a1)에 접속되며, 기록 데이터(D2)가 제 1 접점(a1)에 접속될 때, 그리고 기록 데이터(D2)가 논리 레벨 [1]로 상승할 때, 전환 스위치는 제 2 접점(b1)에 접속되며, 이러한 식으로, 전환 스위치의 접속은 기록 데이터(D2)에 기초하여 순차적으로 전환된다.
제 1 접점(a1)이 접지에 접속되고 제 2 접점(b2)이 제 1 스위칭부(5)의 전환 스위치에 접속된 제 2 스위칭부(6)는, 제 1 타이밍신호(HS0)가 논리 레벨 [0]로 낮아질 때 전환 스위치가 제 1 접점(a2)로 접속되고 제 1 타이밍 신호(HS0)가 논리 레벨 [1]로 상승할 때 전환 스위치가 제 2 접점(b2)에 접속되도록, 제 1 타밍신호(HS0)에 기초하여, 출력 단자(c2)에 장치된 전환 스위치의 접속을 순차적으로 전환한다.
더욱이, 제 1 접점(a1)이 접지에 접속되고 제 2 접점(b2)이 제 1 스위칭부(5)의 전환 스위치에 접속된 제 3 스위칭부(25)는 제 2 타이밍신호(HS1)가 논리 레벨 [0]로 낮아질 때 전환 스위치가 제 1 접점(a3)으로 접속되고 제 2 타이밍 신호(HS1)가 논리 레벨 [1]로 상승할 때 전환 스위치가 제 2 접점(b3)에 접속되도록, 제 2 타밍신호(HS1)에 기초하여, 출력 단자(c3)에 장치된 전환 스위치의 접속을 순차적으로 전환한다.
이때, 제어 회로(24)는 전송 속도 정보에 대응하는 제 1 제어 신호(S1)를 제 1 가변 전류원(9)으로 보내고, 전송 속도 정보에 대응하는 고주파 성분 강화량에 기초한 제 2 제어 신호(S2)를 제 2 가변 전류원(10)에 보내며, 또한 전송 속도 정보에 대응하는 대역의 고주파 성분의 정정값에 기초한 제 3 제어 신호(S3)를 제 3 가변 전류원(26)로 보낸다.
따라서, 제 1 가변 전류원(9)은 제 1 제어 신호(S1)에 기초하여 기록 전류의 기원인 제 1 전류(I0-IE1)를 발생한다.
제 2 제어 신호(S2)에 기초하여, 제 2 가변 전류원(10)은 전송 속도가 변하는 경우에도 고주파 성분의 강화 동작을 균등하게 하기 위해서 전송 속도에 대응하는 고주파 성분의 강화량을 나타내는 제 2 전류(IE1)를 발생한다.
제 3 제어 신호(S3)에 기초하여, 제 3 가변 전류원(26)은 전송 속도가 변하는 경우에도 대역 제한을 균등하게 하기 위해서 전송 속도에 대응하는 대역의 고주파 성분의 정정값을 나타내는 제 3 전류(IE1)를 발생한다.
한편, 지정된 정전압(VCC)를 발생하는 제 1 전압원(도시 없음)은 트랜스듀서(7)의 중간탭(7A)에 접속되며, 지정된 부전압(VEE)을 발생하는 제 2 전압원(도시 없음)은 제 1, 제 2 및 제 3 가변 전류원(9, 10, 26)의 출력 단자들이 접속된 단자(11)에 접속된다.
그래서, 제 1 가변 전류원(9)에 의해 발생되는 제 1 전류(I0-IE1)만을 고려하는 경우, 제 1 전류(I0-IE1)는 제 1 스위칭부(5)의 전환 스위치가 제 1 접점(a1)에 접속될 때, 트랜스듀서(7)의 중간탭(7A)으로부터 제 1 스위칭부(5)의 제 1 접점(a1)과 출력 단자(c1) 및 제 1 가변 전류원(9)을 통해 단자(11)로 순차적으로 흐르며, 반면, 제 1 스위칭부(5)의 전환 스위치가 제 2 접점(b1)에 접속될 때, 전류는 트랜스듀서(7)의 중간탭(7A)으로부터 제 2 접점(b1), 출력 단자(c1) 및 제 1 가변 전류원(9)을 통해 단자(11)로 순차적으로 접속된다.
제 2 가변 전류원(10)에 의해 발생되는 제 2 전류(IE0)만을 고려하는 경우, 제 2 전류(IE0)는 제 2 스위칭부(6)의 전환 스위치가 제 1 접점(a2)에 접속될 때, 접지된 제 1 접점(a2)으로부터 출력 단자(c2) 및 제 2 가변 전류원(10)을 통해 단자(11)로 순차적으로 흐르며, 반면, 제 2 스위칭부(5)의 전환 스위치가 제 2 접점(b2)에 접속될 때, 전류는 트랜스듀서(7)의 중간탭(7A)으로부터 제 1 스위칭부(5)의 제 1 혹은 제 2 접점(a1혹은 b1), 제 2 스위칭부(6)의 제 2 접점(b2) 및 출력 단자(c1), 및 제 2 가변 전류원(10)을 통해 단자(11)로 순차적으로 접속된다.
제 3 가변 전류원(26)에 의해 발생되는 제 3 전류(IE1)만을 고려하는 경우, 제 3 전류(IE1)는 제 3 스위칭부(25)의 전환 스위치가 제 1 접점(a3)에 접속될 때, 접지된 제 1 접점(a3)으로부터 출력 단자(c3) 및 제 2 가변 전류원(10)을 통해 단자(11)로 순차적으로 흐르며, 반면, 제 3 스위칭부(25)의 전환 스위치가 제 2 접점(b1)에 접속될 때, 전류는 트랜스듀서(7)의 중간탭(7A)으로부터 제 1 스위칭부(5)의 제 1 혹은 제 2 접점(a1혹은 b1), 제 3 스위칭부(6)의 제 2 접점(b3) 및 출력 단자(c3), 및 제 3 가변 전류원(26)을 통해 단자(11)로 순차적으로 접속된다.
그러므로, 제 2 스위칭부(6)의 전환 스위치가 제 1 접점(a2)에 실제로 접속되고 제 3 스위칭부(26)의 전환 스위치가 제 1 접점(a3)에 접속될 때, 제 1 전류(I0-IE1)는 그 자체가, 원 기록 전류(I1)로서 트랜스듀서(7)의 1차측에 있는 중간탭(7A)와 접속점(12) 사이에 흐르며, 상기 접속점(12)에는 제 1 스위칭부(5)의 출력 단자(c1), 제 2 및 제 3 스위칭부(6 및 25)의 제 2 접점(b2및 b3), 및 제 1 가변 전류원(9)이 접속되어 있다.
제 2 스위칭부(6)의 전환 스위치가 제 1 접점(a2)의 접속되고 제 3 스위칭부(25)의 전환 스위치가 제 2 접점(b3)에 접속될 대, 제 1 전류(I0-IE1)과 제 3 전류(IE1)가 더해진(즉, 전류값은 I0가 된다) 원 기록 전류(I1)는 접속점(12)과 중간탭(7A) 사이에 흐른다.
제 2 스위칭부(6)의 전환 스위치가 제 2 접점(b2)에 접속되고 제 3 스위칭부(25)의 전환 스위치가 제 2 접점(b3)에 접속될 때, 제 1 전류(I0-IE1)과 제 2 전류(IE0)가 더해진(즉, 전류값은 I0+ IE0이 된다) 원 기록 전류(I1)는 접속점(12)과 중간탭(7A) 사이에 흐른다.
이 접속에서, 트랜스듀서(7)의 1차측에서, 제 1 스위칭부(5)의 전환 스위치가 제 1 접점(a1)에 접속될 때, 원 기록 전류(I1)는 화살표 X1으로 도시한 바와 같이 좌측으로 한 코일을 통해 흐르며, 반면에, 제 1 스위칭부(5)의 전환 스위치가 제 2 접점(b1)에 접속될 때, 전류(I1)는 좌측으로 다른 코일을 통해 흐른다.
그리고, 트랜스듀서(7)는 다음 식(1)으로 나타낸 바와 같이 미리 설정된 지정된 변환비 mt에 따라 1차측의 한 코일과 2차측의 코일 사이에, 그리고, 1차측의 다른 코일과 2차측의 코일 사이에, 1차측을 흐르는 원 기록 전류(I1)를 기록 전류(I2)로 변환하며, 기록 전류(I2)를 2차측의 코일을 통해 흐르게 할 수 있다.
I2= I1·mt (1)
사실, 원 기록 전류(I1)가 1차측의 한 코일을 통해 흐르고 있을 때(좌측으로), 트랜스듀서(7)는 이 전류(I1)를, 전송 속도에 따라 엣지 부분의 고주파 성분을 강화하고 대역의 고주파 성분을 정정함으로써(대역을 제한함으로써) 형성되며 플러스측 파형성분으로 형성된 기록 전류(I2)로 변환하여 이 전류(I2)를 2차측의 코일로부터 회전 트랜스포머(13)로 공급한다(좌측으로 흐르게 한다).
더욱이, 원 기록 전류(I1)가 1차측의 다른 코일을 통해 흐르고 있을 때(우측으로), 트랜스듀서(7)는 마찬가지로 전송 속도에 따라 엣지 부분의 고주파 성분을 강화하고 대역의 고주파 성분을 정정함으로써(대역을 제한함으로써) 형성되며 마이너스측 파형성분으로 형성된 기록 전류(I2)로 상기 전류(I1)를 변환하여 이 전류(I2)를 2차측의 코일로부터 회전 트랜스포머(13)로 공급한다(우측으로 흐르게 한다).
미리 설정된 변환비 mr에 따라, 회전 트랜스포머(13)는 기록 전류(I2)(플러스측 파형 및 마이너스측 파형으로 구성된)를 다음 식(2)에 의해 얻어진 것으로 변환하고, 이를 기록 헤드(14)로 공급한다.
I2·mr (2)
이 때, 기록트랙 방향으로 자기 테이프에 대한 기록 헤드(14)의 상대 속도는 전송 속도에 따라 가변적으로 제어되며, 이 상태에서, 기록 전류(I2)의 플러스측 파형성분은 화살표 X2로 표시한 바와 같이 밑으로 흐르게 회전 트랜스포머(13)를 통해서 기록 헤드(14)에 제공되거나, 기록 전류(I2)의 마이너스측 파형성분은 위로 흐르도록 제공되어, 기록 전류(I2)에 기초한 자화 패턴이 자기 테이프에 형성된다.
따라서, 전송 속도가 변하는 경우에도, 데이터 레코더(20)는 기록 전류(I2)의 엣지 부분의 고주파 성분의 강화동작을 균등화할 수 있으며 자기 테이프에 자화 패턴을 형성하도록 대역 제한을 균등화할 수 있다.
도 4에서, 데이터 레코더(20)의 제 1 스위칭부(5)는 한쌍의 NPN형 트랜지스터(Q1및 Q2)의 에미터를 접속하여 형성된 연산(operational ) 출력단(30)을 포함하는 에미터 접속 차동 트랜지스터 구성을 가지며, 제 1 접점(a1)은 이 연산 출력단(30)의 트랜지스터(Q1)의 콜렉터에 접속되며, 제 2 접점(b1)은 트랜지스터(Q2)의 콜렉터에 접속되며, 출력 단자(c1)은 한쌍의 트랜지스터(Q1 및 Q2)의 에미터에 접속된다.
이 제 1 스위칭부(5)에서, 콜렉터가 접지된 NPN형 에미터 폴로워 트랜지스터(Q3)의 베이스는 공급된 기록 데이터(D2)의 레벨을 트랜지스터 트랜지스터 논리 회로(TTL)로부터 에미터 결합 논리 회로(ECL) 레벨로 변환하는 레벨 변환기(31)의 반전 출력 단자에 접속되며, 제 2 전압원은 에미터 저항기(R1)을 통해 에미터 폴로워 트랜지스터(Q3)의 에미터에 접속되며, 트랜지스터(Q1)의 베이스는 이 에미터와 에미터 저항기(R1)의 접속점(P1)에 접속된다.
더욱이, 이 제 1 스위칭부(5)에서, 콜렉터가 접지된 NPN형 에미터 폴로워 트랜지스터(Q4)의 베이스는 레벨 변환기(31)의 비반전 출력 단자에 접속되며, 제 2 전압원은 에미터 저항기(R2)를 통해 에미터 폴로워 트랜지스터(Q4)의 에미터에 접속되며, 또한 트랜지스터(Q2)의 베이스는 이 에미터와 에미터 저항기(R2)의 접속점(P2)에 접속된다.
제 2 전압원은 레벨 변환기(31)의 반전 출력 단자 및 에미터 폴로워 트랜지스터(Q3)의 베이스가 접속된 접속점(P3)에 단자 저항기(R3)을 통해 접속되며, 또한 제 2 전압원은 비반전 출력 단자 및 에미터 폴로워 트랜지스터(Q4)의 베이스가 접속된 접속점(P4)에 단자 저항기(R4)를 통해 접속된다. 논리 레벨이 [0]일 때, 약 -1.8V의 전압은 단자 저항기(R3 및 R4) 및 접속점(P3 및 P4)에 제공되며, 논리 레벨이 [1]일 때, 약 -0.8V의 전압이 이들에 제공된다.
공급된 기록 데이터(D2)가 논리 레벨 [0]으로 낮아질 때, 레벨 변환기(31)는 이 논리 레벨 [0]을 반전하여 형성된 논리 레벨 [1]에 따라 반전 출력 단자로부터 에미터 폴로워 트랜지스터(Q3)의 베이스로 약 -0.8V의 전압을 공급하며, 논리 레벨 [0]에 따라 비반전 출력 단자로부터 에미터 폴로워 트랜지스터(Q4)의 베이스에 약 -1.8V의 전압을 공급한다.
이때, 에미터 폴로워 트랜지스터(Q3)의 에미터로부터는, 베이스에 공급된 전압보다 약 0.8V 만큼 낮은 약 -1.6V의 전압이 트랜지스터(Q1)의 베이스에 공급되며, 에미터 폴로워 트랜지스터(Q4)의 에미터로부터는, 베이스에 공급된 전압보다 약 0.8V 만큼 낮은 약 -2.6V의 전압이 트랜지스터(Q2)의 베이스에 공급된다.
그러므로, 트랜지스터(Q1 및 Q2)에 관하여, 트랜지스터(Q1)의 베이스의 전위는 트랜지스터(Q2)의 베이스의 전위보다 충분히 크게 되어, 단지 제 1 접점(a1)으로부터, 원 기록 전류(I1)는 트랜지스터(Q1)의 콜렉터 및 에미터를 통해 출력 단자(c1)로 순차적으로 흐른다.
공급된 기록 데이터(D2)가 논리 레벨 [1]로 상승할 때, 레벨 변환기(31)는 논리 레벨 [1]을 반전하여 형성된 논리 레벨 [0]에 따라 반전 출력 단자로부터 에미터 폴로워 트랜지스터(Q3)의 베이스에 약 -1.8V의 전압을 공급하며, 논리 레벨 [1]에 따라 비반전 출력 단자로부터 에미터 폴로워 트랜지스터(Q4)의 베이스에 약 -0.8V의 전압을 공급한다.
이때, 에미터 폴로워 트랜지스터(Q3)의 에미터로부터는, 베이스에 공급된 전압보다 약 0.8V 만큼 낮은 약 -2.6V의 전압이 트랜지스터(Q1)의 베이스에 공급되며, 에미터 폴로워 트랜지스터(Q4)의 에미터로부터는, 베이스에 공급된 전압보다 약 0.8V 만큼 낮은 약 -1.6V의 전압이 트랜지스터(Q2)의 베이스에 공급된다.
그러므로, 트랜지스터(Q1 및 Q2)에 관하여, 트랜지스터(Q2)의 베이스의 전위는 트랜지스터(Q1)의 베이스의 전위보다 충분히 크게 되어, 단지 제 1 접점(b1)으로부터, 원 기록 전류(I1)는 트랜지스터(Q1)의 콜렉터 및 에미터를 통해 출력 단자(c1)로 순차적으로 흐른다.
따라서, 제 1 스위칭부(5)는 기록 데이터(D2)에 기초하여 스위칭 동작을 순차적으로 수행할 수 있다.
제 2 및 제 3 스위칭부(6 및 25)에 대해서, 제 1 접점(a2및 a1)은 접지에 접속되며, 제 2 접점(b2및 b3)는 제 1 스위칭부(5)의 출력 단자(c1)에 접속되므로 제 1 및 제 2 접점(a2, a3, b2, b3)에 공급되는 전압은 제 1 스위칭부(5)의 제 1 및 제 2 접점(a1및 b1)에 공급되는 전압보다 낮게 된다.
그래서, 제 2 및 제 3 스위칭부(6 및 25)에서, 도 4에 도시한 제 1 스위칭부(5)의 상기 언급한 구성 외에도 에미터 폴로워 트랜지스터(Q3 및 Q4)의 에미터에 대응하는 접속점(P1)과 (P2)간에 2개의 다이오드가 직렬로 접속되어 있다. 그러므로, 에미터 폴로워 트랜지스터(Q3 및 Q4)의 전압으로부터 2개의 다이오드에 대응하는 양만큼 떨어진 전압이 대응하는 트랜지스터(Q1 혹은 Q2)의 베이스에 공급된다.
이 실시예의 클럭 멀티플라이어(23) 및 파형 균등화 정보 발생 회로(22)에 대해서, 동작 주파수의 상한은 지정된 주파수에 미리 설정된다.
그러므로, 클럭 멀티플라이어(23)는 제 1 클럭 신호(CK2)의 주파수가 약 60MHz 이상일 때, 제 1 클럭 신호(CK2)의 주기를 1/1로 곱하도록 설정되며, 제 1 클럭 신호(CK2)의 주파수가 약 30MHz 내지 약 60MHz의 범위에 있을 때, 제 1 클럭 신호(CK2)의 주기를 1/2로 곱하며, 제 1 클럭 신호(CK2)의 주파수가 약 30MHz 이하일 때, 제 1 클럭 신호(CK2)의 주기를 전송 속도 정보에 기초하여 1/4로 곱한다.
따라서, 데이터 레코더(20)에서, 전송 속도가 변하는 경우에도, 대략 동일한 주기를 갖는 제 1 클럭 신호(CK2)에 기초하여 기록 증폭기(21)가 동작되게 할 수 있으며, 그러므로 전송 속도에 의해 영향을 받지 않고 기록 증폭기(21)가 안정되게 동작하게 할 수 있다.
한편, 기록 전류(I2)의 대역을 제한하기 위해서, 고주파 성분에 기인한 증폭기의 상승(증가)를 억제(감소)할 필요가 있으며, 대역 제한에 필요한 전류값은 원 기록 전류(I1)에서 감해져야 한다. 그러나, 본 발명의 본 실시예에서, 기록 증폭기(21)는 단지 전류를 더하는 구성을 갖는다.
그러므로, 기록 증폭기(21)에서, 대역을 제한하는 경우의 전류값은 고주파 성분의 강화 동작 및 대역 제한 중 어느 하나가 수행되지 않는 경우에 전류값(I0)에서 대역 제한에 필요한 전류값(IE1)을 감하여 얻어진 값(I0-IE1)으로 설정되어 이것을 가변 전류원(9)에 의해 발생한다. 대역 제한이 수행되는 경우, 가변 전류원(9)의 전류(I0-IE1)만이 원 기록 전류(I1)로서 설정되며, 한편 대역 제한이 수행되지 않는 경우 가변 전류원(26)에서 발생된 전류(IE1)는 전류(I0-IE1)에 더해져 전류(I0)을 얻으며, 이것은 원 기록 전류(I1)로서 정해진다. 그럼으로써, 전류 증폭기(21)는 전류를 더하는 구성을 갖지만 전류 감산을 똑같히 수행하며, 따라서 고주파 성분에 기인한 증폭기의 상승을 억제한다.
(2) 기록 신호 발생과정
여기서, 데이터 레코더(20)에서 기록 신호를 발생하는 과정을 도 5의 (a) 내지 (g), 도 6의 (a) 내지 (g), 7의 (a) 내지 (g)를 참조하여 설명한다. 도 5는 제 1 클럭(CK1)을 1/1로 곱한 경우를 도시한 것이며, 도 6은 제 1 클럭(CK2)를 1/2로 곱한 경우를 도시한 것이며, 도 7은 제 1 클럭(CK2)를 1/4로 곱한 경우를 도시한 것임에 유의한다. 도 5에 도시한 바와 같이, 데이터 레코더(20)에서, 공급된 디지털 데이터(D1)의 전송 속도가 비교적 높으며, 제 1 클럭 신호(CK2)의 주파수가 약 60MHz 이상인 경우에, 클럭 멀티플라이어(23)는 제 1 클럭 신호(CK2)의 주기 T(도 5의 a)를 전송 속도 정보에 기초하여 1/1로 곱하여, 결과적인 제 2 클럭 신호(CKn)(도 5의 b)(제 1 클럭 신호(CK2)의 주기 T와 동일한)를 파형 균등화 정보 발생 회로(22)로 보내는 것에 유념한다.
제 2 클럭 신호(CKn)에 기초하여, 파형 균등화 정보 발생 회로(22)는 기록 데이터(D2)(도 5의 c)가 논리 레벨 [1]로 상승하는 시간 및 논리 레벨 [0]으로 떨어지는 시간을 검출한 후, 검출 결과에 기초하여, 제 2 클럭 신호(CKn)에 동기되는 제 1 타이밍 신호(HS0)(도 5의 d)를 발생하며, 제 1 타이밍 신호(HS0)는 기록 데이터(D2)가 논리 레벨 [1]로 상승하는 시간, 및 또한 논리 레벨 [0]으로 떨어지는 시간부터 제 2 클럭 신호(CKn)의 한 주기 T동안 논리 레벨 [1]로 상승되며, 이 논리 레벨 [1]에 의해서, 제 1 타이밍 신호(HS0)는 전송 속도와 일치하는 고주파 성분 강화 위치를 나타낸다.
더욱이, 상기 검출 결과에 기초하여, 파형 균등화 정보 발생 회로(22)는 제 2 클럭 신호(CKn)에 동기되는 제 2 타이밍 신호(HS1)(도 5의 e)를 발생하며, 제 2 타이밍 신호(HS1)는 기록 데이터(D2)가 논리 레벨 [1]로 상승하는 시점 및 또한 논리 레벨 [0]로 떨어지는 시점 전후의 제 2 클럭 신호(CKn)의 한 주기 T 동안 논리 레벨 [0]로 낮아지며, 다른 주기 동안 논리 레벨 [1]로 상승하며, 이 논리 레벨 [1]에 의해 제 2 타이밍 신호(HS1)는 전송 속도에 따라 대역 제한을 수행한다.
따라서, 기록 데이터(D2)에 기초하여, 제 1 타이밍 신호(HS0) 및 제 2 타이밍 신호(HS1), 대응하는 제 1 스위칭부(5), 제 2 스위칭부(6) 및 제 3 스위칭부(25)는 이들의 스위칭 동작을 수행하며, 따라서 제 2 전류(IEO)를 제 1 전류(I0-IE1)의 고주파 성분의 강화 위치에 더하고, 제 1 전류(I0-IE1)의 대역이 제한되는 위치에 제 3 전류(IE1)를 더하여 형성되는 원 기록 전류(I1)(도 5의 f)를 트랜스듀서(7)의 1차측에서 발생할 수 있다.
이어서, 원 기록 전류(I1)는 전송 속도에 따라 트랜스듀서(7)에 의해 고주파 성분을 강화하고 대역을 제한함으로써 형성된 기록 전류(I2)(도 5의 g)로 변환되며, 전류(I2)는 회전 트랜스포머(13)를 통해 이 트랜스듀서(7)의 2차측으로부터 기록 헤드(14)에 제공된다.
더욱이, 이 데이터 레코더(20)에서, 도 6에 도시한 바와 같이, 디지털 데이터(D1)의 전송 속도가 도 5의 전송 속도보다 낮고 제 1 클럭 신호(CK2)의 주파수가 약 30MHz 내지 약 60MHz 범위에 있는 경우, 클럭 멀티플라이어(23)는 제 1 클럭 신호(CK2)의 주기 T(도 6의 a)를 전송 속도 정보에 기초하여 1/2로 곱하며(한 주기는 제 1 클럭 신호(CK2)의 주기 T의 1/2이 된다), 결과적인 제 2 클럭 신호(CKn)(도 6의 b)를 파형 균등화 정보 발생 회로(22)로 보낸다.
한편, 전송 속도가 비교적 높은 경우(제 1 클럭 신호(CK2)의 주파수는 약 60MHz 이상임), 공진 회로는 기록 헤드(14)의 인덕턴스와 기록 헤드(14), 회전 트랜스포머(13) 및 다른 것들의 스트레이 용량에 의해 생성되며, 지연은 전송 속도가 비교적 낮은 경우와 비교하여(제 1 클럭 신호(CK2)의 주파수가 60MHz보다 낮거나 그와 같은 경우) 고주파의 위상에서 발생한다.
그러므로, 제 1 타이밍 신호(HS0)를 발생하기 위해서, 파형 균등화 정보 발생 회로(22)는 기록 데이터(D2)(도 6의 c)가 논리 레벨 [1]로 상승하는 시간 및 논리 레벨 [0]으로 떨어지는 시간을 제 2 클럭 신호(CKn)에 기초하여 검출하고, 이 검출 결과에 기초하여, 제 2 클럭 신호(CKn)에 동기된 제 1 타이밍 신호(HS0)(도 6의 d)를 발생하며, 제 1 타이밍 신호(HS0)는 기록 데이터(D2)가 논리 레벨 [1]로 상승하는 시간 및 논리 레벨 [0]으로 떨어진 시간부터 한 주기 1/2T만큼 지연된 시간부터 제 2 클럭 신호(CKn)의 한 주기, 즉 1/2T 동안 논리 레벨로 상승되며, 이러한 논리 레벨 [1]에 의해서, 제 1 타이밍 신호(HS0)는 전송 속도에 따라 위상이 지연된 고주파 성분 강화 위치를 나타낸다.
더욱이, 상기 검출 결과에 기초하여, 파형 균등화 정보 발생 회로(22)는 제 2 클럭 신호(CKn)에 동기된 제 2 타이밍 신호(HS1)(도 6의 e)를 발생하며, 제 2 타이밍 신호(HS1)는 기록 데이터(D2)가 논리 레벨 [1]로 상승하는 시간 및 논리 레벨 [0]으로 떨어지는 시간 전후에 제 2 클럭 신호(CKn)의 한 주기, 즉 1/2T 동안 논리 레벨 [0]으로 낮아지며, 다른 기간 동안엔 논리 레벨 [0]으로 상승되며, 이 논리 레벨 [1]에 의해서, 제 2 타이밍 신호(HS1)는 전송 속도에 일치하는 대역 제한을 수행할 것이다.
이어서, 기록 데이터(D2)에 기초하여, 제 1 타이밍 신호(HS0) 및 제 2 타이밍 신호(HS1), 대응하는 제 1 스위칭부(5), 제 2 스위칭부(6) 및 제 3 스위칭부(25)는 트랜스듀서의 1차측에서, 제 1 전류(I0- IE1)로 위상이 지연된 고주파 성분의 강화위치에 제 2 전류(IE0)를 더하고 제 1 전류(I0-IE1)의 대역에 제 3 전류(IE1)를 더함으로써 형성된 원 기록 전류(I1)(도 6의 f)를 생성하도록 스위칭 동작을 수행한다.
그리고, 트랜스듀서(7)는 제 1 클럭 신호(CK2)의 주기를 1/1로 곱할 때 발생되는 기록 전류의 고주파 성분을 조절하기 위해서 전송 속도에 따라 고주파 성분을 강화하고, 대역을 제한하며, 고주파 성분의 위상을 지연시켜 원 기록 전류(I1)를 기록 전류(I2)(도 6의 g)로 변환하며, 이어서 기록 전류(I2)는 회전 트랜스포머(13)를 통해 상기 트랜스듀서(7)의 2차측으로부터 기록 헤드(14)에 제공된다.
더욱이, 이 데이터 레코더(20)에서, 도 7에 도시한 바와 같이, 디지털 데이터(D1)의 전송 속도가 상기 지정된 1/2 곱할 때 전송 속도보다 낮고 제 1 클럭 신호(CK2)의 주파수가 약 30MHz 이하인 경우, 클럭 멀티플라이어(23)는 전송 속도 정보에 기초하여 제 1 클럭 신호(CK2)의 주기 T(도 7의 a)을 1/4로 곱하며(한 주기는 제 1 클럭 신호(CK2)의 주기 T의 1/4이 된다), 결과적인 제 2 클럭 신호(CKn)(도 7의 b)를 파형 균등화 정보 발생 회로(22)로 보낸다.
제 2 클럭 신호(CKn)에 기초하여, 파형 균등화 정보 발생 회로(22)는 기록 데이터(D2)(도 7의 c)가 논리 레벨 [1]로 상승하는 시간 및 논리 레벨 [0]으로 떨어지는 시간을 검출하고, 이 검출 결과에 기초하여, 제 2 클럭 신호(CKn)에 동기된 제 1 타이밍 신호(HS0)(도 7의 d)를 발생하며, 제 1 타이밍 신호(HS0)는 기록 데이터(D2)가 논리 레벨 [1]로 상승하는 시점 및 논리 레벨 [0]로 떨어지는 시점부터, 제 2 클럭 신호(CKn)의 2주기, 즉 1/2T만큼 지연된 시점부터 한 주기, 즉 1/4T 동안 논리 레벨 [1]로 상승하며, 제 1 타이밍 신호(HS0)는 이 논리 레벨 [1]에 의해 고주파 성분 강화위치를 나타낸다.
이러한 식으로, 파형 균등화 정보 발생 회로(22)는 전술한 1/2로 곱하는 경우와 같이, 제 1 타이밍 신호(HS0)로 1/1 곱할 때 발생되는 기록 전류(I2)의 고주파 성분을 조정하기 위해서 고주파 성분의 위상을 지연시킨다.
더욱이, 상기 검출 결과에 기초하여, 파형 균등화 정보 발생 회로(22)는 제 2 클럭 신호(CKn)에 동기된 제 2 타이밍 신호(HS1)(도 7의 e)를 발생하며, 제 2 타이밍 신호(HS1)는 기록 데이터(D2)가 논리 레벨 [1]로 상승하는 시간 및 논리 레벨 [0]으로 떨어지는 시간 전후의 제 2 클럭 신호(CKn)의 한 주기, 즉 1/4T 동안 논리 레벨 [0]으로 낮아지며, 다른 기간 동안엔 논리 레벨 [1]로 상승하며, 이러한 논리 레벨 [1]에 의해서, 제 2 타이밍 신호(HS1)는 전송 속도에 일치하는 대역 제한을 수행할 것이다.
이어서, 기록 데이터(D2)에 기초하여, 제 1 타이밍 신호(HS0) 및 제 2 타이밍 신호(HS1), 대응하는 제 1 스위칭부(5), 제 2 스위칭부(6) 및 제 3 스위칭부(25)는 이들의 스위칭 동작을 수행하며, 결국, 트랜스듀서(7)의 1차측에서, 제 1 전류(I0- IE1)로 위상이 지연된 고주파 성분의 강화위치에 제 2 전류(IE0)를 더하고 제 1 전류(I0-IE1)의 대역에 제 3 전류(IE1)을 더함으로써 형성된 원 기록 전류(I1)(도 7의 f)를 생성할 수 있으며, 전술한 1/2로 곱할 때와 동일한 식으로, 전송 속도에 따라 고주파 성분이 강화되었고 대역이 제한되었고 또한 트랜스듀서(7)에 의해 1/1로 곱할 때 발생되는 기록 전류의 위상으로 조정되게 고주파 성분의 위상e이 지연된 기록 전류(I2)(도 7의 g)로 원 기록 전류(I1)을 변환할 수 있다.
(3) 작용 및 효과
상기한 구성에서, 데이터 레코더(20)는 기록 데이터(D2)에 대응하는 제 1 클럭 신호(CK2)의 주기를 전송 속도에 대응하는 지정된 수치로 곱하며, 결과적인 제 2 클럭 신호(CKn) 및 기록 데이터(D2)에 기초하여, 전송 속도에 대응하는 고주파 성분의 강화위치를 나타내는 제 1 타이밍 신호(HS0) 및 대역 제한을 수행하기 위한 제 2 타이밍 신호(HS1)를 발생한다.
데이터 레코더(20)에서, 제 1 가변 전류원(9)은 원 기록 전류의 기원이며 전송 속도에 대응하고 있는 제 1 전류(I0-IE1)를 발생하며, 제 2 가변 전류원(10)은 전송 속도에 대응하는 고주파 성분의 강화량을 나타내는 제 2 전류(IE1)를 발생하며, 제 3 가변 전류원(26)은 전송 속도에 대응하는 대역의 고주파 성분의 정정값을 나타내는 제 3 전류(IE1)을 발생하며, 이 상태에서, 제 1, 제 2 및 제 3 스위칭부(5, 6, 25)는 각각 기록 데이터(D2), 제 1 타이밍 신호(HS0) 및 제 2 타이밍 신호(HS1) 중 대응하는 하나에 기초하여 스위칭 동작을 수행하며, 그럼으로써, 제 1 전류(I0-IE1)의 고주파 성분의 강화위치에 제 2 전류(IE1)를 더하고 제 1 전류(I0-IE1)의 대역에 제 3 전류(IE1)를 더하여 형성된 원 기록 전류(I1)을 발생한다.
이어서, 데이터 레코더(20)에서, 원기록 전류(I1)는 트랜스듀서(7)에 의해서, 에지부분의 주파수 성분이 전송 속도에 따라 강화되었고 대역이 제한된 기록 전류(I2)로 변환되며, 기록 전류(I2)는 회전 트랜스포머(13)를 통해 기록 헤드(14)에 제공되어, 자화 패턴이 기록 전류(I2)에 기초하여 자기 테이프에 형성된다.
따라서, 데이터 레코더(20)는 전송 속도에 대응하는 강화량을 나타내는 제 2 전류(IEO)에 의해 기록 전류(I2)의 엣지 부분의 고주파 성분을 강화하며, 전송 속도에 대응하는 대역의 고주파수 성분의 정정값을 나타내는 제 3 전류(IE1)에 의해 대역을 제한하며, 이러한 식으로, 기록 전류(I2)의 구조파 성분의 강화 동작을 균등화하고, 대역 제한을 균등화하며, 전송 속도가 달라도 기록 매체의 자화 패턴을 거의 일정하게 유지할 수 있다.
더욱이, 데이터 레코더(20)에서, 제 1 클럭 신호(CK2)의 주기를 1/2 및 1/4로 곱하여 형성된 제 2 클럭 신호(CKn)에 기초하여 파형 균등화 정보 발생 회로(22)가 동작할때, 1/1로 곱할 때 발생되는 기록 전류(I2)로 조정하기 위해 위상이 지연된 고주파 성분의 강화위치를 나타내는 제 1 타이밍 신호(HS0)를 발생하므로, 전송 속도에 대응하는 고주파수 성분이 강화되고 대역이 제한될 뿐만아니라, 전송 속도가 달라도 고주파 성분의 위상들을 거의 균등화시키는 것이 수행될 수 있다.
더욱이, 데이터 레코더(20)에서, 전술한 도 5 및 도 6으로부터 알 수 있는 바와 같이, 대역은 기록 전류(I2)의 비교적 짧은 파정을 갖는 파형(즉, 제 1 클럭 신호(CK2)의 1 주기 혹은 2주기 동안 논리 레벨 [1]로 상승하는 파형)에 관해서는 제한되지 않으며, 대역은 1/1로 곱할 때 및 1/2로 곱할 때 비교적 긴 파장을 갖는 파형에 관해서는 제한되며, 전술한 도 7로부터 알 수 있는 바와 같이, 대역은 1/4로 곱할 때 기록 전류(I2)의 모든 파장의 파형에 관해서 제한된다.
즉, 데이터 레코더(20)에서, 전송 속도가 높은 경우(즉, 1/1로 곱할 때와 1/2로 곱할 때), 기록 헤드(14)의 인덕턴스와, 회전 트랜스포머(13) 및 다른 것들의 스트레이 용량에 기인하여 발생하는 공진의 영향 하에서, 발생된 기록 전류(I2)의 비교적 짧은 파장을 갖는 파형에 관하여, 대역이 제한되지 않아도, 대역은 1/4로 곱할 때 발생된 기록 전류(I2)의 비교적 짧은 파장을 갖는 파형과 거의 동일한 제한된 상태가 된다. 그러므로, 데이터 레코더(20)에서, 1/1로 곱할 때와 1/2로 곱할 때, 기록 전류(I2)의 비교적 짧은 파장을 갖는 파형을 향하여 대역 제한을 과도하게 수행하는 것을 방지할 수 있다.
더욱이, 전송 속도가 낮을 때(즉, 제 1 클럭 신호(CK2)의 주기가 길어질 때), 클럭 멀티플라이어(23)는 제 1 클럭 신호(CK2)의 주기에 곱해지는 수를 증가시키므로, 데이터 레코더(20)는 미리 설정된 동작 주파수의 상한 내에서 거의 동일한 동작 주파수로, 클럭 멀티플라이어(23) 및 파형 균등화 정보 발생 회로(22)가 안정성을 유지하여 동작되게 할 수 있다.
더욱이, 데이터 레코더(20)에서, 전송 속도가 변해도, 전송 속도에 따라 고주파 성분을 강화하고 대역을 제한함으로써 형성된 기록 전류(I2)는 스위칭 증폭기로 구성된 기록 증폭기(21)에서 발생될 수 있으므로, 제 1 및 제 2 선형 기록 증폭기를 사용하는 종래의 데이터 레코더처럼 전송 속도에 대응하는 복수의 필터를 제공할 필요가 없으며, 따라서, 제 1 및 제 2 선형 기록 증폭기를 사용하는 종래의 데이터 레코더에 비해 소비전력을 줄일 수 있으며, 방열판을 제거함으로써 회로구성을 간단하게 할 수 있어 전체 장치를 상당히 소형화할 수 있다.
상기 구성에 따라, 기록 데이터(D2)에 대응하는 제 1 클럭 신호(CK2)의 주기는 전송 속도에 대응하는 지정된 수치로 곱해져, 제 2 클럭 신호(CKn)가 발생되고, 이어서 제 1 클럭 신호(CK2n) 및 기록 데이터(D2)에 기초하여, 전송 속도에 따라 고주파 성분을 강화하고 대역을 제한하여 형성된 기록 전류(I2)가 발생되며, 그러므로 전송 속도가 변하는 경우에도 기록 전류(I2)의 고주파 성분의 강화 동작을 균등화시킬 수 있으며, 또한 주파수 특성을 거의 일정하게 유지하기 위해서 대역 제한을 균등화시킬 수 있고, 이러한 식으로 전송 속도가 변하는 경우에도 자기 테이프에 거의 동일한 자화 패턴을 형성할 수 있다.
(4) 다른 실시예
상기 실시예에서, 제 1 클럭 신호(CK2)는 1/1, 1/2, 및 1/4로 곱해지며, 단일의 제 2 스위칭부(6), 단일의 제 3 스위칭부(25), 단일의 제 2 가변 전류원(10) 및 단일의 제 3 가변 전류원(26)은 고주파 성분의 강화 동작 및 대역 제한을 위해 제공된다. 그러나, 본 발명은 이것으로 제한되지 않으며 제 1 클럭 신호(CK2)는 전송 속도에 따라 1/3 이상의 여러 가지 지정된 수치로 곱해질 수 있으며 복수의 스위칭부 및 복수의 가변 전류원을 고주파 강화에 사용하며 대역 제안에 사용하기 위해 각각 제공될 수 있다. 이러한 식으로, 상기 언급한 실시예보다 더욱 미세하고 정밀하게 고주파 성분을 강화하고 대역을 제한할 수 있다.
도 3에 대응하는 부분이 동일 참조부호를 적용한 도 8 및 도 9는 또 다른 실시예에 따른 데이터 레코더의 기록 증폭기(40)를 도시한 것으로, 전송 속도에 따라 제 1 클럭 신호(CK2)의 주기 T(도 9의 a)를 1/8로 곱하기 위한 클럭 멀티플라이어(41), 제 1, 제 2 및 제 3 타이밍 신호(HS0, HS1, HS2)을 발생하는 파형 균등화 정보 발생 회로(42), 제 4 스위칭부(43), 및 제 4 가변 전류원(44)가 제공된 점을 제외하곤 상기 언급된 실시예에 따른 데이터 레코더(20)의 기록 증폭기(21)와 같이 구성된다.
이 경우, 제 1 클럭 신호(CK2)의 주기 T를 1/8로 곱하여 얻어진 주기를 갖는 제 2 클럭 신호(CKn)에 기초하여, 파형 균등화 정보 발생 회로(42)는 먼저 기록 데이터(D2)(도 9의 c)가 논리 레벨 [1]로 상승하는 시간 및 논리 레벨 [0]으로 떨어지는 시간을 검출하고, 이어서 검출 결과에 기초하여, 제 2 클럭 신호(Ckn)에 동기된 제 1 타이밍 신호(HS0)를 발생하며, 제 1 타이밍 신호(HS0)는 기록 데이터(D2)가 논리 레벨 [1]로 상승하는 시간 및 논리 레벨 [0]로 떨어지는 시간에서 제 2 클럭 신호(CKn)의 2 주기 동안 지연된 시간부터, 제 2 클럭 신호(Ckn)의 3주기 동안 논리 레벨 [1]로 상승함으로써, 전송 속도에 대응하는 엣지 부분의 고주파 성분의 강화위치를 나타낸다.
더욱이, 파형 균등화 정보 발생 회로(42)는 기록 데이터(D2)가 논리 레벨 [1]로 상승하는 시간 및 논리 레벨 [0]으로 떨어지는 시간 전후에 제 2 클럭 신호(CKn)의 1주기 동안 논리 레벨 [0]으로 떨어짐으로서 전송 속도에 대응하는 제 1 대역 제한을 수행하는 제 2 타이밍 신호(HS1)(도 9의 e)를 발생하며, 더욱이, 파형 균등화 정보 발생 회로(42)는 기록 데이터(D2)가 논리 레벨 [1]로 상승하는 시간 및 논리 레벨 [0]으로 떨어지는 시간 전후에 제 2 클럭 신호(CKn)의 3주기 동안 논리 레벨 [0]으로 떨어지고 다른 기간 동안엔 논리 레벨 [1]로 상승함으로서 전송 속도에 대응하는 제 2 대역 제한을 수행하는 제 3 타이밍 신호(HS2)(도 9의 e)를 발생한다.
이어서, 파형 균등화 정보 발생 회로(42)는 이들 제 1 내지 제 3 타이밍 신호(HS0, HS1, HS2)를 대응하는 제 2 내지 제 4 스위칭부(6, 25, 43)으로 보내며, 이들이 스위칭 동작을 수행하게 한다. 이에 의해서, 트랜스듀서(7)의 1차측에서, 기록 신호 전류(도 9의 g)는 제 1 전류(I0-IE1-IE2)의 고주파 성분의 강화위치에 제 2 전류(IE0)를 더하고, 제 4 가변 전류원(44)으로부터 발생된 제 3 전류(IE1) 혹은 제 4 전류(IE2)를, 제 1 대역 위치 혹은 제 1 전류(I0-IE1-IE2)의 제 2 대역 위치 각각에 더하여 발생되며, 어이서 트랜스듀서(7)에 의해서, 이것은 개별화된 2개의 단을 통해 엣지 부분의 고주파 성분이 전송 속도에 따라 강화되고 대역이 제한된 기록 전류(도 9의 h)로 변환된다.
이에 의해서, 기록 증폭기(40)에서, 상기 언급한 실시예의 데이터 레코더(20)보다 더욱 미세하고 더욱 정밀하게 대역을 제한할 수 있으며, 이러한 식으로 전송 속도가 변해도 자화 패턴을 더욱 정밀하게 균등화할 수 있다.
더욱이, 상기 실시예에서, 본 발명은 회전 헤드를 사용하는 나선형 주사 시스템의 데이터 레코더(20)에 적용된다. 그러나, 본 발명은 이것으로 한정되지 않으며 고정된 헤드 형태의 데이터 레코더와 같이, 일부 변경된 전송 속도로 지정된 데이터를 기록할 수 있는 다른 여러 가지 데이터 기록 장치, 및 자기 테이프 및 자기 디스크와 같은 여러 가지 종류의 기록 매체에 비디오 데이터 및/또는 오디오 데이터를 기록할 수 있는 데이터 기록 장치에 적용될 수 있다.
더욱이, 상기 실시예에서, 디지털 데이터(D1)는 외부로부터 신호 처리 회로(2)에 입력된다. 그러나, 본 발명은 이 경우로 제한되지 않는다. 아날로그의 기록 신호가 신호 처리 회로에 입력되고, 이 기록 신호의 아날로그 디지털 변환이 이 신호처리 회로에서 수행되며, 이어서 이의 기록 신호 처리가 수행되는 시스템이 사용될 수 있다.
더욱이, 상기 실시예에서, 클럭 멀티플라이어(23)는 기록 데이터에 대응하는 제 1 클럭 신호가 공급되는 클럭 신호 발생 수단으로서, 공급된 제 1 클럭 신호의 주기를 전송 속도에 따라 미리 설정된 지정된 수치로 곱하고 이에 의해서 제 2 클럭 신호를 발생하기 위해 채용된다. 그러나, 본 발명은 이 경우로 한정되지 않는다. 제 1 클럭 신호의 주기가 전송 속도에 대응하는 지정된 수치로 곱해질 수 있다면, 다른 여러 가지 클럭 신호 발생 수단이 사용될 수 있다.
더욱이, 상기 실시예에서, 제어 회로(24), 제 1, 제 2 및 제 3 스위칭부(5, 6, 25), 제 1, 제 2 및 제 3 가변 전류원(9, 10, 26), 및 트랜스듀서(7)는 기록 데이터에 대응하고 있으며 공급된 기록 데이터 및 클럭 신호 발생 수단으로부터 제공된 제 2 클럭 신호에 기초하여 전송 속도에 응답하여 고주파 성분을 강화하고 전송 속도에 응답하여 대역을 제한하여 생성된 기록 전류를 발생하는 기록 전류 발생 수단으로서 사용된다. 그러나, 본 발명은 이 경우로 제한되지 않는다. 전송 속도가 달라져도, 전송 속도에 따라 고주파 성분을 강화하고 대역을 제한하여 형성된 기록 전류를 발생할 수 있는 한, 다른 여러 가지 구성을 갖는 기록 전류 발생 수단이 채용될 수 있다.
더욱이, 상기 실시예에서, 회전 트랜스포머(13) 및 기록 헤드(14)는 기록 전류 발생 수단으로부터 제공된 기록 전류에 기초하여 기록 매체에 기록 데이터를 기록하는 기록 매체로서 사용된다. 그러나, 본 발명은 이 경우로 한정되지 않으로, 다른 여러 가지 기록 수단이 사용될 수 있다.
더욱이, 상기 실시예에서, 파형 균등화 정보 발생 회로(22) 및 제어 회로(24)는 전송 속도에 대응하는 고주파 성분의 강화위치를 나타내는 제 1 타이밍 신호의 적어도 한 종(species)를 형성하며, 기록 데이터 및 제 2 클럭 신호에 기초하여, 전송 속도에 대응하는 대역 제한을 수행하기 위한 제 2 타이밍 신호의 적어도 한 종을 발생하는 타이밍 신호 형성 수단으로서 사용된다. 그러나, 본 발명은 이 경우로 제한되지 않으며, 다른 여러 가지 구성을 갖는 타이밍 신호 형성 수단이 사용될 수 있다.
더욱이, 상기 실시예에서, 제 1 가변 전류원(9) 및 제어 회로(24)는 전송 속도에 대응하는 기록 전류의 기원인 제 1 전류를 발생하는 제 1 전류 발생 수단으로서 사용된다. 그러나, 본 발명은 이 경우로 제한되지 않으며, 다른 여러 가지 구성을 갖는 타이밍 신호 형성 수단이 사용될 수 있다.
더욱이, 상기 실시예에서, 제어 회로(24), 제 2 스위칭부(6), 제 2 가변 전류원(10) 및 제 1 스위칭부(5)는 타이밍 신호 형성 수단으로부터 얻어진 대응하는 제 1 타이밍 신호에 기초하여, 전송 속도에 대응하는 고주파 성분의 강화량을 나타내는 제 2 전류를 형성하는 것으로, 타이밍 신호 형성 수단에 의해 발생된 제 1 타이밍 신호의 종에 따라 제공된 적어도 하나의 제 2 전류 발생 수단으로서 사용된다. 그러나, 본 발명은 이 경우로 제한되지 않으며, 다른 여러 가지 구성을 갖는 제 2 전류 발생 수단이 사용될 수 있다.
더욱이, 상기 실시예에서, 제어 회로(24), 제 3 스위칭부(25), 제 3 가변 전류원(26) 및 제 1 스위칭부(5)는 타이밍 신호 형성 수단으로부터 얻어진 대응하는 제 2 타이밍 신호에 기초하여, 전송 속도에 대응하는 대역을 제한하기 위한 제 3 전류를 형성하는 것으로, 타이밍 신호 형성 수단에 의해 발생된 제 2 타이밍 신호의 종에 따라 제공된 적어도 하나의 제 3 전류발생 수단으로서 사용된다. 그러나, 본 발명은 이 경우로 제한되지 않으며, 다른 여러 가지 구성을 갖는 제 3 전류 발생 수단이 사용될 수 있다.
더욱이, 상기 실시예에서, 트랜스듀서(7)는 제 1, 제 2 및 제 3 전류 발생 수단으로부터 얻어진 제 1, 제 2 및 제 3 전류에 기초하여, 기록 전류를 발생하는 전류 발생 수단으로서 사용된다. 그러나, 본 발명은 이 경우로 제한되지 않으며, 다른 여러 가지 구성을 갖는 전류 발생 수단이 사용될 수 있다.
전술한 바와 같이, 본 발명은 기록 데이터에 대응하는 제 1 클럭 신호가 공급되며, 전송 속도에 대응하는 지정된 수치로 상기 공급된 제 1 클럭 신호의 주기를 곱함으로써 제 2 클럭 신호를 발생하는 클럭 신호 발생 수단, 전송 속도에 대응하는 기록 데이터의 고주파 성분의 강화위치를 나타내는 제 1 타이밍 신호 중 적어도 한 종 및 전송 속도에 따라 기록 데이터의 대역 제한이 수행되는 위치를 나타내는 제 2 타이밍 신호 중 적어도 한 종을, 기록 데이터 및 제 2 클럭 신호에 기초하여 형성하는 타이밍 신호 형성 수단, 기록 데이터, 제 1 타이밍 신호 및 제 2 타이밍 신호에 기초하여, 고주파 성분을 강화하며 대역 제한된 기록 데이터에 대응하는 기록 전류를 발생하는 기록 전류 발생 수단, 및 기록 전류에 따라 기록 매체에 기록 데이터를 기록하는 기록 수단을 제공한다. 그러므로, 전송 속도가 달라진 경우에도 주파수 특성을 거의 일정하게 유지하기 위해서, 기록 전류에 관하여 고주파 성분을 강화하는 동작을 균등하게 할 수 있으며, 대역 제한을 균등하게 할 수 있다. 이러한 식으로, 전송 속도가 변경된 경우에도 자기 테이프에 거의 동일한 자화 패턴을 형성할 수 있는 데이터 기록 장치를 실현할 수 있다.
본 발명의 바람직한 실시예에 관련하여 기술하였으나, 본 발명의 진정한 정신 및 범위내에 드는 모든 변경 및 수정을 첨부한 청구범위에서 포함하도록 여러 가지 변경 및 수정을 하고자 할 수 있다는 것은 이 분야에 숙련된 자들에게 자명할 것이다.

Claims (7)

  1. 임의의 전송 속도로 공급된 기록 데이터를 기록 매체에 기록하는 데이터 기록 장치에 있어서,
    상기 기록 데이터에 대응하는 제 1 클럭 신호가 공급되며, 상기 공급된 제 1 클럭 신호의 주기를 상기 전송 속도에 대응하는 지정된 수치로 곱함으로써 제 2 클럭 신호를 발생하는 클럭 신호 발생 수단;
    기록 데이터 및 제 2 클럭 신호에 기초하여, 상기 전송 속도에 대응하는 상기 기록 데이터의 고주파 성분을 강화(highlight)하는 위치를 나타내는 제 1 타이밍 신호 중 적어도 한 종(species) 및 상기 전송 속도에 따라 상기 기록 데이터의 대역 제한이 수행되는 위치를 나타내는 제 2 타이밍 신호 중 적어도 한 종을 형성하는 타이밍 신호 형성 수단;
    상기 기록 데이터, 상기 제 1 타이밍 신호 및 상기 제 2 타이밍 신호에 기초하여, 상기 고주파 성분을 강화하며 상기 대역 제한된 상기 기록 데이터에 대응하는 기록 전류를 발생하는 기록 전류 발생 수단 및;
    상기 기록 전류에 따라 상기 기록 매체에 상기 기록 데이터를 기록하는 기록 수단을 포함하는 데이터 기록 장치.
  2. 제 1 항에 있어서, 상기 기록 전류 발생 수단은,
    상기 기록 전류의 기원(origin)인 제 1 전류를 발생하는 제 1 전류 발생 수단;
    상기 고주파 성분의 강화량에 대응하는 전류를 발생하는 제 2 전류 발생 수단;
    상기 대역 제한의 제한량에 대응하는 전류를 발생하는 제 3 전류 발생 수단 및;
    상기 제 1 전류 발생 수단, 상기 제 2 전류 발생 수단 및 상기 제 3 전류 발생 수단에 의해 발생된 전류를 합성하는 스위칭 수단을 포함하며,
    상기 스위칭 수단은 상기 기록 데이터, 상기 제 1 타이밍 신호 및 상기 제 2 타이밍 신호에 따라 스위칭 제어되며, 상기 스위칭 제어에 의해서, 상기 기록 전류 발생 수단은 상기 고주파 성분을 강화하며 상기 대역 제한된 상기 기록 데이터에 대응하는 기록 전류를 발생하는 데이터 기록 장치.
  3. 제 2 항에 있어서, 상기 기록 전류 발생 수단은 1차측에 중간탭을 통해 제공된 2개의 코일을 포함하는 트랜스듀서를 더 포함하며,
    상기 스위칭 수단은 제 1, 제 2, 제 3 스위치 중 적어도 3개를 포함하며,
    상기 스위칭 수단 중 상기 제 1 스위치는 출력하기 위해 상기 기록 데이터의 극성에 따라 2개의 입력 중 하나를 선택하는 스위치이며, 상기 제 1 스위치의 한 입력은 상기 트랜스듀서의 상기 1차측에 한 코일에 접속되며, 상기 제 1 스위칭의 다른 입력은 상기 트랜스듀서의 상기 1차측에 다른 코일에 접속되며, 상기 제 1 스위치의 출력은 상기 제 1 전류 발생 수단, 상기 제 2 스위치의 입력, 및 상기 제 3 스위치의 입력에 접속되며,
    상기 스위칭 수단의 상기 제 2 스위치는 상기 제 1 타이밍 신호에 의해 제어되며, 그 출력은 상기 제 2 전류 발생 수단에 접속되며;
    상기 스위칭 수단의 상기 제 3 스위치는 상기 제 3 타이밍 신호에 의해 제어되며 상기 제 3 전류 발생 수단에 접속되며,
    상기 트랜스듀서의 2차 코일은 상기 기록 데이터의 극성에 따라 흐름방향을 반대로하고 상기 제 1 타이밍 신호에 의해 상기 고주파 성분을 강화하며, 상기 대역 제한된 상기 기록 전류를 상기 제 2 타이밍 신호에 의해 출력하는 데이터 기록 장치.
  4. 제 3 항에 있어서, 상기 제 1 전류 발생 수단, 상기 제 2 전류 발생 수단, 및 상기 제 3 전류 발생 수단 각각은 가변 전류원으로 구성되며, 각각의 전류원은 상기 전송 속도에 따라 결정된 전류를 출력하는 데이터 기록 장치.
  5. 제 3 항에 있어서, 상기 타이밍 신호 형성 수단은 상기 고주파 성분의 강화 위치의 위상이 상기 전송 속도에 따라 가변된 상기 제 1 타이밍 신호를 형성하는 데이터 기록 장치.
  6. 제 3 항에 있어서, 상기 타이밍 신호 형성 수단은,
    상기 전송 속도가 지정된 값 이상일 때, 상기 제 2 타이밍 신호의 적어도 한 종은 상기 소정의 값보다 긴 신호 파장을 갖는 상기 기록 전류에 대해 상기 대역 제한을 수행하기 위해 형성되며,
    상기 전송 속도가 상기 지정된 값 이하일 때, 상기 제 2 타이밍 신호 중 적어도 한 종은 모든 파장의 상기 기록 전류에 대해 상기 대역 제한을 수행하기 위해 형성되는 데이터 기록 장치.
  7. 제 1 항에 있어서, 상기 클럭 신호 발생 수단은 상기 전송 속도가 높을 때 값이 작도록 설정된 상기 지정된 수치로 상기 제 1 클럭 신호의 상기 주기를 곱하는 데이터 기록 장치.
KR1019990008734A 1998-03-18 1999-03-16 데이터 기록 장치 KR19990077909A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-068837 1998-03-18
JP06883798A JP3937260B2 (ja) 1998-03-18 1998-03-18 データ記録装置

Publications (1)

Publication Number Publication Date
KR19990077909A true KR19990077909A (ko) 1999-10-25

Family

ID=13385219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990008734A KR19990077909A (ko) 1998-03-18 1999-03-16 데이터 기록 장치

Country Status (6)

Country Link
US (1) US6181495B1 (ko)
EP (1) EP0944082A1 (ko)
JP (1) JP3937260B2 (ko)
KR (1) KR19990077909A (ko)
CN (1) CN1182482C (ko)
SG (1) SG115325A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170013059A (ko) 2015-07-27 2017-02-06 주식회사 라이콤 소형화된 광섬유 증폭기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4095749B2 (ja) * 2000-02-16 2008-06-04 富士通株式会社 磁気記録装置および磁気記録用集積回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3800827C2 (de) * 1988-01-14 1993-11-18 Broadcast Television Syst Vorrichtung zur Übertragung von Signalen für ein magnetisches Aufzeichnungs/Wiedergabe-Gerät
JPH0273567A (ja) * 1988-09-09 1990-03-13 Sony Corp デイジタルデータ再生回路
JPH03268206A (ja) * 1990-03-16 1991-11-28 Matsushita Electric Ind Co Ltd フレキシブル磁気ディスク装置
JP2840694B2 (ja) * 1990-06-30 1998-12-24 ソニー株式会社 データ記録装置
JPH06111212A (ja) * 1992-09-24 1994-04-22 Rohm Co Ltd 音声記録装置
US5559643A (en) * 1994-02-28 1996-09-24 Sony Corporation Apparatus for recording a digital signal onto a recording medium at one of a plurality of data recording rates
JPH07287804A (ja) * 1994-02-28 1995-10-31 Sony Corp データ記録装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170013059A (ko) 2015-07-27 2017-02-06 주식회사 라이콤 소형화된 광섬유 증폭기

Also Published As

Publication number Publication date
SG115325A1 (en) 2005-10-28
JPH11273011A (ja) 1999-10-08
CN1236930A (zh) 1999-12-01
EP0944082A1 (en) 1999-09-22
US6181495B1 (en) 2001-01-30
JP3937260B2 (ja) 2007-06-27
CN1182482C (zh) 2004-12-29

Similar Documents

Publication Publication Date Title
TW476935B (en) A processing device for digitally re-producing signal
CA1150399A (en) Method and apparatus for magnetic recording and reproduction of digital signal
KR100331415B1 (ko) Dc 성분을 갖는 사전처리된 신호와 임계 신호를 비교하여 저장된 데이타를 검색하기 위한 데이타 발생기 어셈블리
US6904086B2 (en) Adaptive equalizer circuit
KR100357641B1 (ko) 오프셋 제어 회로 및 오프셋 제어 방법
KR19990077909A (ko) 데이터 기록 장치
US7024447B2 (en) Time continuous FIR filter to implement a hilbert transform and corresponding filtering method
US5546245A (en) Data storage apparatus with an A/D converter having a reference voltage control based upon a signal before and after discrimination
JP2004214932A (ja) クロック信号再生ｐｌｌ回路
US7002764B2 (en) Method and apparatus for providing generalized write pre-compensation
JP2977031B2 (ja) データ検出器及びその方法
KR940003663B1 (ko) 디지탈 신호 재생회로
JP3087860B2 (ja) 磁気記憶装置の記録回路
KR0151030B1 (ko) 통합등화기를 갖는 디지탈 기록재생장치
JP3550625B2 (ja) 記録増幅回路
KR100711684B1 (ko) 디지털 데이터 기록 장치
JPS58147813A (ja) 磁気記録再生装置
JP3689452B2 (ja) デジタル信号再生装置
JPH10269508A (ja) 磁気記録再生装置及び同装置に適用する記録補償回路
JPH02260203A (ja) 磁気記録再生回路
JPH05325512A (ja) 磁気記録装置及び磁気記録媒体
Shimpuku et al. Variable length RLL codes for high-density optical recording
JPH0798804A (ja) デイジタル磁気再生装置及びデイジタル磁気記録再生装置
JPH08279103A (ja) 磁気再生装置
JPS6383964A (ja) 磁気記録再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application