KR19990074927A - A method of forming a photoresist pattern of a semiconductor device having stepped sidewalls - Google Patents
A method of forming a photoresist pattern of a semiconductor device having stepped sidewalls Download PDFInfo
- Publication number
- KR19990074927A KR19990074927A KR1019980008823A KR19980008823A KR19990074927A KR 19990074927 A KR19990074927 A KR 19990074927A KR 1019980008823 A KR1019980008823 A KR 1019980008823A KR 19980008823 A KR19980008823 A KR 19980008823A KR 19990074927 A KR19990074927 A KR 19990074927A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist film
- photoresist
- film
- forming
- resist
- Prior art date
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
계단진 측벽을 가지는 반도체 장치의 포토레지스트 패턴(photoresist pattern)을 형성하는 방법을 개시한다. 본 발명은, 반도체 기판 상에 제1포토레지스트막, 분리막 및 제2포토레지스트막을 형성한다. 제2포토레지스트막을 제1차 노광 및 제1차 현상하여 제1포토레지스트막을 노출시키는 제2포토레지스트 패턴을 형성한다. 노출되는 제1포토레지스트막을 제2차 노광 및 제2차 현상하여 반도체 기판을 노출시키는 제2포토레지스트 패턴을 형성한다. 여기서, 제1포토레지스트막 및 제2포토레지스트막은 감광되는 빛의 파장대가 다르다. 즉, 제1포토레지스트막은 노볼락(novolak)계 레지스트 등과 같은 i-라인 레지스트(i-line resist)로 형성되고 제1차 노광은 i-라인을 사용한다. 제2포토레지스트막은 폴리비닐페놀(polyvinylphenol)계 레지스트 등과 같은 디유비(DUV;Deep UltraViolet)) 레지스트로 형성되고 제2차 노광은 디유비를 사용한다A method of forming a photoresist pattern of a semiconductor device having stepped sidewalls is disclosed. The present invention forms a first photoresist film, a separation film and a second photoresist film on a semiconductor substrate. The second photoresist film is first exposed and first developed to form a second photoresist pattern exposing the first photoresist film. The exposed first photoresist film is subjected to the second exposure and the second development to form a second photoresist pattern exposing the semiconductor substrate. Here, the first photoresist film and the second photoresist film have different wavelength bands of light to be exposed. That is, the first photoresist film is formed of an i-line resist such as a novolak-based resist and the like, and the first exposure uses an i-line. The second photoresist film is formed of a Deep UltraViolet (DUV) resist such as a polyvinylphenol-based resist and the like, and the second exposure uses Diubi.
Description
본 발명은 반도체 장치에 관한 것으로, 특히 계단진 측벽을 가지는 포토레지스트 패턴을 형성하는 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to semiconductor devices, and more particularly, to a method of forming a photoresist pattern having stepped sidewalls.
반도체 장치가 고집적화 및 고기능화됨에 따라 제조 공정의 공정 수가 증가되고 공정이 복잡화되고 있다. 더하여, 정렬 불량(mis align)의 보정이 어려워지는 등 공정 수행이 어려워지고 있다. 추가되는 단위 공정 수의 증가로 인해서 공정 진행 시간의 증가 및 정렬 키(align key)의 손상 등과 같은 공정 불량 등이 발생하고 있다. 특히, 포토레지스트 패턴을 형성하기 위한 사진 식각 공정(photolithography process)을 진행하는 시간이 증가되고 여러 번의 사진 식각 공정을 진행함에 따라 정렬 불량 등과 같은 불량이 발생되고 있다.As semiconductor devices are highly integrated and highly functional, the number of processes in the manufacturing process is increased and the processes are complicated. In addition, it is difficult to perform the process, such as the correction of misalignment is difficult. Due to an increase in the number of additional unit processes, process failures such as an increase in process progress time and damage to an alignment key occur. In particular, the time for performing the photolithography process for forming the photoresist pattern is increased, and as the photolithography process is performed several times, defects such as misalignment are generated.
예를 들어, 게이트(gate)에 연결되는 비트 라인(bit line)을 형성하는 공정은 게이트 상에 제1절연막을 형성하고 사진 식각 공정으로 제1포토레지스트 패턴(first photoresist pattern)을 형성한다. 이후에, 상기 제1포토레지스트 패턴을 식각 마스크로 이용하여 제1절연막을 패터닝하여 제1콘택홀(contact hole)을 가지는 제1절연막 패턴을 형성한다. 이후에, 제1콘택홀을 채우는 제1도전막 패턴을 형성한 후, 상기 제1도전막 패턴을 덮는 제2절연막을 형성한다. 다음에, 화학 기계적 연마(chemical mechanical polishing) 방법 등을 이용하여 상기 제2절연막을 평탄화한다. 이후에, 제2포토레지스트막을 형성하고 사진 식각 공정으로 제2포토레지스트 패턴을 형성한다. 이후에, 상기 제2포토레지스트 패턴을 식각 마스크로 상기 제2절연막을 패터닝하여 상기 제1도전막 패턴을 노출시키는 제2콘택홀을 가지는 제2절연막 패턴을 형성한다. 다음에, 상기 제2콘택홀의 채우는 제2도전막 패턴을 형성하여 제1도전막 패턴 및 제2도전막 패턴으로 이루어지는 비트 라인을 형성한다.For example, a process of forming a bit line connected to a gate forms a first insulating layer on the gate and forms a first photoresist pattern by a photolithography process. Thereafter, a first insulating layer is patterned using the first photoresist pattern as an etching mask to form a first insulating layer pattern having a first contact hole. Thereafter, after forming the first conductive film pattern filling the first contact hole, a second insulating film covering the first conductive film pattern is formed. Next, the second insulating film is planarized by a chemical mechanical polishing method or the like. Thereafter, a second photoresist film is formed and a second photoresist pattern is formed by a photolithography process. Thereafter, the second insulating layer is patterned using the second photoresist pattern as an etch mask to form a second insulating layer pattern having a second contact hole exposing the first conductive layer pattern. Next, a second conductive layer pattern filling the second contact hole is formed to form a bit line including the first conductive layer pattern and the second conductive layer pattern.
상술한 바와 같이 두 차례에 걸친 사진 식각 공정을 진행할 때, 사진 식각 공정 사이에 패터닝을 위한 식각 공정, 제2절연막 형성 공정 및 평탄화 공정 등과 같은 다른 장비가 요구되는 공정이 진행됨에 따라 막질간의 정렬이 불량해질 수 있다. 공정간의 정렬을 구현하기 위해서 막질에 형성하는 정렬 키들이 상기 평탄화 공정 등에 의해서 손상될 수 있다.As described above, when the photolithography process is performed twice, the alignment between the layers is changed as a process requiring other equipment such as an etching process for patterning, a second insulating film forming process, and a planarization process is performed between the photolithography processes. It can be bad. Alignment keys formed in the film to implement alignment between processes may be damaged by the planarization process or the like.
본 발명이 이루고자 하는 기술적 과제는 공정의 단순화를 구현할 수 있어 공정 수행 시간의 단축 및 정렬 불량의 발생을 방지할 수 있는 반도체 장치의 포토레지스트 패턴 형성 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of forming a photoresist pattern of a semiconductor device capable of implementing a process simplification and preventing a process execution time and preventing misalignment.
도 1 내지 도 4는 본 발명의 실시예에 의한 포토레지스트 패턴을 형성하는 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.1 to 4 are cross-sectional views schematically illustrating a method of forming a photoresist pattern according to an embodiment of the present invention.
상기의 기술적 과제를 달성하기 위하여 본 발명의 일 관점은, 반도체 기판 상에 제1포토레지스트막을 형성한다. 상기 제1포토레지스트막 상에 분리막을 형성하고, 상기 분리막 상에 제2포토레지스트막을 형성한다. 상기 제2포토레지스트막을 제1차 노광 및 제1차 현상하여 상기 제1포토레지스트막을 노출시키는 제2포토레지스트 패턴을 형성한다. 상기 노출되는 제1포토레지스트막을 제2차 노광 및 제2차 현상하여 상기 반도체 기판을 노출시키는 제2포토레지스트 패턴을 형성한다.In order to achieve the above technical problem, an aspect of the present invention forms a first photoresist film on a semiconductor substrate. A separator is formed on the first photoresist film, and a second photoresist film is formed on the separator. The second photoresist film is first exposed and first developed to form a second photoresist pattern exposing the first photoresist film. The exposed first photoresist film is subjected to second exposure and second development to form a second photoresist pattern exposing the semiconductor substrate.
여기서, 상기 제1포토레지스트막 및 상기 제2포토레지스트막은 감광되는 빛의 파장대가 다르다. 즉, 상기 제1포토레지스트막은 노볼락(novolak)계 레지스트 등과 같은 i-라인 레지스트(i-line resist)로 형성되고 상기 제1차 노광은 i-라인을 사용한다. 상기 제2포토레지스트막은 폴리비닐페놀(polyvinylphenol)계 레지스트 등과 같은 디유비(DUV;Deep UltraViolet) 레지스트로 형성되고 상기 제2차 노광은 디유비를 사용한다.Here, the first photoresist film and the second photoresist film have different wavelength bands of light to be exposed. That is, the first photoresist film is formed of an i-line resist such as a novolak-based resist and the like, and the first exposure uses an i-line. The second photoresist film is formed of a Deep UltraViolet (DUV) resist, such as a polyvinylphenol-based resist and the like, and the second exposure uses the Diubi.
본 발명에 따르면, 노광 및 현상 공정을 연속하여 두 차례 진행하여 제1포토레지스트 패턴 및 제2포토레지스트 패턴으로 이루어지는 계단진 측벽을 가지는 포토레지스트 패턴을 형성할 수 있다. 이에 따라, 정렬은 노광 장비에서 이루어져 정렬 불량의 발생을 억제할 수 있다. 그리고, 전체 공정에서 평탄화 단계 등과 같은 단위 공정을 수행하지 않을 수 있어 공정 단계의 감축 및 공정의 단순화를 구현할 수 있다.According to the present invention, a photoresist pattern having stepped sidewalls consisting of a first photoresist pattern and a second photoresist pattern may be formed by performing the exposure and development processes twice in succession. Accordingly, alignment can be made in the exposure equipment, thereby suppressing the occurrence of misalignment. In addition, since the unit process such as the planarization step may not be performed in the entire process, the reduction of the process step and the simplification of the process may be realized.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 막이 다른 막 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the thickness of the film and the like in the drawings are exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings mean the same elements. In addition, when a film is described as "on" another film or semiconductor substrate, the film may exist in direct contact with the other film or semiconductor substrate, or a third film may be interposed therebetween.
도 1 내지 도 4는 본 발명의 실시예에 의한 계단진 측벽을 가지는 포토레지스트 패턴 형성 방법을 설명하기 위하여 개략적으로 도시한 단면도들이다.1 to 4 are cross-sectional views schematically illustrating a method of forming a photoresist pattern having a stepped sidewall according to an embodiment of the present invention.
도 1은 반도체 기판(100) 상에 제1포토레지스트막(300)을 형성하는 단계를 개략적으로 나타낸다.1 schematically illustrates a step of forming a first photoresist film 300 on a semiconductor substrate 100.
구체적으로, 반도체 기판(100) 상에 산화 실리콘막 등과 같은 절연막(200)을 형성한다. 상기 절연막(200)은 게이트(도시되지 않음) 등과 같은 하부 구조를 절연시킬 목적으로 형성된다. 이후에, 절연막(200) 상에 제1포토레지스트막(300)을 형성한다. 상기 제1포토레지스트막(300)은 소정의 파장대의 빛에만 감광되어 화학적 특성이 변화되는 레지스트로 형성된다. 예컨대, 대략 365㎚의 파장을 가지는 i-라인에 감광되는 노볼락(novolak)계 레지스트, 즉, 노볼락-디아조 나프타퀴논(novolak diazo-naphtaquinone)계 레지스트를 대략 1.06㎛ 정도의 두께로 도포한다. 상기 노볼락계 레지스트는 상기 노볼락계 레지스트가 감광되는 데에는 대략 300mJ/㎠ 정도의 에너지가 필요하며 i-라인에 의해서 감광될 수 있어 화학적 특성이 변화될 수 있다.Specifically, an insulating film 200 such as a silicon oxide film is formed on the semiconductor substrate 100. The insulating layer 200 is formed to insulate a lower structure such as a gate (not shown). Thereafter, the first photoresist film 300 is formed on the insulating film 200. The first photoresist film 300 is formed of a resist that is exposed only to light of a predetermined wavelength band and whose chemical properties are changed. For example, a novolak-based resist, i.e., a novolak-diazo-naphtaquinone-based resist, which is exposed to an i-line having a wavelength of approximately 365 nm, is applied to a thickness of approximately 1.06 mu m. . The novolac-based resist requires energy of about 300 mJ / cm 2 for the novolac-based resist to be exposed and may be exposed by i-line, thereby changing chemical properties.
도 2는 제1포토레지스트막(300) 상에 제2포토레지스트막(500)을 형성하는 단계를 개략적으로 나타낸다.2 schematically illustrates a step of forming a second photoresist film 500 on the first photoresist film 300.
구체적으로, 제1포토레지스트막(300) 상에 분리막(400) 및 제2포토레지스트막(500)을 형성한다. 상기 분리막(400)은 상기 제2포토레지스트막(500)과 상기 제1포토레지스트막(300)이 서로 섞여 막질이 불량해지는 것을 방지한다. 그리고, 상기 분리막(400)은 후속의 현상 단계에서 사용되는 현상액에 의해서 제거될 수 있는 화학적 특성을 가진다. 즉, 현상액에 용해되는 특성, 예컨대, 수용성을 가지는 물질로 상기 분리막(400)은 형성된다. 이와 같은 물질로는 폴리비닐알코올(polyvinyl alcohol)을 들 수 있으며, 상기 분리막(400)으로 폴리비닐알코올막을 이용하는 경우에는 상기 분리막(400)은 대략 1000Å 정도의 두께로 형성된다.In detail, the separator 400 and the second photoresist film 500 are formed on the first photoresist film 300. The separator 400 prevents the second photoresist film 500 and the first photoresist film 300 from being mixed with each other to deteriorate the film quality. In addition, the separator 400 has a chemical property that can be removed by a developer used in a subsequent development step. That is, the separator 400 is formed of a material having a property of dissolving in a developer, for example, water solubility. Such a material may include polyvinyl alcohol. When the polyvinyl alcohol film is used as the separator 400, the separator 400 is formed to a thickness of about 1000 μs.
상기 분리막(400) 상에 형성되는 제2포토레지스트막(500)은 상기 제1포토레지스트막(300)과는 다른 파장대의 빛에 감광되는 레지스트로 형성된다. 예컨대, (DUV;Deep UltraViolet) 레지스트 등과 같은 화학 증폭형 레지스트로 대략 0.7㎛ 정도의 두께로 상기 제2포토레지스트막(500)을 형성한다. DUV는 KrF에 의해서 방출되며 대략 248㎚의 파장 및 대략 100mJ/㎠ 이하의 에너지를 가진다. 이에 따라, DUV로는 상기 제1포토레지스트막(300)을 감광시킬 수 없다. 더하여, 상기 DUV는 상기 제1포토레지스트막(300)의 바닥까지 투과되지 못한다.The second photoresist film 500 formed on the separator 400 is formed of a resist that is exposed to light having a wavelength different from that of the first photoresist film 300. For example, the second photoresist film 500 may be formed to a thickness of about 0.7 μm using a chemically amplified resist such as a (DUV; Deep UltraViolet) resist. The DUV is emitted by KrF and has a wavelength of about 248 nm and an energy of about 100 mJ / cm 2 or less. Accordingly, the first photoresist film 300 may not be exposed to light by DUV. In addition, the DUV is not transmitted to the bottom of the first photoresist film 300.
도 3은 제2포토레지스트막(500)을 제1차 노광(exposure) 및 제1차 현상(develop)하여 제2포토레지스트 패턴(550)을 형성하는 단계를 개략적으로 나타낸다.FIG. 3 schematically illustrates a step of forming a second photoresist pattern 550 by first exposure and first development of the second photoresist film 500.
구체적으로, 노광 장비, 즉, DUV 스텝퍼(stepper)에 상기 반도체 기판(100)을 장착한 후, 선택적으로 빛을 조사하여 제2포토레지스트막(500)을 제1차 노광시킨다. 제1차 노광 단계에서는 상기 제2포토레지스트막(500)으로 사용된 DUV 레지스트를 감광시키기에 적절한 DUV를 이용하여 대략 65mJ/㎠ 정도의 에너지로 상기 제2포토레지스트막(500)을 선택적으로 노광시켜 화학적 특성을 변화시킨다. 그러나, 하부의 제1포토레지트막(300)은 레지스트의 화학적 특성에 의해서 상기 DUV에 의해서 감광되지 않는다. 이후에, 상기 노광된 제2포토레지스트막(500)에 현상액을 도입하여 제1차 현상함으로써 제1포토레지스트막(300)을 노출시키는 제2포토레지스트 패턴(550)을 형성한다. 이때, 상기 분리막(400)의 노출되는 부분도 상기 현상액에 의해서 제거된다. 이에 따라 패터닝된 분리막(400a)이 잔존한다. 이와 같은 제1차 노광 및 제1차 현상에 의해서 상기 제1포토레지스트막(300)은 현상되지 않고 잔존한다.Specifically, after the semiconductor substrate 100 is mounted on an exposure apparatus, that is, a DUV stepper, the second photoresist film 500 is first exposed by selectively irradiating light. In the first exposure step, the second photoresist film 500 is selectively exposed to an energy of about 65 mJ / cm 2 by using a DUV suitable for photosensitive DUV resist used as the second photoresist film 500. Change the chemical properties. However, the lower first photoresist film 300 is not exposed to the DUV due to the chemical characteristics of the resist. Thereafter, a developer is introduced into the exposed second photoresist film 500 to first develop the second photoresist pattern 550 to expose the first photoresist film 300. At this time, the exposed portion of the separator 400 is also removed by the developer. As a result, the patterned separator 400a remains. By the first exposure and the first development as described above, the first photoresist film 300 remains undeveloped.
도 4는 노출되는 제1포토레지스트막(300)을 제2차 노광 및 제2차 현상하여 제1포토레지스트 패턴(350)을 형성하는 단계를 개략적으로 나타낸다.FIG. 4 schematically illustrates a step of forming the first photoresist pattern 350 by performing a second exposure and a second development on the exposed first photoresist film 300.
구체적으로, 노출되는 제1포토레지스트막(300)에 선택적으로 빛을 조사하여 제2차 노광한다. 상기 제2차 노광 단계는 제1포토레지스트막(300)으로 이용되는 i-라인 레지스트를 감광시키기에 적절한 i-라인을 이용한다. 즉, i-라인 스텝퍼에서 대략 500m초 정도 노광하여 제1포토레지스트막(300)의 화학적 특성을 변화시킨다. 이후에, 상기 노광된 제1포토레지스트막(300)에 현상액을 도입하여 제2차 현상을 수행한다. 이에 따라, 하부의 절연막(200)을 노출시키는 제1포토레지스트 패턴(350)을 형성한다.Specifically, light is selectively irradiated to the exposed first photoresist film 300 to expose the second photoresist. The second exposure step uses an i-line suitable for photosensitive i-line resist used as the first photoresist film 300. That is, the chemical properties of the first photoresist film 300 are changed by exposing it for about 500 m seconds with an i-line stepper. Thereafter, a developer is introduced into the exposed first photoresist film 300 to perform a second development. Accordingly, the first photoresist pattern 350 exposing the lower insulating layer 200 is formed.
이때, 상부의 제2포토레지스트 패턴(550)은 상기 i-라인에 의해서 감광되지 않으므로 상기 제2차 현상에 의해서 손상되지 않아 변형되지 않고 존재한다. 더하여, 상기 제2포토레지스트 패턴(550)의 선폭은 상기 제1포토레지스트 패턴(350)의 선폭과 다를 수 있다. 이에 따라, 상기 제1포토레지스트 패턴(350) 및 상기 제2포토레지스트 패턴(550)으로 이루어지는 전체 포토레지스트 패턴(350, 550)은 스텝진(step like) 측벽을 가지게 된다. 그리고, 이와 같이 형성된 포토레지스트 패턴(350, 550)은 중간 공정으로 평탄화 공정이 도입되지 않고 형성된다. 따라서, 상기 포토레지스트 패턴(350, 550)에 의한 정렬 키는 손상 받지 않고 형성될 수 있다.In this case, since the upper second photoresist pattern 550 is not exposed by the i-line, the second photoresist pattern 550 is not damaged by the second phenomenon and is present without being deformed. In addition, the line width of the second photoresist pattern 550 may be different from the line width of the first photoresist pattern 350. Accordingly, all of the photoresist patterns 350 and 550 including the first photoresist pattern 350 and the second photoresist pattern 550 have step-like sidewalls. The photoresist patterns 350 and 550 formed as described above are formed without introducing the planarization process into the intermediate process. Therefore, the alignment keys formed by the photoresist patterns 350 and 550 may be formed without being damaged.
이와 같이 형성된 상기 포토레지스트 패턴(350, 550)을 식각 마스크로 이용하여, 상기 절연막(200)을 패터닝하는 공정을 더 진행할 수 있다. 이와 같은 식각 공정에 의해서 반도체 기판(100)을 노출시키는 콘택홀을 가지는 절연막 패턴이 형성된다. 상기 콘택홀의 측벽은 상기 포토레지스트 패턴(350, 550)의 스텝진 측벽 형상에 의해서 스텝진 형상을 가지게 된다. 이후에, 상기 콘택홀을 채우는 도전막을 형성하여 비트 라인으로 이용한다. 이와 같이 2차에 걸친 식각 공정을 한 번의 식각 공정으로 그 단계를 감소시킬 수 있어, 공정 시간 단축 및 공정의 단순화를 구현할 수 있다.Using the photoresist patterns 350 and 550 formed as described above as an etch mask, the process of patterning the insulating layer 200 may be further performed. By such an etching process, an insulating film pattern having a contact hole exposing the semiconductor substrate 100 is formed. Sidewalls of the contact holes may have a stepped shape by stepped sidewall shapes of the photoresist patterns 350 and 550. Thereafter, a conductive film filling the contact hole is formed and used as a bit line. As such, the second etching process may be reduced in one etching process, thereby reducing process time and simplifying the process.
이상, 본 발명을 구체적인 실시예를 통해서 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.As mentioned above, although this invention was demonstrated in detail through the specific Example, this invention is not limited to this, It is clear that the deformation | transformation and improvement are possible by the person of ordinary skill in the art within the technical idea of this invention.
상술한 본 발명에 따르면, 레지스트의 조사되는 빛 파장대에 따른 감광 특성을 이용하여 이중 포토레지스트막을 형성하고 선택적으로 다른 파장대의 빛을 사용하여 순차적으로 노광 및 현상 공정을 반복하여 다른 선폭을 가지는 제1포토레지스트 패턴 및 제2포토레지스트 패턴으로 이루어지는 포토레지스트 패턴을 형성할 수 있다. 상기 포토레지스트 패턴을 형성하는 공정에서 노광 장비 내에 막질간의 정렬을 진행할 수 있어, 정렬 불량의 발생을 보다 방지할 수 있다. 더하여, 공정 중간에 화학적 기계적 연마 방법 등과 같은 평탄화 공정을 생략할 수 있어, 정렬 키 등의 손상 등을 방지할 수 있다. 또한, 상기 포토레지스트 패턴은 스텝진 측벽을 가질 수 있어, 후속의 식각 공정에서 스텝진 측벽을 가지는 절연막 패턴을 형성할 수 있다. 이에 따라, 두 차례에 걸쳐 진행되던 식각 공정을 한 차례로 감소시킬 수 있어 공정 시간의 단축 및 공정의 단순화를 구현할 수 있다.According to the present invention described above, the first photo having a different line width by forming a double photoresist film using the photosensitive characteristics according to the light wavelength band of the resist and selectively repeating the exposure and development process using light of different wavelength bands A photoresist pattern composed of the photoresist pattern and the second photoresist pattern can be formed. In the process of forming the photoresist pattern, the alignment between the films may be progressed in the exposure equipment, thereby preventing occurrence of misalignment. In addition, a planarization step such as a chemical mechanical polishing method or the like can be omitted in the middle of the step, and damage to an alignment key or the like can be prevented. In addition, the photoresist pattern may have a stepped sidewall, thereby forming an insulating layer pattern having a stepped sidewall in a subsequent etching process. Accordingly, the etching process, which has been performed twice, can be reduced one by one, thereby shortening the process time and simplifying the process.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980008823A KR19990074927A (en) | 1998-03-16 | 1998-03-16 | A method of forming a photoresist pattern of a semiconductor device having stepped sidewalls |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980008823A KR19990074927A (en) | 1998-03-16 | 1998-03-16 | A method of forming a photoresist pattern of a semiconductor device having stepped sidewalls |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990074927A true KR19990074927A (en) | 1999-10-05 |
Family
ID=65908925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980008823A KR19990074927A (en) | 1998-03-16 | 1998-03-16 | A method of forming a photoresist pattern of a semiconductor device having stepped sidewalls |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990074927A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100346604B1 (en) * | 1999-11-10 | 2002-07-26 | 아남반도체 주식회사 | Mask pattern obtain of steped pattern profile |
| KR100346603B1 (en) * | 1999-10-06 | 2002-07-26 | 아남반도체 주식회사 | Mask pattern obtain of graded pattern profile |
| KR100390963B1 (en) * | 1999-12-29 | 2003-07-10 | 주식회사 하이닉스반도체 | Method of forming a contact hole in a semiconductor device |
-
1998
- 1998-03-16 KR KR1019980008823A patent/KR19990074927A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100346603B1 (en) * | 1999-10-06 | 2002-07-26 | 아남반도체 주식회사 | Mask pattern obtain of graded pattern profile |
| KR100346604B1 (en) * | 1999-11-10 | 2002-07-26 | 아남반도체 주식회사 | Mask pattern obtain of steped pattern profile |
| KR100390963B1 (en) * | 1999-12-29 | 2003-07-10 | 주식회사 하이닉스반도체 | Method of forming a contact hole in a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100354440B1 (en) | Method for forming patterns of semiconductor device | |
| KR100843870B1 (en) | Method for manufacturing fine pattern of a semiconductor device | |
| KR101031465B1 (en) | Method for Forming Fine Contact Hole Pattern of Semiconductor Device | |
| KR20000028683A (en) | A method for forming self-aligned features | |
| KR19990074927A (en) | A method of forming a photoresist pattern of a semiconductor device having stepped sidewalls | |
| KR19980028362A (en) | Manufacturing method of fine pattern of semiconductor device | |
| US6876065B2 (en) | Semiconductor device and a fabrication method thereof | |
| KR20110077484A (en) | Method of forming fine pattern for semicondutor device | |
| KR100367495B1 (en) | Method for manufacturing contact hole in semiconductor device | |
| KR100365559B1 (en) | Manufacturing method for semiconductor device | |
| KR100702308B1 (en) | Manufacturing method for semiconductor device | |
| KR20120081653A (en) | Method for manufacturing mask of semiconductor device | |
| KR100365752B1 (en) | Method for forming contact hole in semiconductor device | |
| KR100546158B1 (en) | Manufacturing method of semiconductor device | |
| KR100220940B1 (en) | Method of manufacturing fine pattern of semiconductor device | |
| KR100709453B1 (en) | Forming method for bit line of semiconductor device | |
| KR20110108712A (en) | Method for fabricating contact hole in semiconductor device | |
| US20010003026A1 (en) | Method of manufacturing a strong phase shifting mask | |
| KR100597765B1 (en) | Method for fabricating semiconductor device | |
| KR100515372B1 (en) | Method for forming fine pattern of semiconductor device | |
| KR100546192B1 (en) | Manufacturing method of semiconductor device | |
| KR20010059981A (en) | Manufacturing method of semiconductor device | |
| KR20040080574A (en) | Method for manufacturing semiconductor device | |
| KR20000045357A (en) | Method for fabricating semiconductor device | |
| KR19990003483A (en) | Manufacturing Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |