KR19990072684A

KR19990072684A - 펄스폭변조시스템의스위칭레귤레이터제어회로및스위칭레귤레이터

Info

Publication number: KR19990072684A
Application number: KR1019990005216A
Authority: KR
Inventors: 스도미노루
Original assignee: 이토 기요시; 세이코 인스트루먼트 가부시키가이샤
Priority date: 1998-02-18
Filing date: 1999-02-13
Publication date: 1999-09-27
Also published as: JPH11235025A; TW423198B; US6078170A

Abstract

SW 레귤레이터의 전원전압이 높을 때 부하 단락시 전원회로 혹은 SW 레귤레이터에 사용된 스위치 소자의 손상을 억제하는 것으로서, 고 전원전압일 때 최대 듀티비를 감소시키기 위해서 SW 레귤레이터의 최대 듀티비에 전원전압 의존성이 제공된다.

Description

펄스폭변조 시스템의 스위칭 레귤레이터 제어회로 및 스위칭 레귤레이터{Switching regulator control circuit of PWM system and switching regulator thereof}

본 발명은 스위칭 레귤레이터(이하 "SW 레귤레이터"라 함)의 입력 전원전압에 따라 저입력 전원전압일 때에도 부하에 큰 전류를 공급할 수 있으며, 고입력 전원전압일 때, 부하 단락회로와 같은 과부하 상태에서도 필요이상으로 큰 전류가 흐르는 것을 방지할 수 있는 PWM 시스템의 SW 레귤레이터 제어회로에 관한 것이다.

종래의 PWM SW 레귤레이터 제어회로로서, 도 5의 회로도에 도시한 SW 레귤레이터 제어회로가 공지되어 있다. 즉, 기준전압 회로(10)의 기준전압(Vref)과 SW 레귤레이터의 출력단자(5)의 출력전압(Vout)을 분할하는 블리더 저항기(11 및 12)의 노드의 전압간 차전압을 증폭하는 오차 증폭기가 제공되어 있다. 오차 증폭기(13)의 출력전압을 Verr, 기준전압 회로(10)의 출력전압을 Vref, 블리더 저항기(11 및 12)의 노드의 전압을 Va라고 하면, Vref > Va일 경우, Verr는 하이가 되나 반대로 Vref < Va일 경우엔 로우로 된다.

PWM(펄스폭변조) 비교기(15)는 발진회로(14)의 출력(Vtri), 예를들면 삼각파와 오차 증폭기(13)의 출력(Verr)을 비교하여 신호를 출력한다. 이것을 도 6에 도시하였다. 즉, PWM 비교기(15)의 출력(Vpwm)의 펄스폭은 오차 증폭기(13)의 출력전압(Verr)을 업 및 다운하여 제어된다. 이 펄스폭 구간 동안에만, SW 레귤레이터에 사용된 스위치 소자는 온/오프로 제어된다. 이것이 SW 레귤레이터의 소위 PWM 동작이다.

또한, 기준전압 회로(16)의 기준전압값(Vref2)과 발진회로(14)의 삼각파 출력전압값(Vtri)을 비교하는 비교기(17)의 출력(Vcomp)은 Vref2 < Vtri일 때 레벨이 로우로 된다. 비교기(17)의 출력(Vcomp)의 레벨이 로우가 될 때, 이 비교기의 출력은 AND 게이트(18)에 입력되어, AND 게이트(18)의 출력(Vand)은 레벨이 항상 로이가 된다. 즉, SW 레귤레이터의 최대 듀티비(SW 레귤레이터에 사용된 스위칭 소자가 온 상태의 구간과 SW 레귤레이터의 스위칭 구간과의 비의 최대값; 이하 이것을 "최대 듀티비"라 함)는 기준 전압값(Vref2)을 발진회로(14)의 삼각파(Vos)의 어떤 레벨에 설정함으로써 결정된다. 일반적으로, SW 레귤레이터의 경우, 스위칭 소자가 SW 레귤레이터에 사용된 구간이 더 길게 되면, 전기 파워를 부하에 공급하는 역량이 증가한다. 예를 들면, 부하가 크게 될 때, 즉 출력부하 전류값이 크게 될 때, SW 레귤레이터의 출력전압이 떨어지고 블리더 저항기에 의해 분할된 전압(Va)이 떨어진다. 결국, 오차 증폭기(13)의 출력전압(Verr)이 증가하기 때문에 그 결과, PWM 비교기(15)의 출력(Vpwm)의 펄스폭이 넓어져서(듀티비가 크게됨), 펄스폭이 제어되므로 출력전압(Vout)이 일정하게 유지된다.

반대로, 부하가 작아질 때, 즉 출력부하 전류값이 작게 될 때, SW 레귤레이터의 출력전압이 증가하며, 블리더 저항기에 의해 분할된 전압(Va)이 증가한다. 결국, 오차 증폭기(13)의 출력전압(Verr)은 감소하여, 그 결과, PWM 비교기(15)의 출력(Vpwm)의 펄스폭이 좁아져서(듀티비가 작아짐), 펄스폭이 제어되므로, 출력전압(Vout)이 일정하게 유지된다.

즉, 오차 증폭기(13)의 출력전압(Verr)은 SW 레귤레이터의 펄스를 제어하도록 부하전류값에 따라 변한다.

일반적으로, SW 레귤레이터의 경우, 코일에 저장된 에너지는 코일의 양단간 전압차, 즉 입력 전원전압에 의존하며, 입력 전원전압이 커짐에 따라 에너지가 커진다. 즉, 동일한 부하라도, SW 레귤레이터에 사용된 스위칭 소자를 턴온시키기 위해서 더 낮은 입력 전원전압은 더 큰 펄스폭을 필요로 하며, 더 큰 입력 전원전압은 더 작은 펄스폭에 의해 SW 레귤레이터에 사용된 스위치 소자를 턴온시킨다.

그러나, 종래의 SW 레귤레이터는 다음 문제가 있다. 즉, 최대 듀티비를 작게 하면, 전원전압이 낮을 때, 스위칭 동작에 기인한 코일 에너지가 작아, 그 결과, 큰 부하전류가 공급될 수 없다. 또한, 최대 듀티비를 크게 하면, 전원전압이 클 때, 부하 단락회로와 같은 이상상태가 발생한다면, 스위칭 동작에 기인한 코일 에너지가 크기 때문에, 큰 전류가 전원회로 혹은 SW 소자에 흘러 이에 손상을 입힌다.

전술한 바에 비추어, 상기 문제를 해결하기 위해서, 본 발명의 목적은 전원전압이 낮을 때 최대 듀티비가 크게 되도록 설정하고, 전원전압이 클 때 최대 듀티비가 작게 되도록 설정하여서, 저 전원전압일 때에도 부하 에너지가 충분히 공급될 수 있고, 전원전압이 클 때 단락회로와 같은 이상상태가 발생할 때에도 전원전류 및 스위칭 전류(SW 레귤레이터에 사용된 스위치 소자에 흐르는 전류)가 억제되도록, PWM 시스템의 SW 레귤레이터의 최대 듀티비에 전원전압 의존성을 부여하는 것이다.

도 1은 본 발명에 따라 SW 레귤레이터 제어회로를 도시한 설명도.

도 2는 도 1에 도시한 SW 레귤레이터 제어회로의 동작을 도시한 설명도.

도 3은 본 발명 및 종래의 SW 레귤레이터에 따른 SW 레귤레이터에서 최대 에너지 공급역량의 전원전압 의존성을 도시한 설명도.

도 4는 본 발명에 따른 부스트형 SW 레귤레이터의 구조를 도시한 설명도.

도 5는 종래의 SW 레귤레이터 제어회로를 도시한 설명도.

도 6은 도 5에 도시한 SW 레귤레이터 제어회로의 동작을 도시한 설명도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 기준 전압회로 11, 12 : 블리더 저항기

13 : 오차 증폭기 14 : 발진회로

15 : PWM 비교기 17 : 비교기

18 : AND 게이트 20 : 입력전원

21 : 코일 23 : 정류소자

25 : 부하 30 : SW 레귤레이터 제어회로

100 : 전압 발생회로

상기 문제를 해결하기 위해서, 본 발명에 따라, 전원전압 의존성이 최대 듀티비에 부여되어, 전원전압이 낮을 때 부하로의 에너지 공급 역량을 상실하지 않으며, 전원전압이 높을 때 부하에서 이상상태가 발생할 때에도 전원전류 및 스위칭 전류를 억제하는 SW 레귤레이터 제어회로가 제공된다.

이하, 본 발명을 첨부한 도면을 참조하여 설명한다. 도 1은 본 발명의 실시예에 따른 SW 레귤레이터 제어회로를 도시한 도면이다. 기준 전압회로(10), 블리더 저항기(11, 12), 오차 증폭기(13), 발진회로(14), PWM 비교기(15), 최대 듀티비를 결정하는 비교기(17) 및 AND 게이트(18)는 종래의 기술과 동일한 것이다. 비교기(17)의 정입력 단자에는 기준전압으로서 소정의 전압이 입력되는 것이 아니라 전압 발생회로(100)의 출력전압값(Vref100)이 입력된다.

전압 발생회로(100)의 출력 전압값(Verf100)은 전원전압이 높을 때 로우로 되고, 반대로 전원전압이 낮을 때 하이가 되는 전원전압 의존성을 갖는다. 최대 듀티비는 비교기(17)의 부입력에 입력되는 발진기 회로(14)의 삼각파 및 비교기(17)의 정입력의 Vref100의 레벨에 의해 결정되기 때문에, Vref100의 전압이 하이이면, 최대 듀티비는 크게 되나 Vref100의 전압이 로우이면 듀티비는 작아진다.

즉, 전원전압이 높을 때, 최대 듀티비는 작아지고, 전원전압이 낮을 때 최대 듀티비는 커진다. 이것을 도 2에 도시하였다. 실선(a)은 최대 듀티비를 나타낸 것이고, 실선(b)은 전압 발생회로(100)의 출력전압값(Vref100)을 나타낸 것이다. 횡축은 전원전압을 나타낸 것으로, 전원전압이 높을 때, Vref100의 값은 낮아지고, 최대 듀티비는 감소된다.

일반적으로, SW 레귤레이터의 최대 듀티비는 전원전압에 의존하지 않고 약 80 내지 90% 범위 내에 있다. 그러나, 본 발명에서, 전원전압이 낮을 때, 최대 듀티비는 80 내지 90% 정도로 커지게 되며, 전원전압이 높을 때, 최대 듀티비는 60% 이하로 된다. 이에 의해서, 전원전압이 낮을 때, 에너지는 부하에 충분하게 제공되며, 전원전압이 높을 때, 필요 이상의 큰 에너지가 부하에 공급되는 것이 방지될 수 있다.

SW 레귤레이터의 부하에 최대 에너지 공급 역량에 대한 전원전압 의존성을 종래의 기술 및 본 발명에 관하여 도 3에 도시하였다. 실선(c)는 종래의 SW 레귤레이터의 경우를 나타낸 것이며, 실선(d)는 본 발명에 따른 SW 레귤레이터의 경우를 나타낸 것이다. 횡측은 전원전압을 나타낸 것이고, 종축은 부하에의 에너지 공급역량이다. 종래의 기술에서, 최대 듀티비는 전원전압에 관하여 일정하기 때문에, 전원전압이 높을 때, 부하에의 공급역량은 높게 되어, 그 결과, 부하 단락회로와 같은 이상상태가 발생하였을 때, 전원회로 혹은 SW 레귤레이터 내에 사용된 스위치 소자에 손상이 가해진다. 반면, 본 발명은 이 문제를 방지할 수 있다.

상기 설명에서, 전원전압 발생회로(100)의 상세 구조는 생략되었으나, 연산 증폭기 등을 사용하여 간단히 구성할 수 있다는 것은 명백하다.

도 4는 본 발명에 따른 SW 레귤레이터의 실시예를 도시한 것이다. 도 4의 SW 레귤레이터는 부스트 형태의 것으로서, 입력전원(20)은 코일(21) 및 도 1에 도시된 본 발명의 SW 레귤레이터 제어회로(30)에 접속된다. 정류소자(23)는 코일(21)과 출력 캐패시터(24) 사이에 접속된다. 부하(25)는 출력 캐패시터와 병렬로 접속된다.

즉, SW 레귤레이터 제어회로(30)의 최대 듀티비는 전원전압(입력 전원(20)의 전압값)에 따라 변한다.

본 발명에 따른 SW 레귤레이터 제어회로는 전원전압 의존성이 최대 듀티비에 주어지기 때문에, 저 전원전압일 때 부하로의 에너지 공급 역량이 증가될 수 있고, 고 전원전압일 때 필요 이상으로 큰 에너지의 공급이 억제될 수 있어, 그 결과, 전원회로 혹은 SW 레귤레이터에 사용된 스위치 소자는 부하 단락과 같은 이상상태에 의해 손상받는 것이 방지될 수 있는 잇점이 있다.

Claims

PWM 시스템의 스위칭 레귤레이터 제어회로에 있어서, 입력 전원전압 의존성이 최대 듀티비에 제공되는 것을 특징으로 하는 펄스폭변조 시스템의 스위칭 레귤레이터 제어회로.
청구항 1에 청구된 PWM 시스템의 스위칭 레귤레이터 제어회로를 사용한 것을 특징으로 하는 스위칭 레귤레이터.