KR19990070196A

KR19990070196A - 복수방출부 냉음극소자

Info

Publication number: KR19990070196A
Application number: KR1019980004929A
Authority: KR
Inventors: 최병룡; 이정용
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-02-18
Filing date: 1998-02-18
Publication date: 1999-09-15
Also published as: KR100354532B1

Abstract

개시된 내용은 복수의 애벌런치 다이오드를 효율적으로 배열하여 고밀도의 전자를 방출하는, 복수방출부 냉음극소자에 관한 것이다. 본 발명의 장치는, 소자제작 및 동작기초가 되는 기판, 기판 상부에 일정형태로 배열시킨 복수의 방출부, 방출부 주위에 형성된 전원인가부, 그리고 기판 및 전원인가부 상부에 형성된 반전층(inversion layer)으로 구성된다. 여기에 전자방출의 효율을 증가시키기 위하여 조절부 및 전자흡수부가 추가된다. 본 발명은 애벌런치 다이오드의 특성을 나타내는 복수의 방출부를 형성시키므로써 전자방출효율을 극대화시킨 것이다. 또한 이러한 복수의 방출부는 개별적으로 동작하므로, 다소 결함이 있는 냉음극소자도 사용이 가능하다. 따라서, 본 발명의 냉음극소자는 CRT(음극선관), FED(전계방출표시장치), 마이크로파소자, 전자빔식자장치(e-beam lithography), 레이저, 센서 등 광범위한 분야에 응용되어, 시스템의 고효율화를 이루는 효과를 제공한다.

Description

복수방출부 냉음극소자

본 발명은 전자를 방출시키는 반도체소자에 관한 것으로, 보다 상세하게는, 냉음극소자에 애벌런치 다이오드 특성을 나타내는 복수의 방출부를 효율적으로 형성하여 소자동작시 고밀도로 전자를 방출하는, 복수방출부 냉음극소자에 관한 것이다.

일반적으로 전자를 방출하는 음극(cathode)은, 열에 의해 전자를 방출시키는 열음극(themionic cathode)과, 예열이 필요치 않는 냉음극(cold cathode)으로 크게 분류된다. 종래의 음극선관(CRT)등에서는 열음극을 사용하여 전자를 방출시켰으나, 최근에는 반도체공정으로 제작한 냉음극(cold cathode)소자에 대한 연구가 활발하게 진행되고 있다.

도 1은 종래의 냉음극소자(cold cathode)를 나타낸 도면이다. 도시한 바와 같이, 종래의 냉음극소자는, 하부저면에 소자제작을 위한 p+형웨이퍼(wafer,11)가 위치하고, 이 상부에 결정형성장(crystal)을 이루기 위해 p형에피층(epi growth layer, 12)을 성장시킨다. 이 p형에피층(12)의 상부중앙에 전자방출을 위한 p+방출부(13)를 형성하고, p+방출부(13)의 주위에는 전원을 인가하기 위한 n+전원인가부(14)가 형성된다. p+방출부(13)를 중심으로 하여 p형에피층(12) 및 n+전원인가부(14)의 상부에, 다량의 전자를 포함하는 n++반전층(shallow channel,15)이 위치한다. 다시 n++반전층(15) 상부에는, 방출된 전자에 방향성을 부여하기 위해 전자방출부분이 개방된 절연층(16) 및 조절부(17)을 각각 형성한다. 그리고 전압 Vg 및 Vd는 소자의 동작을 위한 전원전압이다. p+, n+ 및 n++ 등의 +기호는 반도체재료물질(host material)에 포함된 불순물농도(impurity concentration)의 많고 적음을 나타낸다.

이하, 도면을 참조하여 이러한 종래 냉음극소자의 동작을 자세히 살펴본다. 도시한 바와 같이, 소자의 하부저면에 위치한 p+형웨이퍼(wafer,11)는 두꺼운 기둥형태의 반도체물질(bulk)을 얇게 잘라낸 것이다. 반도제소자가 좋은 동작특성을 나타내기 위해서는 좋은 결정성(crystal)이 필요하다. 따라서, p+웨이퍼(wafer,11) 상부에 p형에피층(epi growth layer,12)을 일정한 두께로 성장시킨다. 이러한 p+웨이퍼(wafer,11) 및 p형에피층(12)이 일반적으로 말하는 반도체기판(substrate)의 기능을 담당한다. 이후 불순물첨가(doping), 석판인쇄작업(litho- graphy) 및 식각작업(etching)등을 반복하여 p+방출부(13), n+전원인가부(14) 및 n++반전층(15)을 형성한다. n++반전층(15)은 전자의 방출효율을 높이기 위한 것이다. n++반전층(shallow channel,15)은 약 300Å(10^-10m)이하 얇은 판 형태의 전자가 존재하는 영역이다. n+전원인가부(14)는 n++반전층(15)에 동작전원을 인가하기 위한 영역이다.

제작된 냉음극소자의 p+방출부(13)와 n++반전층(15)간에 역방향전압(reverse bias)을 인가하면, 두 층으로 구성된 p-n접합부에 공핍층(depletion layer)이 형성된다. 이러한 역방향전압(reverse bias)을 인가하기 위해, 제1전압 Vd의 저전위(음전압)는, 같은 반도체형(type)인 p+웨이퍼(wafer, 11) 및 p형에피층(epi growth layer, 12)을 통해 p+방출부(13)에 인가된다. 그리고, 제1전압 Vd의 고전위(양전압)는, n+전원인가부(14)를 통해 n++반전층(shallow channel, 15)에 인가된다. 제1전압 Vd가 p-n접합부에 역방향전압(reverse bias)이 인가되면, n++반전층(14)에는 애벌런치항복(avalanche breakdown)현상이 발생하고, 이 n++반전층(15)에 존재했던 다량(多量)의 전자는 진공으로 방출된다. 절연층(16)은 n+전원인가부(14) 및 n++반전층(shallow channel,15)과, 조절부(17)간에 전류가 흐르지 못하도록 절연시킨다. 조절부(17)에는 제 2전압 Vg가 인가된다. 이 전압은 n+전원인가부(14)에서 방출된 전자가 일정한 방향성을 갖도록 보조하며, 또한 전자방출효율을 증대시키는 기능도 수행한다. 제1전압 Vd는 p-n접합 다이오드의 동작을 위한 약 10볼트 내외의 전압이고, 제2전압 Vg는 전자의 방출을 위한 약 300∼400볼트의 전압이다. 제 2전압 Vg는 소자의 특성에 의해 변화될 수 있다. 도면에 점선으로 표시된 부분은 방출된 전자를 흡수하는 일종의 전자흡수부(18)이다. 전자흡수부(18)를 구비하지 않더라도 전자는 방출되지만, 이 전자흡수부(18)가 구비될 경우 전자의 방출효율을 증가시킬 수 있다. 또한 전자흡수부(18)는 형광물질을 도포하여 화면을 형성하는 기능도 수행한다. 이러한 전자흡수부에도 약 500볼트 정도의 고전압이 인가되며, 이 전압도 소자의 특성에 의해 변화될 수 있다.

하지만 위와 같이 구성된 종래 냉음극소자는, 소자 전체의 면적에 비해서 전자가 방출되는 면적이 작아, 방출전자의 밀도가 낮은 문제점이 있다. 물론, 소자제작시 전자방출면적을 크게 할 수 있지만, 방출면적을 증가시키더라도 증가비율에 비해 방출전자의 밀도는 크게 증가하지 않는다. 방출부의 표면처리 등에 의해 방출효율을 증가시킬 수도 있지만 이것도 한계가 있으며, 표면처리에 따른 부작용도 크게 나타난다. 따라서 본 발명의 목적은 전술한 문제점을 해결할 수 있도록, 복수의 방출부를 효율적으로 배열하여 형성시키므로써, 애벌런치 다이오드의 특성을 갖는 방출부의 형성 개수에 거의 비례하여 전자가 방출되는 특성을 나타내는, 고효율화 및 고밀도화된 복수방출부 냉음극소자를 제공하는데 있다.

도 1은 종래의 냉음극소자(cold cathode)를 나타낸 도면.

도 2 및 도 3은 본 발명에 따른 복수방출부 냉음극소자의 일예시도.

도 4는 본 발명의 냉음극소자를 동작시키기 위한 전원인가방법을 나타낸 도면.

도 5는 본 발명에 따른 냉음극소자의 동작특성을 나타낸 등가회로도.

※ 도면의 주요부분에 대한 부호의 설명

11, 31 : p+형 웨이퍼(wafer) 12, 32 : p형 에피층(epi layer)

13, 33 : p+방출부 14, 34 : n+전원인가부

15, 35 : n++반전층 16, 36 : 절연층

17, 37 : 조절부 18, 38 : 전자흡수부(anode)

51 : 등가다이오드 52 : 등가저항

이와 같은 목적을 달성하기 위한 본 발명의 냉음극소자는, 소자제작 및 동작의 기초가 되는 기판이 소자하부에 위치한다. 이 기판상부에 고밀도의 전자를 방출하기 위한 복수의 방출부가 일정하게 형성되고, 방출부 주위에는 소자의 동작을 위한 전원인가부가 형성된다. 이 복수의 방출부 상부에는 반전층(inversion layer)이 형성된다. 그리고, 본 발명의 냉음극소자에는 방출부 상부로부터 일정거리 이격되어 조절부 및 전자흡수부(anode, 양극)가 방출효율을 증가시키기 위하여 추가될 수 있다. 이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.

도 2 및 도 3은 본 발명의 실시예에 따른 복수방출부 냉음극소자이다.

도 2에 나타낸 냉음극소자는, 하부저면에 소자제작을 위한 p+웨이퍼(wafer, 31)가 위치하고, 이 상부에 p형 에피층(epi growth layer, 32)을 성장시킨다. 이 p에피층(32)의 상부중앙에는 전자를 방출하는 복수의 p+방출부(33)를 일정형태로 형성하고, 이 복수의 p+방출부(33) 주위에 전원을 인가하기 위한 n+전원인가부(34)를 형성한다. 그리고, p+방출부(33) 상부에는 n++반전층(shallow channel, 35)을 위치시킨다. p에피층(32) 및 n+전원인가부(34)의 상부에는, 방출된 전자의 방향성을 부여하기 위해 방출부분이 개방된 형태로 절연층(insulating layer, 36) 및 조절부(37)가 각각 추가된다.

도 3에 도시한 일예는, 전원을 인가하여 n++반전층(도2참조,35)을 형성시키는 복수방출부 냉음극소자이다. 따라서 도 2의 냉음극소자와 달리, 도 3의 냉음극소자는 소자제작시 n++반전층(35)을 물리적으로 형성하지 않는다. 이러한 까닭으로, 도 2의 냉음극소자는 복수의 방출부 상부가 모두 개방되어 있으나, 도 3의 냉음극소자는 각 방출부의 상부가 독립적으로 개방된 형태를 취하고 있다. 이렇게 제작하는 이유는 냉음극소자에 n++반전층(35)을 효과적으로 생성하기 위한 것이다.

도 4는 본 발명에 따른 냉음극소자의 동작을 위한 전원인가방법을 나타낸 것이다.

본 냉음극소자는, p+방출부(33) 상부에 n++반전층(shallow channel,35)을 형성시켜 전자의 방출효율을 증대시킨다. 전술한 바와 같이, 도 2 및 도 3에 냉음극소자의 2가지 실시예를 나타내었다. 소자제작시, 도 2의 냉음극소자는 물리적으로 n++반전층(35)을 형성시키지만, 도 3의 냉음극소자는 물리적으로 형성시키지 않고 전원을 인가하여 n++반전층(35)을 발생시킨다. 도 4에 나타낸 냉음극소자는 도 3의 것과 동일한 것으로서, 소자제작시 n++반전층(35) 형성여부와 상관없이 기본적인 전원인가방법은 동일하다. 다만 소자에 전원을 인가하면, 도 2의 냉음극소자의 n++반전층(35)은 더욱 활성화되며, 도 3의 냉음극소자는 n++반전층이 형성된다. 전원인가시 도 2에 도시한 냉음극소자의 n++반전층(35)이 활성화된다고 하여 전체적인 소자의 동작이 도 3의 냉음극소자보다 뛰어난 것은 아니다. 각각의 냉음극소자는 나름대로의 특성을 나타낸다.

이렇게 형성된 n++반전층(35)과 p+방출부(33)는 p-n접합을 형성한다. 본 발명은, 전자방출시 p-n접합에서의 애벌런치항복(avalanche breakdown)현상을 이용한다. 소자의 동작시 애벌런치항복이 수행되기 위해서는, p-n접합에 역방향전압(reverse bias)을 인가해야 한다. 순방향전압(forward bias)이 인가되어도 전자는 방출되지만, 방출효율이 감소한다. 역방향전압은 p-n접합의 n++반전층(35)에 고전위를, p+방출부(33)에 저전위를 인가시키는 것이다. 따라서, 전술한 바와 같이 제 1전압 Vd의 고전위(양전압)는 n++반전층(35)에 인가되고, Vd의 저전위(음전압)는 p+방출부(33)에 인가된다. 이와같이 소자에 역방향전압(reverse bias)을 인가하면, 두 층으로 구성된 p-n접합부에 공핍층(depletion layer)이 형성된다. 이 후, 전압 Vd에 의해 복수의 p+방출부(33)에서 이동하기 시작한 전자들은 n++반전층(35)의 일함수(work function)를 극복하는 에너지를 가지게 된다. 이 전자들은 n++반전층(35)에서 애벌런치항복(avalanche breakdown)을 일으키며, 복수의 방출부에서 방출된다.

본 발명의 핵심적인 개념은 전자방출의 효율성을 증가시키기 위해 n++반전층(35) 하부에 복수의 p+방출부(33)를 형성하는 것이다. 복수의 p+방출부(33)를 형성하는 공정은 도시한 것과는 간단한 것이 아니다. 이러한 복수의 p+방출부(33)는 냉음극소자의 동작중 서로 연결되어 하나의 p+방출부(33)로 동작할 가능성이 높기 때문에, 이를 방지하기 위해 인접한 p+방출부(33)간 일정한 거리로 유지해야 한다. 그리고, 복수의 p+방출부(33)는 그 크기 및 형태에 있어서도 어느 정도 일정함을 유지해야 한다. 또한 복수의 p+방출부(33)로 인해 방출부와, 방출된 전자를 흡수하여 형광체 등을 발광시키는 전자흡수부간의 거리등도 조정해야 한다.

도 5는 본 발명에 따른 냉음극소자의 동작특성을 나타내는 등가회로도이다. 도시한 바와 같이, Dz(51)는 n++반전층(도2, 35) 및 복수의 p+방출부(도2 및 도3참조, 33)에 의해 형성된 복수의 p-n접합 등가다이오드를 나타낸 것이고, Rb(52)는 p-n접합이 갖는 등가저항이다. 도시한 바와 같이, 본 냉음극소자의 n++반전층(도2,35) 및 p+방출부(도2 및 도3참조, 33)는, 직렬연결된 다이오드 및 저항이 다시 병렬연결된 것과 같은 동작특성을 나타낸다. 따라서, 냉음극소자 전체의 동작저항은 극히 작고, 이에 따라 방출효율은 더욱 증가한다. 또한, 제조과정 및 동작과정에서의 잘못으로 인해 일부의 p+방출부(33)가 망실되어도 다른 p+방출부(33)가 동작하므로, 소자전체적으로 보면 동작의 효율은 약간 감소하지만 큰 변화없이 냉음극소자는 동작하게 된다. 즉 부분적인 p+방출부(33)의 결함은 소자의 전체적인 면에서 볼 때 아주 경미한 사항으로, 실제 동작에 있어서는 큰 문제가 되지 않는다.

상술한 바와 같이 본 발명은, 복수의 방출부를 형성하여 전자방출의 효율을 극대화시켰을 뿐만아니라, 복수의 방출부에 의한 다이오드는 각각 개별적으로 동작하기 때문에 냉음극소자의 부분적인 결함에도 사용 가능하다. 따라서 본 냉음극소자는 CRT(음극선관), FED(전계효과표시장치), 마이크로파소자, 전자빔식자장치(e-beam lithography), 레이저, 센서 등 광범위한 분야에 응용되어, 시스템의 고효율화를 이루는 효과를 제공한다.

Claims

전자방출을 위한 반도체소자에 있어서,

소자의 제작 및 동작기초가 되는 기판;

고효율의 동작을 위해 상기 기판상부에 일정형태로 형성한 복수의 방출부;

상기 복수의 방출부 주위에 일정형태로 형성한 전원인가부; 및

상기 복수의 방출부 상부를 포함하여 형성되고, 상기 전원인가부에 연결되는 반전층(shallow channel)을 구비하는 것을 특징으로 하는 복수방출부 냉음극소자.
제 1항에 있어서, 상기 복수의 방출부 및 반전층은,

각각 개별적으로 동작하는 것을 특징으로 하는 복수방출부 냉음극소자.
제 1항에 있어서, 상기 반전층은,

소자제작시 형성시키는 것을 특징으로 하는 복수방출부 냉음극소자.
제 1항에 있어서, 상기 반전층은, 소자동작시 인가된 전계에 의해 형성되는 것을 특징으로 하는 복수방출부 냉음극소자.
제 1항에 있어서, 상기 냉음극소자는, 상기 기판 및 전원인가부와 절연되고 그 상부로부터 일정거리 이격된 조절부를 더 포함하는 복수방출부 냉음극소자.
제 1항에 있어서, 상기 냉음극소자는,

상기 방출부로부터 일정거리만큼 이격된 전자흡수부를 더 포함하는 복수방출부 냉음극소자.