KR19990069979A - 시모스 이미지 센서를 위한 다단계 아날로그 멀티플렉서 - Google Patents

시모스 이미지 센서를 위한 다단계 아날로그 멀티플렉서 Download PDF

Info

Publication number
KR19990069979A
KR19990069979A KR1019980004578A KR19980004578A KR19990069979A KR 19990069979 A KR19990069979 A KR 19990069979A KR 1019980004578 A KR1019980004578 A KR 1019980004578A KR 19980004578 A KR19980004578 A KR 19980004578A KR 19990069979 A KR19990069979 A KR 19990069979A
Authority
KR
South Korea
Prior art keywords
output
transistor
multiplexer
analog multiplexer
gate
Prior art date
Application number
KR1019980004578A
Other languages
English (en)
Inventor
조율호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980004578A priority Critical patent/KR19990069979A/ko
Publication of KR19990069979A publication Critical patent/KR19990069979A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)

Abstract

시모스 이미지 센서를 위한 다단계 아날로그 멀티플렉서가 개시된다. 본 발명에 따른 시모스 이미지 센서를 위한 다단계 아날로그 멀티플렉서는, 인가되는 전체 M(>N)개의 칼럼 또는 로우 데이타 중 M/N개의 데이타를 입력으로하고, 인가된 M/N데이타 중 소정의 구동 클럭 신호에 상응하는 1개의 데이타를 선택적으로 출력하는 N개의 멀티플렉서, N개의 멀티플렉서의 각 출력을 입력하여 버퍼링하고, 버퍼링된 결과를 출력 단자를 통하여 출력하는 N개의 출력 구동 버퍼들, 및 소정의 바이어스 전압과 연결된 게이트와, 출력 단자와 기준 전원 또는 전원 전압 사이에 연결된 드레인 및 소스를 갖는 제1트랜지스터를 갖고, N개의 출력 구동 버퍼들은, 소정의 구동 클럭 신호를 논리 조합하는 논리 조합 수단, 및 논리 조합 수단의 출력과 연결된 게이트와, 멀티플렉서의 출력과 연결된 드레인 및 기준 전원 또는 전원 전압과 연결된 소스를 갖는 제2트랜지스터를 구비하는 것을 특징으로한다.

Description

시모스 이미지 센서를 위한 다단계 아날로그 멀티플렉서
본 발명은 시모스 이미지 센서에 관한 것으로서, 특히, 시모스 (Complemeatart Metal Oxide Semicinductor:CMOS) 이미지 센서(Image Sensor)를 위한 다단계 아날로그 멀티플렉서에 관한 것이다.
최근 출시되는 많은 전자 제품들은 멀티미디어를 선전 문구로 채용함에 따라서 다기능을 갖추고 있다. 예를 들어, 개인용 컴퓨터는 CD-ROM(Compact Disk-Read Only Memory) 드라이버와 다지탈 다기능 디스크(Digital Versatile Disk:DVD)플레이어를 구비하거나, 화상 회의를 위한 카메라를 장착하고 있다. 또한, 사진을 찍어서 컴퓨터로 편집가능하게 해주는 디지탈 카메라도 등장하였으며, 노트북 컴퓨터와 휴대폰에도 소형 카메라가 장착된 제품이 출시될 예정이다.
그러나, 이러한 개인용 컴퓨터와 같이, 그 사이즈가 큰 제품인 경우에는 카메라가 부착된다고 하더라도 그다지 큰 영향을 미치지 않지만, 노트북 컴퓨터나 휴대폰과 같은 휴대용 제품인 경우에는 부착되는 카메라의 크기와 소모 전력이 심각한 문제점으로 나타난다. 특히, 영상을 촬영하여 출력을 얻을 수 있는 카메라 와 같은 촬상 소자를 사용한 대표적인 제품인 비디오 카메라의 경우에 이러한 문제점이 잘 드러난다. 일반적인 비디오 카메라의 경우에는 대부분 본체 외에도 크기가 큰 전지를 부착하여 사용해야 한다. 이렇게 큰 전지를 사용하는 이유는 비디오 카메라에서 사용하는 영상 촬상 소자인 전하 결합 소자(Charge Coupled Device:CCD)가 많은 전력을 소모하기 때문이다. 또한, 현재까지 개발되어져 사용 되는 대부분의 CCD는 CMOS회로들에 비해서 고전압(+15V, -9V)을 이용해서 구동 되고, CCD를 제작하는 공정은 기본적으로 바이폴라 트랜지스터를 구현하는 공정과 비슷하기 때문에 CMOS공정에 비해서 공정 단가도 높다는 문제점이 있다.
상술한 문제점들을 해결하기 위해서, 저전압 동작이 가능하고, 소모 전력이 작으면서 공정 단가도 싼 CMOS공정에서 촬상 소자를 구현하고자 CMOS 이미지 센서에 대한 연구 및 생산이 이루어지고 있다. 그러나, CMOS이미지 센서는, CCD 와는 달리, 각 셀에서 발생한 전하들을 전압 신호로 변환해주는 버퍼 회로를 각 칼럼 마다 구비해야 하고, 클럭 신호에 따라 각 칼럼 또는 로우의 신호들을 출력으로 내보내기 위해서는 아날로그 멀티플렉서가 필요하다.
도 1은 종래의 아날로그 멀티플렉서를 설명하기 위한 회로도로서, N개의 전송 게이트들(TG11~TG1N)로 구성된다.
도 1을 참조하면, 각 전송 게이트들(TG11~TG1N)은 각각 전송 제어 신호들(P1, ~PN, )에 응답하여 입력 단자 Vin1~VinN를 통하여 입력된 신호를 출력 단자 Vout를 통하여 출력한다.
즉, 도 1에 도시된 바와 같이, 가장 간단하게 구현할 수 있는 아날로그 멀티플렉서는 복수 개의 스위칭 소자들을 이용하여 구현하는 것이다. 그러나, 이러한 경우에는 한 개의 신호를 전달하기 위해 한 경로의 스위치를 온 시키면, 다른 오프되어있는 스위치들이 부하로서 작용하기 때문에 멀티플렉서 입력에 신호를 가하는 회로의 구동 능력이 커야한다. 신호 발생단의 구동능력에 구애받지 않고 좋은 특성을 얻을 수 있는 회로는, 연산 증폭기와 스위치를 사용하고 마지막으로 출력의 부하를 구동하기 위해 소스 폴로어를 사용하는 것이 바람 직하다.
도 2는 종래의 아날로그 멀티플렉서를 설명하기 위한 다른 회로도로서, 연산 증폭기들(21, 22,~2N) 및 전송 게이트들(TG21~TG2N)로 구성된다.
도 2를 참조하면, 각 전송 게이트들(TG21~TG2N)은 각각 전송 제어 신호들(P1, ~PN, )에 응답하여 연산 증폭기(21~2N)의 출력을 출력 단자 Vout를 통하여 출력한다.
그러나, 도 2에 도시된 아날로그 멀티플렉서에 있어서, 작은 크기의 단위 셀들이 규칙적으로 배열되는 촬상 소자의 특성상, 연산 증폭기와 같은 크기가 큰 회로들을 사용하는 것은 바람직하지 않다.
도 3은 종래의 소스 폴로어를 이용한 아날로그 멀티플렉서를 설명하기 위한 회로도로서, NMOS트랜지스터들(MN31,MN32,~MNN-1,MNN)과 전송 게이트들(TG31~TG3N) 로 구성된다.
여기에서, NMOS트랜지스터들(MN31, MN32)은 소스 폴로어로 구현되고, NMOS 트랜지스터(MN31)의 게이트에는 입력 전압(Vin1)이 인가되고, 트랜지스터(MN32)의 게이트에는 바이어스 전압(bias)이 인가되어 출력의 부하를 구동하는 구동 능력을 높인다.
그러나, 도 3에 도시된 아날로그 멀티플렉서는 도 1에 도시된 아날로그 멀티플렉서에서도 발견될 수 있는 문제점 즉, 소스 폴로어가 금속 배선에 의한 부하를 충분히 구동한다 하더라도 신호선들이 많아서 멀티플렉서의 스위칭 소자가 많은 경우에는 칼럼 신호가 기생 부하들을 구동하기 위한 지연 시간이 길어질 수밖에 없다는 문제점이 있다.
본 발명이 이루고자하는 기술적 과제는, 1단계의 멀티플렉서와, 소스 폴로어 구조의 출력 구동 버퍼를 이용한 다단계 멀티플렉서로 구현하여 구동 능력을 높히고, 출력 지연 시간을 줄인 CMOS이미지 센서를 위한 다단계 아날로그 멀티플렉서를 제공하는데 있다.
도 1은 종래의 아날로그 멀티플렉서를 설명하기 위한 회로도이다.
도 2는 종래의 아날로그 멀티플렉서를 설명하기 위한 회로도이다.
도 3은 종래의 소스 폴로어를 이용한 멀티플렉서를 설명하기 위한 회로도이다.
도 4는 본 발명에 따른 시모스 이미지 센서를 위한 다단계 아날로그 멀티플렉서를 설명하기 위한 바람직한 일실시예의 회로도이다.
도 5는 본 발명에 따른 시모스 이미지 센서를 위한 다단계 아날로그 멀티플렉서를 설명하기 위한 다른 일실시예의 회로도이다.
상기 과제를 이루기위해, 본 발명에 따른 시모스 이미지 센서를 위한 다단계 아날로그 멀티플렉서는, 인가되는 전체 M(>N)개의 칼럼 또는 로우 데이타 중 M/N개의 데이타를 입력으로하고, 인가된 M/N데이타 중 소정의 구동 클럭 신호에 상응하는 1개의 데이타를 선택적으로 출력하는 N개의 멀티플렉서, N개의 멀티플렉서의 각 출력을 입력하여 버퍼링하고, 버퍼링된 결과를 출력 단자를 통하여 출력하는 N개의 출력 구동 버퍼들, 및 소정의 바이어스 전압과 연결된 게이트와, 출력 단자와 기준 전원 또는 전원 전압 사이에 연결된 드레인 및 소스를 갖는 제1트랜지스터를 갖고, N개의 출력 구동 버퍼들은, 소정의 구동 클럭 신호를 논리 조합하는 논리 조합 수단, 및 논리 조합 수단의 출력과 연결된 게이트와, 멀티플렉서의 출력과 연결된 드레인 및 기준 전원 또는 전원 전압과 연결된 소스를 갖는 제2트랜지스터로 구성되는 것이 바람직하다.
이하, 본 발명에 따른 시모스 이미지 센서를 위한 다단게 아날로그 멀티플렉서에 관하여 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 4는 본 발명에 따른 CMOS이미지 센서를 위한 다단계 아날로그 멀티플렉서를 설명하기 위한 바람직한 일실시예의 회로도로서, 트랜지스터(MN45), 멀티플렉서(40), 출력 구동 버퍼(410), 멀티플렉서(41), 출력 구동 버퍼(420), 멀티플렉서(42), 출력 구동 버퍼(430), 멀티플렉서(43), 출력 구동 버퍼(440)로 이루어지고, 여기에서, 출력 구동 버퍼(410)는 노아 게이트(44), NMOS 트랜지스터(MN41, MN46)로 이루어지고, 출력 구동 버퍼(420)는 노아 게이트(45), NMOS트랜지스터들(MN42, MN47)로 이루어지고, 출력 구동 버퍼(430)는 노아 게이트(46), NMOS트랜지스터들(MN43, MN48)로 이루어지고, 출력 구동 버퍼(440)는 노아 게이트(47), NMOS트랜지스터들(MN44, MN49)로 이루어진다.
즉, 도 4에 도시된 아날로그 멀티플렉서는 1단계의 멀티플렉서(40~43)와 2단계의 소스 폴로어 구조를 갖는 멀티플렉서(410,420,430,440 및 MN45)의 다단계로 구성된다. 도 4를 참조할 때 멀티플렉서(40)는 1단계를 나타내고, 출력 구동 버퍼(410)와 트랜지스터(MN45)는 하나의 소스 폴로어를 구성하는 2단계의 멀티플렉서를 구현하게 되며, 그밖의 멀티플렉서(41~43)와 출력 구동 버퍼 (420~440)및 트랜지스터(MN45)도 각각의 멀티플렉서를 구현한다. 또한, 입력되는 신호들 즉, 16개의 칼럼 또는 로우에서 발생된 신호를 교대로 출력하는 경우를 구현한 것으로서, 16개 이상의 칼럼 또는 로우에 적용하는 것도 가능하다.
도 4에 도시된 멀티플렉서(40)는 입력 단자 COLUMN1~COLUMN4를 통하여 입력 된 4개의 신호를 입력하고, 구동 클럭 신호(P1~P4)에 응답하여 입력된 4개의 신호 중 하나를 선택적으로 출력한다. 출력 구동 버퍼(410)의 트랜지스터(MN41)의 게이트는 멀티플렉서(40)의 출력과 연결되고, 소스는 트랜지스터(MN45)의 드레인과 연결되어 트랜지스터(MN45)와 함께 소스 폴로어 구조를 이룬다. 마찬가지로, 출력 구동 버퍼(420~440)의 트랜지스터들(MN42~MN44)의 게이트는 멀티플렉서(41~43)의 출력과 연결되고, 그 소스는 트랜지스터(MN45)의 드레인과 연결되어 트랜지스터 (MN45)와 함께 소스 폴로어를 구성함으로써 출력 구동 버퍼로서 동작한다.
여기에서, 멀티플렉서(40)의 입력은 각 제1~제4칼럼(COLUMN1~COLUMN4)과 연결되고, 이러한 신호들은 각 구동 클럭 신호(P1~P4)에 응답하여 각 멀티플렉서 에서 출력된다. 마찬가지로, 멀티플렉서(41)의 입력은 제5~제8칼럼 (COLUMN5 ~COLUMN8)과 연결되고, 구동 클럭 신호(P5~P8)에 응답하여 4개의 입력 신호들 중 하나가 멀티플렉서(41)에서 출력된다. 또한, 멀티플렉서들(42)는 제9~제12칼럼 (COLUMN9~COLUMN12)과 연결되고, 멀티플렉서(43)는 제13~제16칼럼(COLUMN13 ~COLUMN16)과 연결된다.
즉, 제1칼럼(COLUMN1)을 통하여 입력된 신호를 출력 단자 Vout를 통하여 출력하는 과정은 다음과 같다. 즉, 예를 들어, 클럭(P1)이 논리'1'이면, 칼럼 1의 신호가 트랜지스터(MN41)의 게이트로 인가되고, 따라서, 클럭 신호(P1)에 응답하여 멀티플렉서(40)에서는 제1칼럼의 신호가 출력된다. 이러한 제1칼럼의 신호는 트랜지스터(MN41)의 게이트로 인가되고, 트랜지스터(MN41)를 턴온시켜 그 소스로 소정의 전류를 흘리게 되고, 트랜지스터(MN41)과 바이어스 전압(bias1)을 게이트로 입력하는 트랜지스터(MN45)로 구현되는 소스 폴로어에서 소정치만큼 전압 강하되어 출력 단자 Vout를 통하여 출력된다. 또한, 이러한 경우에 노아 게이트(44)의 출력은 로우 레벨이 되므로 트랜지스터(MN46)는 턴오프되고, 나머지 트랜지스터들(MN47, MN48, MN49)는 턴온되어 각 트랜지스터(MN47, MN48, MN49)의 드레인과 연결된 게이트를 갖는 트랜지스터들 (MN42, MN43, MN44)를 턴오프시켜 트랜지스터(MN42, MN43, MN44)를 통하여 다른 칼럼의 신호나 잡음이 유입되는 것을 차단하게 된다. 구동 클럭 신호(P2, P3, P4)가 각각 논리'1'를 갖는 경우에도 같은 과정으로 동작한다.
한편, 칼럼 5의 신호를 출력하기 위해서 구동 클럭 신호(P5)가 논리'1'를 갖는 경우에 멀티플렉서(41)는 구동 클럭 신호(P5)에 응답하여 칼럼 5의 신호를 출력하게 되고, 이러한 칼럼5의 신호는 트랜지스터(MN42)의 게이트로 인가된다. 또한, 노아 게이트(45)의 출력이 로우 레벨이 되어 트랜지스터(MN47)는 턴온되지 않고, 턴온된 트랜지스터(MN42)의 전위는 트랜지스터(MN45)에 상응하는 만큼 전압 강하되어 출력 단자 Vout를 통하여 출력된다. 이 때, 구동 클럭 신호(P1~P4)는 논리 '0'를 가지므로 트랜지스터(MN46)는 턴온되어 트랜지스터(MN41)에 의한 출력의 변화를 막는다. 즉, 트랜지스터(MN46)는 멀티플렉서(40)의 신호가 연결되지 않아 칼럼1~칼럼4의 신호가 전달되지 않는 상태에서 트랜지스터(MN41)의 게이트 전극에 형성되는 부동 충전 용량의 전극을 강제로 접지 전압으로 인가함으로써 멀티플렉서(40)의 최종 출력에 의한 잉여 전하 혹은 잡음에 의한 변화가 출력으로 전달되는 것을 막는다. 출력 구동 버퍼(420~430)의 트랜지스터들(MN47, MN48, MN49)도 같은 기능을 한다.
도 4에 도시된 바와 같이, 아날로그 멀티플렉서를 구현했을 때 각 칼럼이 구동해야 하는 충전 용량 부하는, 종래의 그것과 비교할 때 도 2에 도시된 종래의 회로는 금속 배선외에 16개의 스위칭 소자를 구동해야 하지만 도 4의 경우에는 각각의 칼럼 신호는 4개의 스위칭 소자와 소스 폴로어를 구성하기 위한 한 개의 트랜지스터만 구동하기 때문에 신호를 전달하기 위해 요구되는 지연 시간을 줄일 수 있다. 또한, 허용 가능한 지연 시간이 정해져 있는 경우에는 각 칼럼에서 부하는 구동하기 위해 사용되는 바이어스 전류를 줄일 수 있고, RC시정수를 결정하는 스위칭 소자의 저항을 줄이기 위해서 스위칭 트랜지스터를 크게 설계할 필요가 없다.
도 5는 본 발명에 따른 CMOS이미지 센서를 위한 다단계 아날로그 멀티플렉서를 설명하기 위한 다른 바람직한 일실시예의 회로도로서, PMOS 트랜지스터(MP55), 출력 구동 버퍼들(510~540) 및 멀티플렉서들(54~57)로 구성되고, 여기에서, 출력 구동 버퍼(510)는 낸드 게이트(50), PMOS트랜지스터 (MP51,MP56)로 이루어지고, 출력 구동 버퍼(520)는 낸드 게이트(51), PMOS 트랜지스터들(MP52, MP57)로 이루어지고, 출력 구동 버퍼(530)는 낸드 게이트(52), PMOS트랜지스터들(MN53, MN54)로 이루어지고, 출력 구동 버퍼(540)는 낸드 게이트(53), PMOS트랜지스터들(MP54, MP59)로 이루어진다.
즉, 도 4는 NMOS트랜지스터를 이용하여 다단계 아날로그 멀티플렉서를 구현한 경우이고, 도 5는 PMOS트랜지스터를 이용하여 다단계 아날로그 멀티플렉서 를 구현한 경우이다.
도 5에 도시된 트랜지스터(MP55)는 게이트로 바이어스 전압(bias2)를 입력하여 일정한 바이어스 전류를 공급하고, 멀티플렉서들(54~57)는 전체 16개의 칼럼 중 각각 4개의 칼럼으로부터 출력된 신호를 입력으로하여 소정의 구동 클럭 신호에 응답하여 1개의 신호를 선택적으로 출력한다. 예를 들어, 클럭(P1)이 논리'0'이면, 칼럼 1(COLUMN1)의 신호가 트랜지스터(MP56)의 게이트로 인가되고, 따라서, 클럭 신호(P1)에 응답하여 멀티플렉서(54)는 제1칼럼(COLUMN1)의 신호를 출력한다. 따라서, 제1칼럼의 신호는 트랜지스터(MP56)의 게이트로 인가되고, 트랜지스터(MP56)를 턴온시켜 트랜지스터(MP55)를 통하여 흐르는 전류를 공급받는다. 트랜지스터(MP56)와 바이어스 전압(bias2)을 게이트로 입력하는 트랜지스터(MP55)로 구현되는 소스 폴로어에서 소정치만큼 전압 강하되어 출력 단자 Vout를 통하여 출력된다. 또한, 이러한 경우에 출력 구동 버퍼(510)의 낸드 게이트(50)는 반전된 구동 클럭 신호들( ~ )를 입력하여 반전 논리곱하고, 하이 레벨의 출력을 생성하므로 트랜지스터(MP51)는 턴오프되고, 나머지 트랜지스터들(MP52, MP53, MP54)는 턴온되어 각 트랜지스터들(MP52, MP53, MP54)의 드레인과 연결된 게이트를 갖는 트랜지스터들(MP57, MP58, MP59)를 턴오프시킴으로써 트랜지스터들(MP57, MP58, MP59)를 통하여 다른 칼럼의 신호나 잡음이 유입되는 것을 차단하게 된다. 구동 클럭 신호(P2, P3, P4)가 각각 논리'0' 를 갖는 경우에도 같은 과정으로 동작한다.
즉, 제5칼럼 또는 제9칼럼의 신호가 출력되는 경우의 동작 과정도 상기와 같으므로 설명을 생략한다.
본 발명에 따르면, 아날로그 멀티플렉서를 다단계로 구현함으로써 출력 지연 시간을 줄일 수 있고, 인가되는 바이어스 전류의 크기를 줄일 수 있을 뿐만 아니라, 소스 폴로어를 이용함으로써 회로의 구동 능력을 높이고 회로 사이즈를 일 수 있다는 효과가 있다.

Claims (1)

  1. 인가되는 전체 M(>N)개의 칼럼 또는 로우 데이타 중 M/N개의 데이타를 입력으로하고, 상기 인가된 M/N데이타 중 소정의 구동 클럭 신호에 상응하는 1개의 데이타를 선택적으로 출력하는 N개의 멀티플렉서;
    상기 N개의 멀티플렉서의 각 출력을 입력하여 버퍼링하고, 상기 버퍼링된 결과를 출력 단자를 통하여 출력하는 N개의 출력 구동 버퍼들; 및
    소정의 바이어스 전압과 연결된 게이트와, 상기 출력 단자와 기준 전원 또는 전원 전압 사이에 연결된 드레인 및 소스를 갖는 제1트랜지스터를 갖고,
    상기 N개의 출력 구동 버퍼들은,
    상기 소정의 구동 클럭 신호를 논리 조합하는 논리 조합 수단; 및
    상기 논리 조합 수단의 출력과 연결된 게이트와, 상기 멀티플렉서의 출력과 연결된 드레인 및 기준 전원 또는 전원 전압과 연결된 소스를 갖는 제2트랜지스터를 각각 포함하는 것을 특징으로하는 시모스 이미지 센서를 위한 다단계 아날로그 멀티플렉서.
KR1019980004578A 1998-02-16 1998-02-16 시모스 이미지 센서를 위한 다단계 아날로그 멀티플렉서 KR19990069979A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980004578A KR19990069979A (ko) 1998-02-16 1998-02-16 시모스 이미지 센서를 위한 다단계 아날로그 멀티플렉서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980004578A KR19990069979A (ko) 1998-02-16 1998-02-16 시모스 이미지 센서를 위한 다단계 아날로그 멀티플렉서

Publications (1)

Publication Number Publication Date
KR19990069979A true KR19990069979A (ko) 1999-09-06

Family

ID=65893714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004578A KR19990069979A (ko) 1998-02-16 1998-02-16 시모스 이미지 센서를 위한 다단계 아날로그 멀티플렉서

Country Status (1)

Country Link
KR (1) KR19990069979A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100320441B1 (ko) * 1999-12-31 2002-01-12 박종섭 씨모스 이미지 센서

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100320441B1 (ko) * 1999-12-31 2002-01-12 박종섭 씨모스 이미지 센서

Similar Documents

Publication Publication Date Title
KR100789044B1 (ko) 스핀 의존 전달 특성을 갖는 트랜지스터를 이용한 재구성가능한 논리 회로
US20130181223A1 (en) Electric circuit
JP2008054034A (ja) 駆動回路
JPWO2008018363A1 (ja) イメージセンサ駆動装置
US5719626A (en) Solid-state image pickup device
JP2002330346A (ja) Ｃｍｏｓセンサ回路
US7522694B2 (en) Shifter register for low power consumption application
JP2009296311A (ja) 半導体装置および固体撮像装置
US5973960A (en) Nonvolatile semiconductor memory device capable of storing analog or many-valued data at high speed and with a high degree of accuracy
JP5358449B2 (ja) 低電力消費用途のためのシフトレジスタ
WO2008023473A1 (fr) Circuit amplificateur et appareil d'affichage comportant celui-ci
KR19990069979A (ko) 시모스 이미지 센서를 위한 다단계 아날로그 멀티플렉서
US7521979B2 (en) Ternary pulse generation circuit
US20080061830A1 (en) Method, apparatus, and system providing power supply independent imager output driver having a constant slew rate
JPH05167364A (ja) 半導体回路
JP4797600B2 (ja) 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置
US6818877B2 (en) Pre-charging a wide analog bus for CMOS image sensors
JPH02246098A (ja) 半導体回路
JPH1131U (ja) 半導体集積回路
US20080310235A1 (en) Sensing circuit for memories
JP4102098B2 (ja) 固体撮像装置
KR920002089B1 (ko) Ccd형 고체 촬영소자의 구동 ic의 출력회로
JPH0660685A (ja) シフトレジスタ回路
US7501971B2 (en) Analog-to-digital converter with resistor ratio
JPH0258417A (ja) 駆動回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid