KR19990065086A - 반도체소자의 금속공정방법 - Google Patents

Abstract

본 발명은 반도체소자의 금속공정방법에 관한 것으로서, 보다 상세하게는 금속막 형성 후 알에프(RF : Radio Frequency) 식각공정을 추가하는 반도체소자의 금속공정방법에 관한 것이다.

본 발명은, 컨택홀을 형성하는 절연막을 포함한 하부막질을 갖는 반도체 기판 위에 컨택저항을 낮게하는 장벽금속막(Barrier Metal)을 형성시키는 단계; 상기 장벽금속막 상에 알루미늄막을 형성시키는 단계; 상기 형성된 알루미늄막을 리플로우(Reflow)시키는 단계; 상기 리플로우된 알루미늄막의 상부를 식각하는 단계; 및 상기 식각한 알루미늄막 상에 반사억제막(Anti-Reflective Layer)을 형성시키는 단계를 구비하여 이루어진다.

따라서, 알루미늄막 형성 후 리플로우 공정을 수행한 다음 상기 알루미늄막의 상부를 알에프 식각에 의한 얕은 식각을 수행하므로써 상기 리플로우시 발생하는 알루미늄의 그레인 사이즈의 증가에 따라 커진 그레인 경계 깊이(Grain Boundary Depth)를 완화시켜 상기 알루미늄막을 평탄화하여 후속공정인 사진공정에서 발생하는 불량발생을 억제하는 효과가 있다.

Description

반도체소자의 금속공정방법

본 발명은 반도체소자의 금속공정방법에 관한 것으로서, 보다 상세하게는 금속막 형성 후 알에프(RF : Radio Frequency) 식각공정을 추가하는 반도체소자의 금속공정방법에 관한 것이다.

현재 DRAM 장치는 16M DRAM에 이어 64M DRAM도 양산중이며 256M DRAM도 곧 출시를 바라보고 있으며, 1G DRAM, 4G DRAM 및 더 용량이 큰 DRAM에 대한 연구가 활발히 진행중에 있다. DRAM은 기억용량의 증가에 비례하여 칩면적은 증가되지만 메모리셀 면적은 감소한다. 그러므로 상기와 같이 반도체소자의 미세화에 따라 반도체 공정은 더욱 작은 최소선폭을 요구하게 되었다.

상기 256M DRAM 및 1G DRAM의 컨택홀(Contact Hole)의 종횡비(Aspect Ratio)는 최저 3 이상이 되며 점점 증대하고 있다. 따라서 금속공정은 상기 미세한 컨택홀에 금속물질을 어떻게 채우느냐가 관건이다.

금속공정은 반도체 제조 공정의 마지막 단계로 컨택홀과의 오믹컨택(Ohmic Contact), 트렌지스터 및 케페시터 간의 내부연결 및 패키지(Package) 공정시 리드프레임(Lead Frame)과의 외부연결 이라는 세가지의 중요기능을 갖는다.

현재 상기 금속공정에 많이 쓰이는 것이 알루미늄(Al)이다. 상기 알루미늄을 이용한 금속공정은 스퍼터링(Sputtering)으로 상기 알루미늄을 증착한 후 리플로우 공정을 수행한다.

도1 내지 도3은 종래의 방법에 의한 반도체소자의 금속공정방법을 나타내는 공정단면도이다.

도1 내지 도3에서 보는 바와 같이 처음 컨택홀을 형성하는 절연막(4)을 포함한 하부막질을 갖는 반도체 기판(2) 위에 컨택저항을 낮게하는 장벽금속막(Barrier Metal)을 증착하는 단계로 Ti막(6)과 TiN막(8)을 차례로 증착한다. 다음 알루미늄막(10)을 형성시키는 단계로 0.2 ％의 실리콘(Si) 및 0.5 ％의 구리(Cu)가 포함된 알루미늄을 스퍼터링 방법으로 증착하여 상기 알루미늄막(10)을 형성한다. 다음 상기 알루미늄막을 리플로우 시킨다. 다음 상기 리플로우된 상기 알루미늄막(10) 상에 반사억제막을 증착하는 단계로 후공정인 사진공정에서 상기 알루미늄막(10)의 높은 반사에 의한 공정불량을 막아주는 공정으로 TiN막(12)을 형성시킨다.

상기 알루미늄막(10)의 리플로우 공정은 상기 알루미늄막을 저온에서 형성시킨 다음 고진공의 독립된 공정챔버에서 온도를 560 ℃ 정도까지 가열하여 상기 알루미늄막(10)을 녹여 상기 컨택홀을 메우는 공정이다. 그러나 상기 리플로우에 의한 공정은 다음과 같은 문제점을 일으킨다.

고온에서 상기 알루미늄막을 리플로우시킴으로써 알루미늄이 마이그레이션(Migration)하여 그레인(Grain)이 성장하여 그레인 경계 깊이(Grain Boundary Depth)가 커지는 현상이 발생한다. 특히 상기 챔버의 진공도가 2.0 × 10^-8Torr 이상인 경우 더욱 심하다. 상기와 같이 그레인 경계 깊이가 커짐으로써 후속공정인 사진공정 후 포토레지스트 제거시 상기 포토레지스트가 제거되지 않는 문제를 일으킨다. 상기와 같이 제거되지 않는 포토레지스트는 금속식각 공정에서 금속식각의 장애막으로 작용하여 원하지 않는 곳에 금속이 남게되어 패턴이 연결되는 브릿지현상 등의 불량을 유발한다. 즉, 반사억제막인 TiN 막(12)이 상기 그레인 경계를 완전히 덮지 못하여 현상용액에 의하여 상기 알루미늄막(10)이 부식하여 발생한다.

본 발명의 목적은, 상기 종래기술의 문제점을 해결하기 위한 것으로서 알루미늄막의 리플로우시 고온에 의하여 발생하는 알루미늄의 그레인 사이즈의 증가로 인하여 상기 알루미늄의 그레인 경계 깊이(Grain Boundary Depth)가 커짐에 따라 일어나는 디펙트를 제거하여 반사억제막의 완전한 증착을 통하여 후속공정인 사진공정에서 금속패턴의 불량발생을 억제하는 데 있다.

도1 내지 도3은 종래의 방법에 의한 반도체소자의 금속공정방법을 나타내는 공정단면도이다.

도4 내지 도7은 본 발명에 의한 반도체소자의 금속공정방법을 나타내는 공정단면도이다.

※도면의 주요부분에 대한 부호의 설명

2 ; 반도체 기판 4 ; 절연막

6 ; Ti막 8, 12 ; TiN 막

10 ; 알루미늄막 14 ; 알루미늄 식각막

상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 금속공정방법은 컨택홀을 형성하는 절연막을 포함한 하부막질을 갖는 반도체 기판 위에 컨택저항을 낮게하는 장벽금속막(Barrier Metal)을 형성시키는 단계, 상기 장벽금속막 상에 알루미늄막을 형성시키는 단계, 상기 증착된 알루미늄막의 리플로우시키는 단계, 상기 알루미늄막의 상부를 식각하는 단계 및 상기 식각한 알루미늄막 상에 반사억제막을 형성시키는 단계를 구비하여 이루어진다.

상기 장벽금속막은 Ti막 및 TiN막을 순서적으로 형성할 수 있다.

상기 Ti 막의 두께는 250 내지 350 Å이며, 상기 TiN 막의 두께는 900 내지 1100 Å일 수 있다.

상기 알루미늄막은 0.15 내지 0.25 ％의 Si 및 0.45 내지 0.55 ％의 Cu가 포함될 수 있으며, 상기 알루미늄막의 두께는 5500 내지 6500 Å이며, 상기 알루미늄막의 리플로우의 온도는 500 내지 650 ℃이며, 상기 알루미늄막의 상부식각은 알에프 식각을 사용하여 수행할 수 있다.

상기 알루미늄막의 식각두께는 250 내지 350 Å일 수 있다.

상기 반사억제막은 TiN막이며, 상기 반사억제막의 두께는 200 내지 300 Å일 수 있다.

이하, 본 발명의 구체적인 일 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

도4 내지 도7은 본 발명에 의한 반도체소자의 금속공정방법을 나타내는 공정단면도이다.

도4 내지 도7에서 보는 바와 같이 처음 컨택홀을 형성하는 절연막(4)을 포함한 하부막질을 갖는 반도체 기판(2) 위에 컨택저항을 낮게하는 장벽금속막(Barrier Metal)을 증착하는 단계로 Ti막(6)과 TiN막(8)을 차례로 형성한다. 여기서 Ti막(6)과 TiN막(8)의 두께는 각각 300 Å 및 1000 Å 이다.

상기 장벽금속막은 다음에 형성되는 알루미늄막(10)과 반도체 기판(2)의 실리콘이 접촉하는 컨택홀에서 상기 알루미늄과 실리콘간의 반응에 의하여 발생하는 정션스파이킹(Junction Spaking) 및 실리콘노들(Si-Nodule) 등의 현상을 제거하여 컨택저항을 낮게 하여 제품의 신뢰성을 좋게한다. 다음 상기 장벽금속막 상에 알루미늄막(10)을 형성시키는 단계로 0.2 ％의 Si 및 0.5 ％의 Cu가 포함된 상기 알루미늄을 스퍼터링방법으로 증착한다. 다음은 상기 형성된 알루미늄막(10)의 리플로우 단계로 상기 알루미늄막(10)을 고진공의 독립된 공정챔버에서 온도를 560 ℃ 정도까지 가열하여 상기 알루미늄막(10)을 녹여 상기 컨택홀을 메운다. 다음 상기 알루미늄막(10)의 상부를 식각하는 단계로 상기 리플로우시 발생하는 그레인 사이즈의 증가에 따른 그레인 경계 깊이(Grain Boundary Depth)를 낮추기 위하여 알에프(RF) 식각으로 상기 알루미늄막(10)의 상부 알루미늄 식각막(14)을 300 Å 정도 제거한다. 따라서 상기 식각된 알루미늄막(10)의 표면은 상기 그레인 경계 깊이가 제거된 평탄화된 면이 된다. 다음 반사억제막을 증착하는 단계로 소자의 고집적화에 따라 금속배선 사이가 좁아져 후공정인 사진공정에서 상기 알루미늄막의 높은 반사에 의한 나칭(Notching) 등의 공정불량을 막아주는 공정으로 TiN막(12)을 형성시킨다.

따라서, 본 발명에 의하면 상술한 바와 같이 알루미늄막 형성 후 리플로우 공정을 수행한 다음 상기 알루미늄막의 상부를 알에프 식각에 의한 얕은 식각을 수행하므로써 상기 리플로우시 발생하는 알루미늄의 그레인 사이즈의 증가에 따라 커진 그레인 경계 깊이(Grain Boundary Depth)를 완화시켜 상기 알루미늄막을 평탄화하여 후속공정인 사진공정에서 발생하는 불량발생을 억제하는 효과가 있다.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (11)

1. 컨택홀을 형성하는 절연막을 포함한 하부막질을 갖는 반도체 기판 위에 컨택저항을 낮게하는 장벽금속막(Barrier Metal)을 형성시키는 단계;

   상기 장벽금속막 상에 알루미늄막을 형성시키는 단계;

   상기 증착된 알루미늄막의 리플로우(Reflow) 단계;

   상기 알루미늄막의 상부를 식각하는 단계; 및

   상기 식각한 알루미늄막 상에 반사억제막(Anti-Reflective Layer)을 형성시키는 단계;

   를 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 금속공정방법.
2. 제 1 항에 있어서,

   상기 장벽금속막은 Ti 막 및 TiN 막을 순서적으로 형성시킨 것을 특징으로 하는 상기 반도체소자의 금속공정방법.
3. 제 2 항에 있어서,

   상기 Ti 막의 두께는 250 내지 350 Å인 것을 특징으로 하는 상기 반도체소자의 금속공정방법.
4. 제 2 항에 있어서,

   상기 TiN 막의 두께는 900 내지 1100 Å인 것을 특징으로 하는 상기 반도체소자의 금속공정방법.
5. 제 1 항에 있어서,

   상기 알루미늄막은 0.15 내지 0.25 ％의 Si 및 0.45 내지 0.55 ％의 Cu가 포함된 것을 특징으로 하는 상기 반도체소자의 금속공정방법.
6. 제 5 항에 있어서,

   상기 알루미늄막의 두께는 5500 내지 6500 Å인 것을 특징으로 하는 상기 반도체소자의 금속공정방법.
7. 제 1 항에 있어서,

   상기 알루미늄의 리플로우의 온도는 500 내지 650 ℃인 것을 특징으로 하는 상기 반도체소자의 금속공정방법.
8. 제 1 항에 있어서,

   상기 알루미늄막 상부의 식각은 알에프(RF : Radio Frequency) 식각을 사용하는 것을 특징으로 하는 상기 반도체소자의 금속공정방법.
9. 제 8 항에 있어서,

   상기 알루미늄막의 식각두께는 250 내지 350 Å인 것을 특징으로 하는 상기 반도체소자의 금속공정방법.
10. 제 1 항에 있어서,

    상기 반사억제막은 TiN막인 것을 특징으로 하는 상기 반도체소자의 금속공정방법.
11. 제 10 항에 있어서,

    상기 반사억제막의 두께는 200 내지 300 Å인 것을 특징으로 하는 상기 반도체소자의 금속공정방법.