KR19990065061A - 양방향 패드를 갖는 입출력단 회로 - Google Patents

양방향 패드를 갖는 입출력단 회로 Download PDF

Info

Publication number
KR19990065061A
KR19990065061A KR1019980000132A KR19980000132A KR19990065061A KR 19990065061 A KR19990065061 A KR 19990065061A KR 1019980000132 A KR1019980000132 A KR 1019980000132A KR 19980000132 A KR19980000132 A KR 19980000132A KR 19990065061 A KR19990065061 A KR 19990065061A
Authority
KR
South Korea
Prior art keywords
output
inverter
input
transistor
signal
Prior art date
Application number
KR1019980000132A
Other languages
English (en)
Other versions
KR100524894B1 (ko
Inventor
정규수
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980000132A priority Critical patent/KR100524894B1/ko
Publication of KR19990065061A publication Critical patent/KR19990065061A/ko
Application granted granted Critical
Publication of KR100524894B1 publication Critical patent/KR100524894B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

양방향 패드를 갖는 입출력단 회로가 개시된다. 본 발명에 따른 양방향 패드를 갖는 입출력단 회로는, 외부의 마이크로컨트롤러로부터 입출력 단자를 통하여 소정의 데이타를 입력하거나, 입출력 단자를 통하여 마이크로컨트롤러로 소정의 데이타를 전송하는 집적 회로에 있어서, 입출력 단자와 집적 회로 내부의 칩 사이에 전기적으로 연결되고, 내부의 칩에서 생성된 데이타를 입출력 단자로 전달하거나, 입출력 단자를 통하여 인가된 데이타를 내부의 칩으로 전달하는 양방향 패드, 집적 회로의 내부 입력 단자를 통하여 인가된 데이타를 버퍼링하고, 버퍼링된 데이타를 출력 인에이블 신호에 응답하여 양방향 패드로 전달하거나, 출력을 플로팅시키는 3상태 버퍼, 양방향 패드를 통하여 입력되는 데이타를 입력 인에이블 신호에 응답하여 반전시켜 출력하거나, 출력을 플로팅시키는 3상태 인버터, 3상태 인버터에서 출력되는 신호 레벨을 소정 시간 유지하는 레벨 유지 수단, 및 3상태 인버터의 출력을 반전시키고, 반전된 신호를 집적 회로의 내부 출력 단자를 통하여 내부의 칩으로 출력하는 제1인버터를 구비하는 것을 특징으로한다.

Description

양방향 패드를 갖는 입출력단 회로
본 발명은 집적 회로(Integrated Circuit:IC)의 입출력단 회로에 관한 것으 로서, 특히, IC내부의 회로와 외부의 핀을 연결하는 패드를 입력 및 출력용으로 이용하는 양방향 패드를 갖는 입출력단 회로에 관한 것이다.
일반적으로 하나의 패드를 양방향으로 적용하는 회로에서는 외부의 마이크로 컨트롤러에서 플로팅(FLOATING) 상태 즉, 하이 임피던스(HIGH IMPEDANCE) 상태의 신호가 인가될 때는 패드와 전원 전압 사이에 풀업 저항을 추가 하여 칩 내부의 상태를 정상적으로 유지하도록 한다.
도 1은 종래의 양방향 패드를 갖는 입출력단 회로를 설명하기 위한 회로도로서, 양방향 패드(10), 풀업 저항(R10), 3상태 버퍼(12) 및 인버터들(14, 16)로 구성된다.
양방향 패드(10)는 입출력 단자 IN/OUT과 내부의 칩을 전기적으로 연결하고, 입출력 단자 IN/OUT를 통하여 외부의 마이크로컨트롤러(미도시)로부터 인가되는 데이타를 내부의 칩으로 전달하거나, 내부 칩에서 생성되는 데이타를 외부의 마이크로컨트롤러로 전달한다. 풀업 저항(R10)은 전원 전압(VDD)과 패드(10)의 일측 사이에 연결되어 양방향 패드(10)에서 입력되는 신호가 하이 임피던스 상태일때 양방향 패드(10)의 상태를 하이 레벨로 고정한다. 3상태 버퍼(tri-state buffer)(12)는 칩 내부에서 생성된 데이타를 외부의 마이크로컨트롤러로 출력하기 위한 출력 버퍼로서 제어 신호인 출력 인에이블 신호(OUT_ENABLE)에 응답하여 내부에서 생성된 소정 데이타를 내부 입력 단자 IN1를 통하여 패드(10)로 출력한다. 또한, 마이크로컨트롤러(미도시)에서는 하이, 로우 레벨 또는 하이 임피던스 상태의 신호가 입력될 수 있으며, 양방향 패드(10)를 통하여 마이크로컨트롤러로부터 입력된 데이타는 입력 버퍼의 기능을 하는 인버터(14)와 인버터(16)를 거쳐서 내부의 출력 단자 OUT1을 통하여 칩 내부로 전달된다.
도 2는 도 1에 도시된 종래의 양방향 패드를 갖는 입출력단 회로를 설명하기 위한 상세한 회로도로서, 풀업 저항(R10), 인버터들(14, 16) 및 3상태 버퍼(12)를 구성하는 PMOS트랜지스터(P22), NMOS트랜지스터(N22), 낸드 게이트(22), 노아 게이트(24) 및 인버터들(26, 28)로 이루어진다.
상술한 바와 같이, 칩 내부에서 인가되는 출력 인에이블 신호(OUT_ENABLE)가 하이 레벨일 때, 내부 입력 단자 IN1를 통하여 인가되는 신호가 하이 레벨이면 노아 게이트(22)와 낸드 게이트(24)의 출력은 로우 레벨이 되어 PMOS트랜지스터 (P22)가 턴온되고, 양방향 패드(10)를 통하여 마이크로컨트롤러로 하이 레벨의 신호가 출력된다. 또한, 내부 입력 단자 IN1에서 입력되는 신호가 로우 레벨이면, 낸드 게이트(22)와 노아 게이트(24)의 출력은 하이 레벨이 되어 NMOS트랜지스터 (N22)가 턴온되고, 양방향 패드(10)를 통하여 로우 레벨의 신호가 출력된다. 또한, 마이크로컨트롤러로부터 패드(10)를 통하여 데이타가 입력되는 경우에는 제어 신호인 출력 인에이블 신호(OUT_ENABLE)가 로우 레벨이 되고, 3상태 버퍼(12)의 출력은 플로팅된다. 즉, 출력 인에이블 신호(OUT_ENABLE)에 의해 패드(10)에서 입력되는 데이타는 3상태 버퍼(12)를 통하여 칩 내부로 유입되지 않게 된다.
따라서, 마이크로컨트롤러로부터 패드(10)를 통하여 입력되는 신호가 하이 레벨, 또는 로우 레벨이면, 인버터들(14, 16)을 통하여 내부 칩으로 그 신호의 레벨이 그대로 전달되지만, 입력되는 신호가 하이 임피던스 상태이면, 전원 전압(VCC)과 패드(10)의 일측 사이에 연결된 풀업 저항(R10)에 의해 패드(10)의 상태는 하이 레벨로 고정된다. 그러나, 이러한 경우에 인버터들(14, 16)을 통하여 내부의 칩으로 전류의 통로가 생성되어 누설 전류가 유입되기 때문에, 칩 자체의 소비 전류가 증가한다는 문제점이 있다.
본 발명이 이루고자하는 기술적 과제는, 3상태 인버터와 레벨 유지부를 이용하여 마이크로컨트롤러로부터 하이 임피던스 신호가 인가될 때 칩 내부로 유입되는 누설 전류를 제거하는 양방향 패드를 갖는 입출력단 회로를 제공하는데 있다.
도 1은 종래의 양방향 패드를 갖는 입출력단 회로를 설명하기 위한 회로도이다.
도 2는 도 1에 도시된 양방향 패드를 갖는 입출력단 회로를 설명하기 위한 상세한 회로도이다.
도 3은 본 발명에 따른 양방향 패드를 갖는 입출력단 회로를 설명하기 위한 회로도이다.
도 4는 도 3에 도시된 양방향 패드를 갖는 입출력단 회로를 설명하기 위한 상세한 회로도이다.
상기 과제를 이루기위해, 본 발명에 따른 양방향 패드를 갖는 입출력단 회로는, 외부의 마이크로컨트롤러로부터 입출력 단자를 통하여 소정의 데이타를 입력하거나, 입출력 단자를 통하여 마이크로컨트롤러로 소정의 데이타를 전송하는 집적 회로에 있어서, 입출력 단자와 집적 회로 내부의 칩 사이에 전기적으로 연결되고, 내부의 칩에서 생성된 데이타를 입출력 단자로 전달하거나, 입출력 단자를 통하여 인가된 데이타를 내부의 칩으로 전달하는 양방향 패드, 집적 회로의 내부 입력 단자를 통하여 인가된 데이타를 버퍼링하고, 버퍼링된 데이타를 출력 인에이블 신호에 응답하여 양방향 패드로 전달하거나, 출력을 플로팅시키는 3상태 버퍼, 양방향 패드를 통하여 입력되는 데이타를 입력 인에이블 신호에 응답하여 반전시켜 출력하거나, 출력을 플로팅시키는 3상태 인버터, 3상태 인버터에서 출력되는 신호 레벨을 소정 시간 유지하는 레벨 유지 수단, 및 3상태 인버터의 출력을 반전시키고, 반전된 신호를 집적 회로의 내부 출력 단자를 통하여 내부의 칩으로 출력하는 제1인버터로 구성되는 것이 바람직하다.
이하, 본 발명에 따른 양방향 패드를 갖는 입출력단 회로에 대하여 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 3은 본 발명에 따른 양방향 패드를 갖는 입출력단 회로를 설명하기 위한 회로도로서, 양방향 패드(310), 3상태 버퍼(310), 3상태 인버터(320), 인버터(330) 및 레벨 유지부(340)로 구성되고, 여기에서, 레벨 유지부(340)는 인버터들(342, 344)로 구성된다.
도 3에 도시된 양방향 패드(300)는 입출력 단자 IN/OUT와 칩 내부의 회로를 전기적으로 연결하며 입출력 단자 IN/OUT를 통하여 외부의 마이크로컨트롤러 (미도시)로부터 입력되는 소정의 신호를 내부의 칩으로 전달하거나, 내부의 칩에서 생성된 신호를 양방향 패드(30)와 입출력 단자IN/OUT를 통하여 외부의 마이크로컨트롤러로 전달한다. 즉, 도 3에 도시된 입출력단 회로는 하나의 패드를 통하여 데이타를 입력하거나, 출력하는 양방향 패드(300)를 갖는다. 도 3에 도시된 3상태 버퍼(310)는 제어 신호인 출력 인에이블 신호(OUT_ENABLE)에 응답하여 내부 입력 단자 IN1를 통하여 인가된 신호를 버퍼링하고, 버퍼링된 신호를 양방향 패드(300)를 통하여 마이크로컨트롤러로 출력하거나, 그 출력을 플로팅시킨다. 도 3에 도시된 3상태 인버터(320)는 패드(300)를 통하여 입력된 마이크로컨트롤러의 신호를 제어 신호인 입력 인에이블 신호(IN_ENABLE)에 응답하여 내부의 칩으로 반전시켜 전달하거나, 3상태 인버터(320)의 출력을 플로팅시킨다. 또한, 입력과 출력이 서로 맞물려 연결된 인버터들(342, 344)로 이루어진 레벨 유지부(340)는 패드(300)를 통하여 하이 임피던스 신호가 입력될 때, 제1노드(N1)의 이전 레벨을 유지한다. 인버터(330)는 3상태 인버터(320)의 출력을 반전시키고, 반전된 출력을 내부 출력 단자 OUT1를 통하여 칩 내부에 전달한다.
즉, 본 발명에서는 하이 임피던스 신호 인가시에 유입되는 누설 전류를 차단하기 위해, 풀업 저항을 제거하고, 입력 인에이블 신호(IN_ENABLE)를 제어 신호로서 입력하는 3상태 인버터(320)와, 제1노드(N1)의 상태를 유지하는 레벨 유지부(340)를 이용한다. 따라서, 외부의 마이크로컨트롤러로부터 패드(300)를 통하여 인가되는 신호가 하이 또는 로우 레벨일 때는 입력 인에이블 신호(IN_ENABLE)를 하이 레벨로 설정하고, 하이 임피던스 상태의 신호가 입력될 때는 로우 레벨로 설정함으로써 하이 임피던스 신호 인가 시에 내부의 칩으로 유입되는 누설 전류를 차단할 수 있다.
도 4는 도 3에 도시된 양방향 패드를 갖는 입출력단 회로를 설명하기 위한 상세한 회로도로서, 3상태 버퍼(310)는 PMOS 트랜지스터(P31), NMOS트랜지스터 (N31), 낸드 게이트(312), 노아 게이트(314) 및 인버터들(316,318)로 이루어지고, 3상태 인버터(320)는 인버터들(322, 344), PMOS트랜지스터들(P32,P33) 및 NMOS트랜지스터들(N32, N33)로 이루어진다. 여기에서, 3상태 인버터(320)의 PMOS트랜지스터들(P32, P33)과 NMOS트랜지스터들(N32, N33)은 서로 직렬로 연결되며, PMOS트랜지스터(P32)와 NMOS트랜지스터(N32)의 입력으로는 인버터(322) 의 출력이 인가되고, PMOS트랜지스터(P33)와 NMOS트랜지스터(N33)의 게이트 입력으로는 각각 인버터(322)의 출력과 인버터(324)의 출력이 인가된다. 또한, 레벨 유지부(340)의 인버터(342)는 PMOS트랜지스터(P35)와 NMOS트랜지스터(N35)로 이루어지고, 레벨 유지부(340)의 인버터(344)는 PMOS트랜지스터(P36)와 NMOS 트랜지스터(N36)로 이루어진다.
도 4에 도시된 입출력단 회로에 있어서, 3상태 버퍼(310)는 제어 신호인 출력 인에이블 신호(OUT_ENABLE)가 하이 레벨이면, 내부 입력 단자 IN1를 통하여 내부의 칩에서 입력된 신호가 패드(300)를 통하여 마이크로컨트롤러(미도시)로 출력된다. 예를 들어, 출력 인에이블 신호(OUT_ENABLE)가 하이 레벨일 때, 내부 입력 단자 IN1를 통하여 입력되는 신호가 하이 레벨이면, 인버터(318)의 출력은 로우 레벨이므로 노아 게이트(314)의 출력은 로우 레벨이 되어 낸드 게이트(312)의 출력이 로우 레벨이 된다. 따라서, PMOS트랜지스터(P31)가 턴온되어 패드(300)를 통하여 하이 레벨의 신호를 출력한다. 또한, 출력 인에이블 신호(OUT_ENABLE)가 하이 레벨일 때 내부 입력 단자 IN1를 통하여 입력되는 신호가 로우 레벨이면, 노아 게이트(314)의 출력이 하이 레벨이 되고, 낸드 게이트(312)의 출력은 하이 레벨이 되어 NMOS트랜지스터(N31)가 턴온되고, 패드(300)를 통하여 출력되는 신호는 로우 레벨이 된다.
한편, 마이크로컨트롤러로부터 소정의 데이타를 입력받는 경우에는 출력 인에이블 신호(OUT_ENABLE)를 로우 레벨로 설정함으로써 입력되는 데이타가 출력 통로인 3상태 버퍼(310)를 통하여 내부 칩으로 인가되는 것을 차단한다.
즉, 출력 인에이블 신호(OUT_ENABLE)가 로우 레벨일 때, 내부 입력 단자 IN1를 통하여 입력되는 신호가 하이 레벨이면, 낸드 게이트(312)의 출력은 하이 레벨이 되고, 노아 게이트(314)의 출력은 로우 레벨이 되어 트랜지스터(P31, N31)는 턴온되지 않고 P3상태 버퍼(310)의 출력은 하이 임피던스가 된다. 또한, 내부 입력 단자 IN1를 통하여 입력되는 신호가 로우 레벨인 경우에도 낸드 게이트(312)의 출력은 하이 레벨이 되고, 노아 게이트(314)의 출력이 로우 레벨이 되어 트랜지스터들(P31, N31)은 모두 턴온되지 않고 3상태 버퍼(310)의 출력은 하이 임피던스 상태가 되어 플로팅된다. 따라서, 양방향 패드(300)를 통하여 데이타가 입력되는 경우에, 칩 내부의 출력 버퍼로서 동작하는 3상태 버퍼(310)는 플로팅 상태이기 때문에 3상태 버퍼(310)를 통하여 칩 내부로 데이타가 입력되는 경우는 발생하지 않는다. 여기에서, 출력 인에이블 신호(OUT_ENABLE)는 패드(300)를 통하여 입력되는 데이타가 3상태 버퍼(310)를 통하여 내부 칩으로 입력되는 것을 방지하기 위한 신호이다.
상술한 바와 같이, 양방향 패드(300)를 통하여 소정의 데이타를 입력하는 경우에, 마이크로컨트롤러(미도시)로부터 인가되는 데이타가 하이 레벨 또는 로우 레벨을 갖는 데이타이면, 입력 인에이블 신호(IN_ENABLE)는 하이 레벨이 되고 입력되는 신호는 3상태 인버터(320)와 인버터(330)를 통하여 내부 칩으로 인가된다. 또한, 양방향 패드(300)를 통하여 입력되는 데이타가 하이 임피던스 상태이면, 입력 인에이블 신호(IN_ENABLE)는 로우 레벨로 설정되어 3상태 인버터(320)의 출력을 플로팅시킨다.
예를 들어, 3 상태 인버터(320)의 제어 신호인 입력 인에이블 신호(IN_ENABLE)가 하이 레벨이고, 패드(300)를 통하여 입력되는 신호가 하이 레벨이면, 인버터(322)의 출력은 로우 레벨이 되고, 인버터(324)의 출력은 하이 레벨이 된다. 따라서, PMOS트랜지스터(P32)와 NMOS트랜지스터(N33)의 게이트에는 하이 레벨의 전압이 인가되고, PMOS트랜지스터(P33)와 NMOS트랜지스터(N32)의 게이트에는 각각 로우 레벨과 하이 레벨의 신호가 인가된다. 이 때, 턴온된 NMOS 트랜지스터들(N32, N33)에 의해 3상태 인버터(320)에서는 로우 레벨의 신호가 출력된다. 이러한 3상태 인버터(320)의 출력은 인버터(330)에서 반전되고, 내부 출력 단자 OUT1를 통하여 원래의 하이 레벨의 신호로 변환되어 내부의 칩으로 인가된다. 또한, 3상태 인버터(320)의 출력 즉, 제1노드(N1)의 신호 레벨은 레벨 유지부(340)의 인버터들(342, 344)을 통하여 로우 레벨로 유지된다.
또한, 입력 인에이블 신호(IN_ENABLE)가 하이 레벨일 때 패드(300)를 통하여 입력되는 신호가 로우 레벨이면, PMOS트랜지스터(P32)와 PMOS트랜지스터(P33)의 게이트에 인가되는 신호는 로우 레벨이 되고, NMOS트랜지스터들(N32,N33)의 게이트에 인가되는 신호는 각각 하이 레벨과 로우 레벨이므로 턴온된 PMOS 트랜지스터들(P32, P33)에 의해 3상태 인버터(320)의 출력으로 하이 레벨의 신호가 출력된다. 따라서, 3상태 인버터(320)에서 출력된 하이 레벨의 신호는 레벨 유지부(340)로 인가되어 그 상태를 유지하고, 인버터(330)에서 반전되어 로우 레벨의 신호로서 변환된 후 내부 출력 단자 OUT1를 통하여 내부 칩으로 전달된다.
한편, 패드(300)를 통하여 입력되는 마이크로컨트롤러(미도시)의 신호가 하이 임피던스 상태이면 입력 인에이블 신호(IN_ENABLE)는 로우 레벨로 설정되고, 인버터(322)의 출력은 하이 레벨이 되고 인버터(324)의 출력은 로우 레벨이 된다. 따라서, 양방향 패드(300)에서 출력된 신호를 게이트로 입력하는 PMOS트랜지스터 (P32)와 NMOS트랜지스터(N32)는 플로팅된다. 또한, 인버터(322)의 출력을 게이트로 입력하는 PMOS트랜지스터(P33)에는 하이 레벨의 신호가 입력되고, 인버터(324)의 출력을 게이트로 입력하는 NMOS트랜지스터(N33)에는 로우 레벨의 신호가 입력되어 턴오프되므로 3상태 인버터(320)의 출력은 하이 임피던스 상태 즉, 플로팅 상태가 된다. 이러한 상태에서 레벨 유지부(340)는 제1노드(N1)의 이전 데이타 상태를 계속 유지한다. 즉, 이후에 하이 또는 로우 레벨을 갖는 새로운 신호가 인가되기 전까지는 제1노드(N1)의 이전 상태를 유지한다.
만약, 하이 임피던스 상태 이전에 레벨 유지부(340)의 입력으로 하이 레벨의 신호가 인가되었다면, 레벨 유지부(430)의 NMOS트랜지스터(N36)가 턴온되어 인버터(344)에서는 로우 레벨의 신호가 출력되고, 이러한 로우 레벨의 신호는 인버터(342)의 PMOS트랜지스터(P35)를 구동시켜 그 출력을 하이 레벨로 만든다. 따라서, 이러한 하이 레벨의 신호는 다시 인버터(344)의 입력으로 인가되므로 새로운 신호가 레벨 유지부(34)로 인가되기 전까지 제1노드(N1)는 하이 레벨 상태를 유지한다. 또한, 하이 임피던스 상태 이전에 레벨 유지부(340)의 입력으로 로우 레벨의 신호가 인가되었다면, 인버터(344)의 PMOS트랜지스터(P36)가 턴온되어 하이 레벨의 신호가 출력되고, 이러한 하이 레벨의 신호는 인버터(342)의 NMOS트랜지스터(N35)를 턴온시켜 그 출력을 로우 레벨로 만든다. 따라서, 이러한 로우 레벨의 출력은 다시 인버터(344)의 입력으로 인가되기 때문에 하이 또는 로우 레벨을 갖는 새로운 신호가 인가되기 전까지 제1노드(N1)는 계속 로우 레벨의 상태를 유지한다. 즉, 하이 임피던스 상태의 신호가 패드(300)를 통하여 입력되는 경우에 플로팅된 제1노드(N1)의 이전 상태를 유지함으로써 칩 내부의 회로를 안정되게 하고, 전류의 소비를 줄일 수 있다.
상술한 바와 같이, 패드(300)를 통하여 입력되는 신호가 하이 임피던스 상태인 경우에는 3상태 인버터(320)에 인가되는 입력 인에이블 신호(IN_ENABLE)를 로우 레벨로 설정하여 출력을 플로팅시키고, 레벨 유지부(340)에서는 플로팅된 노드의 이전 상태를 유지하기 때문에 3상태 인버터(320)와 인버터(330)를 통한 칩 내부로의 누설 전류 통로는 형성되지 않게 된다.
본 발명에 따르면, 마이크로컨트롤러로부터 패드를 통하여 하이 임피던스 상태의 신호가 입력될 때 칩 내부로 누설 전류가 유입되는 것을 차단할 수 있기 때문에, 칩 전체의 소비 전류를 감소시킬 수 있을 뿐 만 아니라, 하이 임피던스 상태에서도 풀업 저항을 추가하지 않고 칩이 안정된 동작을 수행할 수 있다는 효과가 있다.

Claims (6)

  1. 외부의 마이크로컨트롤러로부터 입출력 단자를 통하여 소정의 데이타를 입력하거나, 상기 입출력 단자를 통하여 상기 마이크로컨트롤러로 소정의 데이타를 전송하는 집적 회로에 있어서,
    상기 입출력 단자와 상기 집적 회로 내부의 칩 사이에 전기적으로 연결되고, 상기 내부의 칩에서 생성된 데이타를 상기 입출력 단자로 전달하거나, 상기 입출력 단자를 통하여 인가된 데이타를 상기 내부의 칩으로 전달하는 양방향 패드;
    상기 집적 회로의 내부 입력 단자를 통하여 인가된 데이타를 버퍼링하고, 상기 버퍼링된 데이타를 출력 인에이블 신호에 응답하여 상기 양방향 패드로 전달하거나, 출력을 플로팅시키는 3상태 버퍼;
    상기 양방향 패드를 통하여 입력되는 데이타를 입력 인에이블 신호에 응답하여 반전시켜 출력하거나, 출력을 플로팅시키는 3상태 인버터;
    상기 3상태 인버터에서 출력되는 신호 레벨을 소정 시간 유지하는 레벨 유지 수단; 및
    상기 3상태 인버터의 출력을 반전시키고, 상기 반전된 신호를 상기 집적 회로의 내부 출력 단자를 통하여 상기 내부의 칩으로 출력하는 제1인버터를 포함하는 것을 특징으로하는 양방행 패드를 갖는 입출력단 회로.
  2. 제1항에 있어서, 상기 3상태 버퍼는,
    상기 출력 인에이블 신호를 반전시키는 제2인버터;
    상기 제1인버터의 출력을 반전시키는 제3인버터;
    상기 내부 입력 단자를 통하여 인가된 내부 입력 신호와 상기 제2인버터의 출력을 반전 논리곱하는 반전 논리곱 수단;
    상기 내부 입력 신호와 상기 제1인버터의 출력을 반전 논리합하는 반전 논리합 수단;
    상기 반전 논리곱 수단의 출력과 연결된 게이트와, 전원 전압과 연결된 소스 및 상기 양방향 패드의 일측과 연결된 드레인을 갖는 제1트랜지스터; 및
    상기 반전 논리합 수단의 출력과 연결된 게이트와, 상기 양방향 패드의 일측과 연결된 드레인 및 기준 전원과 연결된 소스를 갖는 제2트랜지스터를 포함하는 것을 특징으로하는 양방향 패드를 갖는 입출력단 회로.
  3. 제2항에 있어서, 상기 3상태 인버터는,
    상기 입력 인에이블 신호를 반전시키는 제4인버터;
    상기 제4인버터의 출력을 반전시키는 제5인버터;
    상기 양방향 패드의 일측과 연결된 게이트와, 전원 전압과 연결된 소스를 갖는 제3트랜지스터;
    상기 제3트랜지스터의 드레인과 연결된 소스와, 상기 제4인버터의 출력과 연결된 게이트를 갖는 제4트랜지스터;
    상기 제4인버터의 출력과 연결된 게이트와, 상기 제4트랜지스터의 드레인과 연결된 드레인을 갖는 제5트랜지스터; 및
    상기 제5트랜지스터의 소스와 연결된 드레인과, 상기 양방향 패드의 일측과 연결된 게이트 및 기준 전원과 연결된 소스를 갖는 제6트랜지스터를 포함하는 것을 특징으로하는 양방향 패드를 갖는 입출력단 회로.
  4. 제3항에 있어서, 상기 레벨 유지 수단은,
    상기 3상태 인버터의 출력을 입력으로하고, 상기 3상태 인버터의 출력을 반전시키는 제6인버터; 및
    상기 제6인버터의 출력을 반전시키고, 상기 반전된 결과를 상기 제6인버터의 입력으로 인가하는 제7인버터를 포함하는 것을 특징으로하는 양방향 패드를 갖는 입출력단 회로.
  5. 제4항에 있어서, 상기 제6인버터는,
    상기 3상태 인버터의 출력과 연결된 게이트를 갖고, 전원 전압과 연결된 소스를 갖는 제7트랜지스터; 및
    상기 3상태 인버터의 출력과 연결된 게이트를 갖고, 상기 제7트랜지스터의 드레인과 연결된 드레인과, 기준 전원과 연결된 소스를 갖는 제8트랜지스터를 포함하는 것을 특징으로하는 양방향 패드를 갖는 입출력단 회로.
  6. 제4항에 있어서, 상기 제7인버터는,
    상기 제6인버터의 출력과 연결된 게이트와 상기 전원 전압과 연결된 소스 및상기 제6인버터의 입력과 연결된 드레인을 갖는 제9트랜지스터; 및
    상기 제6인버터의 출력과 연결된 게이트와, 상기 제6인버터의 입력과 연결된 드레인 및 기준 전원과 연결된 소스를 갖는 제10트랜지스터를 포함하는 것을 특징으로하는 양방향 패드를 갖는 입출력단 회로.
KR1019980000132A 1998-01-06 1998-01-06 양방향 패드를 갖는 입출력단 회로 KR100524894B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980000132A KR100524894B1 (ko) 1998-01-06 1998-01-06 양방향 패드를 갖는 입출력단 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980000132A KR100524894B1 (ko) 1998-01-06 1998-01-06 양방향 패드를 갖는 입출력단 회로

Publications (2)

Publication Number Publication Date
KR19990065061A true KR19990065061A (ko) 1999-08-05
KR100524894B1 KR100524894B1 (ko) 2005-12-30

Family

ID=37307008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000132A KR100524894B1 (ko) 1998-01-06 1998-01-06 양방향 패드를 갖는 입출력단 회로

Country Status (1)

Country Link
KR (1) KR100524894B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791782B1 (ko) * 2006-12-28 2008-01-04 지멘스 오토모티브 주식회사 자동차의 전자제어장치 커넥터
KR20230057681A (ko) 2021-10-22 2023-05-02 주식회사 디비하이텍 메모리용 입출력 패드 회로 및 그 제어방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791782B1 (ko) * 2006-12-28 2008-01-04 지멘스 오토모티브 주식회사 자동차의 전자제어장치 커넥터
KR20230057681A (ko) 2021-10-22 2023-05-02 주식회사 디비하이텍 메모리용 입출력 패드 회로 및 그 제어방법

Also Published As

Publication number Publication date
KR100524894B1 (ko) 2005-12-30

Similar Documents

Publication Publication Date Title
KR100309723B1 (ko) 집적 회로 장치
JP3590557B2 (ja) レベルシフタを有する半導体装置のデータ出力回路及びデータ出力方法、該データ出力回路を有する半導体装置
US5546020A (en) Data output buffer with latch up prevention
US6911860B1 (en) On/off reference voltage switch for multiple I/O standards
US7368937B2 (en) Input termination circuits and methods for terminating inputs
JPH0855959A (ja) 集積回路
JPH04333279A (ja) Ｃｍｏｓ出力バッファ回路
JP4041461B2 (ja) スリープ・モード中の信号状態および漏れ電流の制御
JPH04233320A (ja) 状態遷移制御式の３安定出力バッファ
US6118303A (en) Integrated circuit I/O buffer having pass gate protection with RC delay
KR960006286B1 (ko) 출력 회로
US5450356A (en) Programmable pull-up buffer
US5739701A (en) Input/output buffer circuit having reduced power consumption
US4503341A (en) Power-down inverter circuit
KR20010108290A (ko) 절연층상의 실리콘(ｓｏｉ) 도미노 회로 내에서바이폴라를 제거하기 위한 방법 및 장치
KR100300687B1 (ko) 반도체집적회로
KR100524894B1 (ko) 양방향 패드를 갖는 입출력단 회로
KR100439041B1 (ko) 반도체 장치의 입출력 회로
US6236234B1 (en) High-speed low-power consumption interface circuit
JP3757060B2 (ja) 半導体装置のデュアル伝送回路及びデュアル入力方法
KR100333696B1 (ko) 스탠바이전류감소를위한입력버퍼
US20040001551A1 (en) Data transmission circuit and method for reducing leakage current
JP2599960B2 (ja) 出力回路
KR100399888B1 (ko) 고속데이터출력버퍼
KR920001902Y1 (ko) 트라이 스태이트 출력 버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee