KR19990056138A - 보드식별방법과 장치 - Google Patents

보드식별방법과 장치 Download PDF

Info

Publication number
KR19990056138A
KR19990056138A KR1019970076116A KR19970076116A KR19990056138A KR 19990056138 A KR19990056138 A KR 19990056138A KR 1019970076116 A KR1019970076116 A KR 1019970076116A KR 19970076116 A KR19970076116 A KR 19970076116A KR 19990056138 A KR19990056138 A KR 19990056138A
Authority
KR
South Korea
Prior art keywords
pull
board identification
port
central processing
board
Prior art date
Application number
KR1019970076116A
Other languages
English (en)
Inventor
이동열
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970076116A priority Critical patent/KR19990056138A/ko
Publication of KR19990056138A publication Critical patent/KR19990056138A/ko

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 보드식별방법과 장치에 관한 것이다.
나. 발명이 해결하려고 하는 기술적 과제
중앙처리장치의 식별을 간단한 구성으로서 가능하게 한다.
다. 발명의 해결방법의 요지
중앙처리장치는 초기화시에 보드식별정보에 따라 풀업 또는 풀다운저항이 연결되어 있는 출력전용 포트를 리드하는 단계와, 상기 리드후에 본래의 기능을 수행하는 단계를 구비하는 것을 특징으로 한다.
라. 발명의 중요한 용도
전화기에 사용된다.

Description

보드식별방법과 장치
본 발명은 전화기에 관한 것으로, 특히 보드식별방법과 장치에 관한 것이다.
전화기등에서 하드웨어에 의한 보드의 원가가 고려될 때에 중앙처리장치가 차지하고 있는 비중이 높아서 경제적으로 사용하다보면 주변 집적회로를 제어하는 포트의 여유가 많지 않다. 이에따라 중앙처리장치에 보드식별 ID를 위한 포트를 별도로 구비하는 것이 곤란하였다. 이에따라 종래에는 보드식별을 위하여 3상태버퍼를 사용하였다.
상술한 바와 같이 종래에는 보드식별을 위하여 별도의 버퍼를 구비하였다.
따라서 본 발명의 목적은 보드식별을 위하여 새로이 구비되는 장치를 제거하여 그 보드의 원가를 최소화하는 보드식별방법과 장치를 제공함에 있다.
도 1은 본 발명의 바람직한 실시예에 따른 보드식별방법에 따른 회로도.
상술한 목적을 달성하기 위한 본 발명은 중앙처리장치는 초기화시에 보드식별정보에 따라 풀업 또는 풀다운저항이 연결되어 있는 출력전용 포트를 리드하는 단계와, 상기 리드후에 본래의 기능을 수행하는 단계를 구비하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부도면에서 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
보드 ID가 '1000'일 경우에 보드식별장치의 회로도를 도시한 도 1을 참조하면, 중앙처리장치(100)의 포트 A0,A1,A2,A3은 입출력이 가능한 포트로서 통상의 경우에는 출력포트로만 사용된다. 상기 포트 A0,A1,A2,A3은 주변집적회로(102)와 연결된다. 상기 포트 A0과 주변집적회로(102)를 연결하는 라인은 풀업저항(R1)을 통하여 전원(Vcc)과 연결된다. 이에따라 중앙처리장치(100)가 포트 A0으로 입력되는 신호를 읽었을 때에 중앙처리장치(100)는 1을 인식한다. 상기 포트 A1과 주변집적회로(102)를 연결하는 라인은 풀다운저항(R2)을 통하여 접지와 연결된다. 이에따라 중앙처리장치(100)가 포트 A1로 입력되는 신호를 읽었을 때에 중앙처리장치(100)는 0을 인식한다. 상기 포트 A2와 주변집적회로(102)를 연결하는 라인은 풀다운저항(R2)을 통하여 접지된다. 이에따라 중앙처리장치(100)가 포트 A2로 입력되는 신호를 읽었을 때에 중앙처리장치(100)는 0을 인식한다. 상기 포트 A3과 주변집적회로(102)를 연결하는 라인은 풀다운저항(R3)을 통하여 접지된다. 이에따라 중앙처리장치(100)가 포트 A3으로 입력되는 신호를 읽었을 때에 중앙처리장치(100)는 0을 인식한다.
여기서 상기 풀업 또는 풀다운저항(R1 내지 R4)은 수 정도이다. 통상적으로 주변 집적회로의 입력저항은 수 이고 출력저항은 수 정도이다. 이에따라 상기 풀업 또는 풀다운저항에 의하여 상기 주변집적회로는 영향받지 않는다. 또한 중앙처리장치(100)가 정보를 출력할 때에 상기 풀업 또는 풀다운저항(R1 내지 R4)이 영향을 끼치지 않는다.
상기와 같이 구성되어 있을 때에 중앙처리장치(100)는 초기화시에 상기 포트를 통해 ID'1000'을 리드한 후에 그 ID에따라 보드를 식별한 후에 본래의 기능을 수행한다.
상술한 바와 같이 본 발명은 단순히 저항만을 사용하여 보드식별을 가능하게 하므로 그 보드의 원가를 절감하는 이점이 있다.

Claims (2)

  1. 보드식별방법에 있어서,
    중앙처리장치는 초기화시에 보드식별정보에 따라 풀업 또는 풀다운저항이 연결되어 있는 출력전용 포트를 리드하는 단계와,
    상기 리드후에 본래의 기능을 수행하는 단계를 구비하는 것을 특징으로 하는 보드식별방법.
  2. 보드식별장치에 있어서,
    출력전용포트를 구비하여 초기화시에 상기 출력전용포트를 리드하는 중앙처리장치와,
    상기 출력전용포트에 보드식별정보에 따라 연결되어 있는 풀업저항과,
    상기 출력전용포트에 보드식별정보에 따라 연결되어 있는 풀다운저항으로 구성되는 것을 특징으로 하는 보드식별장치.
KR1019970076116A 1997-12-29 1997-12-29 보드식별방법과 장치 KR19990056138A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970076116A KR19990056138A (ko) 1997-12-29 1997-12-29 보드식별방법과 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970076116A KR19990056138A (ko) 1997-12-29 1997-12-29 보드식별방법과 장치

Publications (1)

Publication Number Publication Date
KR19990056138A true KR19990056138A (ko) 1999-07-15

Family

ID=66171799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970076116A KR19990056138A (ko) 1997-12-29 1997-12-29 보드식별방법과 장치

Country Status (1)

Country Link
KR (1) KR19990056138A (ko)

Similar Documents

Publication Publication Date Title
EP0654742A2 (en) Multiple bus interface
KR940025183A (ko) 액티브-레벨로 배치가능한 핀을 갖는 집적회로 및 그 배치 방법
KR20070046140A (ko) 하나의 데이터 버스를 통해 디지털 및 아날로그 데이터통신을 가능케 하기 위한 장치 및 방법
DE69529375D1 (de) System zur Durchführung eines Hochgeschwindigkeitsperipheriebus
KR890001076A (ko) 게이트어레이 및 메모리를 갖는 반도체 집적회로 장치
EP0658852A3 (en) Computer system with derived local bus
US6766401B2 (en) Increasing control information from a single general purpose input/output (GPIO) mechanism
US6854024B2 (en) Identification of a peripheral connection state with a universal serial bus
KR970062925A (ko) 외부 장치와 인터페이스하는 저 전력 데이터 처리 시스템 및 그것을 위한 방법
KR960042413A (ko) 데이터 처리 시스템
KR970012168A (ko) 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법
KR920005168A (ko) 테스트 모드 동안의 출력 동작으로부터 칩 동작 제어를 가진 반도체 메모리
KR19990056138A (ko) 보드식별방법과 장치
DE69810896D1 (de) Kommunikationsfehlererkennung an einem Chipübergang
JPS648580A (en) Memory device for electronic equipment
KR950009457A (ko) 에스씨에스아이 호스트 버스 어댑터용 자동 종료회로
JPH01219918A (ja) 電子機器
JPH06125265A (ja) 出力回路
US20240168529A1 (en) Electronic device having m.2 connector compatible with two communication modules, method for making two communication modules be compatible in single m.2 connector, and computer-implemented method thereof
JP4043201B2 (ja) 試験用コネクタを備えた電子回路ユニット
JPS5798196A (en) Memory test system
KR0176073B1 (ko) 메시지 수신 레지스터의 구조
JPH05289790A (ja) 情報処理装置
JP3070627B2 (ja) Cpuリセット回路
KR950000357Y1 (ko) 키보드 컨트롤러 리세트 회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid